专利名称：便携动态多导联存储式心电监护仪的制作方法
技术领域：
本实用新型与便携式电图监护仪器有关。
背景技术：
许多心脏病人心脏病发生的时候不在医院，或者没有条件进行心电图监测，而到了医院用心电图机监测心电图的时候，常常心脏又是正常的，有时很难监测到病人发病的时候心电图，给诊断带来很大的困难。
实用新型的内容本新型实用的目的是提供一种可以用于家庭的，便于携带，可实时显示和打印心电图的便携式动态多导联存储式心电监护仪。
本新型实用是这样实现的本实用新型的便携动态多导联存储式心电监护仪，前置放大级10的输入与心电传感器15的输出相连，输出与滤波电路3的输入相连，滤波电路3的输出与A/D转换器4的输入相连，A/D转换器4与总控制电路7相连，总控制电路7分别与缓冲存储器38，大容量闪存6、振荡电路14、串行数据转换模块8、系统日历时钟模块34相连。
串行数据转换模块8的输出与打印模块或液晶显示模块或微机相连。
A/D转换器4的数据输出端与总控制器7的一个数据输入端相连；A/D转换器4还有一个状态输出端与总控制器7的一个输入端相连；缓冲存储器38由存储器5和存储器13组成，存储器5的数据端与总控制器7的一个数据端相连，存储器13的数据端与总控制器7的数据端相连；总控制器7的一个控制输出端与A/D转换器4的一个控制输入端相连，总控制器7的一个地址输出端和一个控制输出端与存储器5的地址输入端和片选输入端相连，总控制器7的一个地址输出端和一个控制输出端与存储器13的地址输入端和片选输入端相连。
前置放大级10由第一、二级放大器1，2组成，第一极放大器1是运放和电阻构成的数据放大器，第二级放大器2是运放和电阻构成的同相放大器，第一级放大器1的输出与第二级放大器2的输入相连，滤波电路3由50Hz陷波电路35和低通滤波电路36组成，第一级放大器1的输入端与心电传感器1相连，第二级放大器2的输出端与陷波电路35的输入端相连，陷波电路35的输出端与低通滤波电路36的输入端相连，低通滤波电路36的输出端与A/D转换器4的输入端相连。
串行数据转换模块8由集成块IC6，IC7及其外围电路和晶体振荡器CY3组成，IC6为集成块MAX232，IC7为集成块AT89C2051，总控制电路7为集成块IC4，EMP7128，IC4的数据线与IC7连接，IC7的异步串行口与IC6输入端连接，IC6的输出端与打印机或显示器或微机连接，晶体振荡器CY3与IC7连接。
A/D转换器4为集成块IC1，TLC1543转换器。
两个运算放大器A1，A2的正输入端与心电传感器15连接，A1，A2的输出与运算放大器A3的输入连接，A3的输出与运算放大器A4的输入连接，A4的输出接由电容C1，C2，C3，电组和运放A5组成的陷波电路35，A5的输出接动放A6、电容C4、C5和电阻组成的低通滤波电路36，A6的输出接A/D转换器4的输入端。
存储器5，13为RAM存储器IDT6116L90C，大容量闪存6为K9F5608。
本实用新型结构紧凑、小巧，便于携带、可随身长时间监护、而且可实时显示，并可根据需要打印心电图供医生参考。
图1是便携动态多导联存储式心电监护仪的方框图以及信号流程图。
图2是前置放大级10的原理图。
图3是滤波电路的原理图。
图4是串行接口模块信号流程图。
图5是系统的总的电路原理图。
具体实施方式
以下结合附图和实施例对本新型实用作进一步的描述。
在图中，15为传感器及其信号输入口，所选传感器为心电电极，把微弱的人体心电信号转换成传导电流信号，由15送入到前置放大器的入口。为了提高传感器的灵敏度和减小共模干扰，前置放大器的第一级放大器1采用数据放大器，有高得输入阻抗，与传感器的输出阻抗相匹配，同时有高的共模抑制比，在100db左右，提高系统的抗共模干扰的能力。第一级放大器由运放A1、A2、A3和电阻R1、R2、R3、R4、R5、R6和R7构成数据放大器，放大倍数设得不高，在20倍左右，因为心电信号有极化电压。第二级放大器采用同相放大器，由运放A4，电阻R8和R9组成，放大倍数在50倍左右，使得整个前置级放大级的总的放大倍数在1000倍左右，使心电信号达到需要的电平。整个前置放大级的原理图如附图2。
由前置放大级出来的信号17已经是被放大到足够电平的信号，要对信号进行滤波处理。首先信号17被送到50Hz陷波器35，50Hz陷波器由运放A5，电容C1、C2和C3，电阻R10、R11、R12、R13、R14和R15组成，50Hz陷波器上下截至频率被分别设定在45Hz和55Hz，对50Hz的信号至少有30db的衰减，使得通过50Hz陷波器后的工频干扰已经很小，不影响心电图形了；从50Hz陷波器出来的信号37接着被送到低通滤波器36，低通滤波器由运放A6，电容C4和C5，电阻R16和R17组成，低通滤波器的截止频率被设定在800Hz到1kHz，使得放大器引入的高频噪声和人体中感应带来较高频率的扰信号被滤掉，从低通滤波器出来的信号18是比较干净的信号紧接着送到A/D转换器进行采样，把模拟信号转换成数字信号，用数字方式来进行存储和处理。
A/D转换器选用TLC1543，10位的转换器，通过总控制器控制信号25控制TLC1543的ADDRESS引脚，使转换率被设定在500，通过ADDRESS选择输入的通道，并启动A/D转换器的一次转换，控制信号25的定时控制由总控制器7对振荡电路14出来的全局时钟信号31进行分频得到的。振荡电路14输出的时钟频率位20MHz，由总控制器进行40000分频而到500Hz的信号，用来控制转换率。状态信号26是由TLC1543的EOC输出来的，用于通知总控制器7一次数据转换已经完成，把数据从A/D转换器的缓存中读入到总控制器中进行数据格式的串并转换再送到系统当前缓存中(存储器5或者存储器13)，把数据暂时存储在系统缓存中。
系统缓存由存储器IC2和存储器IC3两块存储器构成，因为大容量闪存IC8所需的存储时间较A/D转换器转换时间长，必须利用缓存把数据暂时存储，防止在把数据存入大容量闪存的期间丢失数据。利用两块缓存进行交替工作，当一块缓存用于存储采样来的数据的时候，总控制器7把另一块缓存中的数据存入大容量闪存中，并在数据存储完毕后，清除缓存中的数据，以备下一轮存储来自A/D转换器的数据；当前缓存每存储一个来自A/D转换器的数据后由总控制器把缓存的地址信号22或者地址信号24自动加一，指向下一个存储单元，总控制器通过输出的地址信息得知当前缓存中已经存满数据，就通过片选通信号21或23自动切换到另一块缓存中；同时把存满数据的缓存中的数据存入大容量闪存IC8中，通过总控制器把数据从缓存中通过数据信号20传送到大容量闪存中。存储器选择贴片封装的2k的RAM存储器IDT6116L90C，两块相同的存储器的地址信号和输出使能和写使能信号公用，而各自的片选信号由总控制器分别控制，通过各自的片选信号来选择是哪一块存储器是当前系统存储器。
有源振荡电路14选用有源晶体振荡器CY1，产生20MHz的全局时钟信号31，作为全局时钟送到总控制器IC4的全局时钟输入端。
大容量闪存IC8选用三星公司的32M大容量闪存K9F5608，大容量闪存具有体积小，功耗小，容量大而且保存时间长，在掉电的时候数据仍能保存等特点。总控制器IC4通过控制信号30(包括地址信号和控制信号)控制大容量闪存操作时序，数据信号27是系统缓存和大容量闪存K9F5608的数据传输通道。总控制器对大容量闪存的控制信号30的具体时序来自三星公司提供的大容量闪存的说明书。当需要输出闪存中的数据的时候，先停止存储来自A/D转换器的数据，释放系统缓存，由总控制器IC4通过控制信号30先把数据读入到系统缓存中的一个中存储器中暂存，然后通过串行接口把数据输出，通过串行接口模块8把电平转换成串行传输电平把数据送到pc机中处理。
串行数据转换模块8由IC7 ATMEL公司的AT89C2051和IC6 MAX232，外围的电容器C6、C7、C8、C9、C10和C11，晶体振荡器CY3组成，信号流程如附图4。总控制器IC4通过数据信号32把数据不断的向IC7送，IC7不断的查询P3.7的状态，当查询到P3.7为低时，就把数据线上的数据读入到IC7中，并置低IC7的P3.3脚，通知总控制器IC4数据已经读入，可以送下一个数据了。IC7通过自带的异步串行口就把收到的并行数据转换成串行格式，送到IC6 MAX232进行电平转换，转换成标准的串行数据传输的电平，与串行设备进行通信。
用于实时显示的液晶显示模块9选用现成的128X64的液晶显示模块，液晶显示模块与监护仪通过标准的串行口进行数据通讯，由监护仪把需要显示的数据通过标准的串行口把数据送到液晶显示屏显示出来。
用于打印心电图形的热敏打印机模块12选用现成的成品打印机模块，打印机模块提供了全部的打印驱动电路和数据处理电路。热敏打印机通过标准串行口与监护仪相连，把需要打印的心电波形数据送到热敏打印机打印出来。
当需要把数据送到PC机进行进一步的处理的时候，通过监护仪的标准串行口与PC机串行接口相连，就可以把数据送入PC机中。
系统日历时钟模块34由IC5 X1226时钟芯片提供，该芯片由CY2 32768Hz的晶体振荡器提供日历时钟信号，在不需要总控制器干预的情况下可以自行运行，起到日历时钟的作用，不仅可以记录下当前时间包括小时、分钟和秒，还包括年、月、日星期。日历时钟IC5与总控制器IC4之间通过I2C总线SCL和SDA连接，当总控制器需要当前时间的时候，通过I2C总线把时间信息读入到系统中。而且用纽扣电池作为X1226的备用电池，即使在系统掉电的时候日历时钟照常运行。
总控制器IC4由可编程逻辑器件构成，选用ALTER公式的EPM7128的CPLD。总控制器是整个系统的控制核心，首先由有源振荡电路CY1提供的全局时钟31提供给总控制器，作为系统时钟；总控制器对系统时钟进行40000分频得到500Hz的采样时钟由信号25提供给A/D转换器IC1，控制采用率，同时总控制器接受A/D转换器的EOC信号，当EOC信号变高的时候表示A/D转换器转换完成，总控制器IC4在监测到这个信号后就由选通信号21或者23及地址信号22或者24选通当前存储单元，并通过控制信号25从A/D转换器IC1通过串行数据线把数据读入到总控制器中，进行数据格式转换后送到当前系统缓存中；总控制器IC4通过所送的地址信息22或者24得知缓存中数据以及存满，通过选通信号21或者23实现当前系统时钟的切换，并同时从已满的系统缓冲中把数据通过数据信号20和数据信号27送入到大容量缓存中；总控制器与大容量的闪存的控制命令和地址接口根据闪存的说明书来确定，通过控制及地址信号30总控制器完成对大容量闪存的操作，把系统缓存中的数据存入到大容量闪存中，同时也可把闪存中的数据读出到系统缓存中，再通过并行口把数据送到IC7中，通过IC7的P3.3和P3.7的状态和应答信号来辅助完成总控制器IC4和IC7的数据传输，最后通过MAX232进行电平转换就可以进行串行数据传输了；当需要实时液晶显示或者实时打印或者向PC机传输的时候，只要把监护仪与之相连就可以实现数据的显示、打印或者传输了；总控制器IC4通过标准的I2C总线接口与X1226通信，从X1226中通过接口信号33读入到系统中供系统使用。
权利要求1.便携动态多导联存储式心电监护仪，其特征在于前置放大级(10)的输入与心电传感器(15)的输出相连，输出与滤波电路(3)的输入相连，滤波电路(3)的输出与A/D转换器(4)的输入相连，A/D转换器(4)与总控制电路(7)相连，总控制电路(7)分别与缓冲存储器(38)，大容量闪存(6)、振荡电路(14)、串行数据转换模块(8)、系统日历时钟模块(34)相连。
2.根据权利要求1所述的监护仪，其特征在于串行数据转换模块(8)的输出与打印模块或液晶显示模块或微机相连。
3.根据权利要求1所述的监护仪，其特征在于A/D转换器(4)的数据输出端与总控制器(7)的一个数据输入端相连；A/D转换器(4)还有一个状态输出端与总控制器(7)的一个输入端相连；缓冲存储器(38)由存储器(5)和存储器(13)组成，存储器(5)的数据端与总控制器(7)的一个数据端相连，存储器(13)的数据端与总控制器(7)的数据端相连；总控制器(7)的一个控制输出端与A/D转换器(4)的一个控制输入端相连，总控制器(7)的一个地址输出端和一个控制输出端与存储器(5)的地址输入端和片选输入端相连，总控制器(7)的一个地址输出端和一个控制输出端与存储器(13)的地址输入端和片选输入端相连。
4.根据权利要求1所述的监护仪，其特征在于前置放大级(10)由第一、二级放大器(1，2)组成，第一极放大器(1)是运放和电阻构成的数据放大器，第二级放大器(2)是运放和电阻构成的同相放大器，第一级放大器(1)的输出与第二级放大器(2)的输入相连，滤波电路(3)由50Hz陷波电路(35)和低通滤波电路(36)组成，第一级放大器(1)的输入端与心电传感器(15)相连，第二级放大器(2)的输出端与陷波电路(35)的输入端相连，陷波电路(35)的输出端与低通滤波电路(36)的输入端相连，低通滤波电路(36)的输出端与A/D转换器(4)的输入端相连。
5.根据权利要求1所述的监护仪，其特征在于串行数据转换模块(8)由集成块(IC6，IC7)及其外围电路和晶体振荡器CY3组成，IC6为集成块MAX232，IC7为集成块AT89C2051，总控制电路(7)为集成块IC4，EMP7128，IC4的数据线与IC7连接，IC7的异步串行口与IC6输入端连接，IC6的输出端与打印机或显示器或微机连接，晶体振荡器CY3与IC7连接。
6.根据权利要求1所述的监护仪，其特征在于A/D转换器(4)为集成块IC1，TLC1543转换器。
7.根据权利要求1所述的监护仪，其特征在于两个运算放大器A1，A2的正输入端与心电传感器(15)连接，A1，A2的输出与运算放大器A3的输入连接，A3的输出与运算放大器A4的输入连接，A4的输出接由电容C1，C2，C3，电组和运放A5组成的陷波电路(35)，A5的输出接动放A6、电容C4、C5和电阻组成的低通滤波电路(36)，A6的输出接A/D转换器(4)的输入端。
8.根据权利要求1所述的监护仪，其特征在于存储器(5)，(13)为RAM存储器IDT6116L90C，大容量闪存(6)为K9F5608。
专利摘要本实用新型为便携动态多导联存储式心电监护仪，前置放大级(10)的输入与心电传感器(15)的输出相连，输出与滤波电路(3)的输入相连，滤波电路(3)的输出与A/D转换器(4)的输入相连，A/D转换器(4)与总控制电路(7)相连，总控制电路(7)分别与缓冲存储器(38)，大容量闪存(6)、振荡电路(14)、串行数据转换模块(8)、系统日历时钟模块(34)相连。
文档编号A61B5/0432GK2696539SQ20042003445
公开日2005年5月4日 申请日期2004年4月23日 优先权日2004年4月23日
发明者吕凡, 杨筱, 周冀鸿, 彭小伟, 唐润山, 张廷杰, 朱轼 申请人:杨筱, 吕凡, 周冀鸿, 彭小伟, 唐润山, 张廷杰, 朱轼