专利名称：快速盲源分离胎儿心电检测仪及检测方法
技术领域：
本发明属于医疗器械领域，具体涉及用于胎儿心电监护的快速盲源分离胎 儿心电检测仪及检测方法。
背景技术：
随着社会对母婴健康和安全的要求日益提高，对胎儿发育的生理和病理研 究成为一项重要课题。胎儿监护是采用生理物理和生物化学等手段，对胎儿宫
内发育和安危状况进行评价的一个重要方法。胎儿心电图(FECG ， Fetal Elec加cardiogram)能够提供有关胎儿健康的信息，从而确定胎儿疾病情况，因此， 胎儿心电检测在胎儿监护临床应用上具有非常重要的意义。
目前，广泛应用于临床的胎儿监护多指胎心率电子监护和胎心宫縮监护。 基于超声多普勒技术的电子胎儿监护(EFM， electronic fetal monitoring )的敏 感性高，在孕时能及时发现胎儿缺氧及酸中毒，但产时EFM有较高的假阳性率
(即误报率)，从而导致剖宫产率和阴道手术产率的增加，不利于母婴健康和安 全。因此，对产时EFM的有效性还不确定，临床上对EFM曲线的理解及对异 常情况的处理等还存在争议。胎心宫縮监护(CTG， Cardiotocography)监测胎 儿处于良好正常状态时是可靠的，但预测胎儿缺氧的可靠性差。
胎儿心电信号是心脏活动的最源发性信号，这种信号电位变化的方向、次 序和时间等都有一定规律，并反映了整个心脏活动的循环兴奋过程。与心音和 心动信号相比，胎儿心电信号是最能反映心脏活动全貌的生理信号，而且胎儿 出现异常时，胎儿心电图(FECG ， FetalElectrocardiogram)形态的变化比基于超 声多普勒的胎心率电子监护和胎心宫縮监护等指标的变化发生得更早、更敏感。 从FECG不仅能提取胎儿的平均和瞬时心率的变化，而且能像一般成人心电图
(ECG， Electrocardiogram )那样，从描绘的心电波形中得到更多胎儿心脏状 况的信息。通过对FECG这些波形变化(如心率、心律、QRS时限等)的分 析，结合临床观察，可及时发现胎儿缺氧、脐带缠绕等妊娠期或分娩期的病理情况以便及早采取措施来保证胎儿健康，降低围产期胎儿的发病率和死亡率。 少数异常的胎儿心电图是胎儿先天性心脏病的表现，可及早中止妊娠，或进行 宫内心脏修补手术，以达到优生目的。
但是，从母亲腹部表面采集的FECG信号常混有母亲的心电信号以及各种 伪迹与噪声。从频域上分析，胎儿心电和母亲心电的频谱相互重叠。从时域上
分析，胎儿心电图的QRS波群有10%—30%与母亲心电的QRS波群相互重叠， 因此为了正确作出临床诊断，非常有必要获取清晰的FECG信号即胎儿心电信号。
传统提取胎儿心电信号的方法主要有匹配滤波法和自适应噪声抵消法。匹 配滤波法将从腹部的混合心电信号中用域值检测法检测出母亲心电QRS波群， 然后将监测到的母亲心电波制作成一个模板，用腹部的混合心电信号减去这个 模板以消去母亲心电。但是，这种相减的方法不能完全去除母亲心电信号，残 留的母亲心电信兮将严重影响对胎儿心电信号的后期的医学分析诊断。自适应 噪声抵消法把母亲心电信号作为参考输入进行自适应滤波运算，最后将母亲心 电信号抵消，从而提取胎儿心电信号。但是，这种方法的参考信号与混合心电 信号常常存在延时，严重影响自适应算法的性能，降低母亲心电信号抵消的效 果。
盲信号处理(BSP， Blind Signal Processing)是20世纪最后十年屮迅速发展起 来的一个研究领域，具有可靠的理论基础和广泛的应用潜力。它可以分成若干 个互相关联而目标有所区别的子领域，如盲源分离(BSS ， Blind Source Separation)。采用盲源分离方法，能够在对源信号基本特性等先验知识缺乏的 情况下，仅仅根据源信号间的统计独立性特征，通过一系列数学推导，以分离 出各源信号的估计信号，最后通过分离出来的信号的特征来判决所需耍的有用 信号。目前，己经有相关的机构或专家提出把盲源分离方法应用到胎儿心电检 测当中。盲源分离的ICA方法或FastlCA方法是现在主要的应用方法，，但是该 类盲源分离方法利用了大量的统计信息，所以计算复杂，影响了实时性处理； 因此，只能通过降低采样精度和采样率来完成算法的运算，因此在实时观察中 许多细微特征容易被忽略。
发明内容
本发明的目的在于克服上述现有技术的缺点和不足，提供一种用于胎儿心电监护的快速盲源分离胎儿心电检测仪，本发明采用盲源分离方法，其一方面 采用高速采集和处理的架构，可以实时完成分离方法，从混合心电信号中检测 出胎儿心电信号，及时跟踪胎儿心电变化情况；另一方面，针对胎儿心电图的 特点，采用盲源分离方法，解决了目前母亲心电信号和胎儿心电信号时域和频 域相互重叠难以分离的问题，从而实现高效准确的提取出胎儿心电信号以用于 诊断。
本发明的目的还在于提供用于胎儿心电监护的快速盲源分离胎儿心电检测 方法。
本发明的目的通过下述技术方案实现快速盲源分离胎儿心电检测仪包括 双通道采集及模数转换模块、自带内部存储器的数据存储及逻辑控制单元
(FPGA)、用于盲源分离的数字信号处理器(DSP)、核心控制处理器(ARM) 以及输出设备；其中，所述双通道采集及模数转换模块的输入端与普通心电图 导联电缆电连接，以采集两路模拟混叠心电信号，双通道采集及模数转换模块 的两输出端通过两路数据通道与数据存储及逻辑控制单元(FPGA)电连接，将 经过模数转换后的两路数字混叠心电信号发送至数据存储及逻辑控制单元
(FPGA)，数据存储及逻辑控制单元(FPGA)通过两路数据通道与数字信号处 理器(DSP)电连接，数字信号处理器(DSP)还依次与核心控制处理器(ARM) 以及输出设备电连接；所述数字信号处理器(DSP)设置有互相电连接的盲源分 离模块和滤波器，同时，所述数字信号处理器(DSP)和核心控制处理器(ARM) 均外接有程序存储器(Flash)和数据存储器(SDRAM)。
为了更好地实现本发明目的，可以对本发明中的各组成部件做如下限定
a. 所述双通道采集及模数转换模块包括双通道信号采集模块和2个AD转 换器，其中，双通道信号采集模块的输入端与普通心电图导联电缆电连接，两 个输出端各与1个AD转换器电连接。
b. 所述自带内部存储器的数据存储及逻辑控制单元(FPGA)中的内部存储 器包括4个数据缓存区(缓存区a、缓存区b、缓存区c、缓存区d)，其中，缓 存区a、缓存区b用于缓存从双通道采集及模数转换模块与数据存储及逻辑控制 单元(FPGA)之间的数据通道I输入的数字混叠心电信号，缓存区c、缓存区 d用于缓存从双通道采集及模数转换模块与数据存储及逻辑控制单元(FPGA)
之间的数据通道n输入的数字混叠心电信号，以实现采用乒乓机制存储数字混叠心电信号，避免了数据存储及逻辑控制单元(FPGA)与双通道采集及模数转换模块、数据存储及逻辑控制单元(FPGA)与数字信号处理器(DSP)之间高 速读写数字混叠心电信号数据的冲突；同时数据存储及逻辑控制单元(FPGA) 对系统逻辑部分进行控制，具体为数据存储及逻辑控制单元(FPGA)单元对数 字信号处理器(DSP)外接的数据存储器(SDRAM)和程序存储器(Flash)进 行地址译码以及系统复位信号控制、数据和程序读写逻辑控制等；优选的，上述缓存区a、缓存区b、缓存区c、缓存区D的容量均为1KB。c. 所述自带内部存储器的数据存储及逻辑控制单元(FPGA)还可以外接 LED灯，用于数据缓存区存满数字混叠心电信号数据时，点亮LED灯以提示写 满错误。d. 所述数字信号处理器(DSP)的滤波器为FIR滤波器。e. 所述输出设备为打印设备、存储设备和终端显示器中的一种或任意多种， 输出设备与核心控制处理器(ARM)电连接。f. 所述数字信号处理器(DSP)外接的数据存储器(STRAM)包括4个数 据缓存区(缓存区A、缓存区B、缓存区C、缓存区D)，其中，缓存区A、缓 存区B用于缓存从数据存储及逻辑控制单元(FPGA)与数字信号处理器(DSP) 之间的数据通道x输入的数字混叠心电信号，缓存区C、缓存区D用于缓存从 数据存储及逻辑控制单元(FPGA)与数字信号处理器(DSP)之间的数据通道 y输入的数字混叠心电信号，以实现采用乒乓机制存储数字混叠心电信号。优选的，上述缓存区A、缓存区B、缓存区C、缓存区D容量均为32KB， 且每个缓存区均分为32个1KB的扇区， 一个缓存区有32个扇区。为了更好地实现本发明目的，可以对本发明中的双通道采集及模数转换模 块做进一步限定-a-l.所述2个AD转换器均采用大于10bit采样精度的模数转换器。 a-2.所述双通道信号采集模块具体包括前置放大器、两路滤波放大电路、 定标信号发生器和定标信号控制接口，两路滤波放大电路均由工频陷波器与主 放大器电连接组成。其中前置放大器与普通心电图导联电缆电连接，接收两 路模拟混叠心电信号，前置放大器的两个输出端各与1个滤波放大电路中的工 频陷波器电连接，两路滤波放大电路中的主放大器同时与定标信号发生器电连 接，两路滤波放大电路中的主放大器各与1个AD转换器电连接，定标信号控制接口通过数据存储及逻辑控制单元(FPGA)与数字信号处理器(DSP)电连 接，接收数字信号处理器(DSP)传来的定标信号。可以对本发明中双通道信号采集模块中的部件做进一步限定a-2-1.所述两路滤波放大电路中的工频陷波器用于进一步滤除前置放大器 传来的模拟混叠心电信号中携带的工频干扰，以避免工频干扰对主放大器产生 阻塞。a-2-2.所述两路滤波放大电路中的主放大器均由驱动放大电路和有增益的 二阶低通滤波器相互电连接组成，将工频陷波器传来的模拟混叠心电信号放大 到AD转换器所要求的输入电压范围。a-2-3.所述定标信号发生器采用lmV定标信号发生器电路。a-2-4.所述前置放大器包括差动放大器a、差动放大器b、驱动放大器c、 驱动放大器d、用于抑制工频干扰的右腿驱动电路、模拟开关以及导联电缆屏蔽 层驱动电路。其中所述差动放大器a和差动放大器b均设置有用于提高差动放大器的输入阻 抗和共模抑制比的缓冲放大器；差动放大器a分别与右腿驱动电路、导联电缆屏蔽层驱动电路、驱动放大 器c电连接；差动放大器b分别与右腿驱动电路、导联电缆屏蔽层驱动电路、驱动放大 器d电连接；驱动放大器c、驱动放大器d同时与模拟开关电连接；模拟开关与定标信号控制接口电连接，用于根据数字信号处理器(DSP)经 定标信号控制接口输入的定标信号控制前置放大器与工频陷波器的通路和断 路；右腿驱动电路通过普通心电图导联电缆与孕产妇右腿导通，用于通过普通 心电图导联电缆为孕产妇右腿施加一电压，以抑制工频电场的干扰；导联电缆屏蔽层驱动电路与普通心电图导联电缆屏蔽层连接，用于减少导 联电缆屏蔽层与缆芯的分布电容对两差动放大器输入阻抗和共模抑制比的影 响；a_2_4-l.所述模拟开关采用74HC4053芯片。9一种用于胎儿心电监护的快速盲源分离胎儿心电检测方法，包括以下歩骤A、 双通道采集及模数转换模块从普通心电图导联电缆采集两路模拟混叠心 电信号，然后依次对两路模拟混叠心电信号进行过滤工频信号、放大、模数转 换，进而将模数转换后的两路数字混叠心电信号经两路数据通道发送到数据存 储及逻辑控制单元(FPGA);B、 数据存储及逻辑控制单元(FPGA)把两路数字混叠心电信号存储到内 部存储器中，并采用中断方式发送中断信号通知数字信号处理器(DSP)批量读 取数字混叠心电信号；C、 数字信号处理器(DSP)收到中断信号后，采用直接内存访问(DMA) 模式批量读取数据存储及逻辑控制单元(FPGA)内部存储器中的数字混叠心电 信号，然后存储到该数字信号处理器(DSP)所外接的数据存储器(SDRAM) 中；数字信号处理器(DSP)采用盲源分离方法对数字混叠心电信号进行盲源分 离，然后对分离出的两组源信号进行滤波，即可滤除母体心电信号、提取胎儿 心电信号，提取所并将胎儿心电信号存储到该数字信号处理器(DSP)所外接的 数据存储器(SDRAM)中；D、 核心控制处理器(ARM)采用DMA模式读取数字信号处理器(DSP) 所外接的数据存储器(SDRAM)中的胎儿心电信号，然后存储到接口控制模块 所外接的数据存储器(SDRAM)中；E、 接口控制模块控制所外接的数据存储器(SDRAM)中的胎儿心电信号 输出到输出设备。上述方法中，步骤B所述数据存储及逻辑控制单元(FPGA)把两路数字混 叠心电信号存储到内部存储器，是采用乒乓机制进行存储。上述方法中，步骤C所述数字信号处理器(DSP)存储数字混叠心电信号 以及胎儿心电信号，均是采用乒乓机制进行存储。上述方法中，步骤C所述数字信号处理器(DSP)采用盲源分离方法对数 字混叠心电信号进行盲源分离，该盲源分离方法具体如下C-l.对两路数字混叠心电信号, 进行白化，其中，t表示采样时间，将两路数字混叠心电信号转化为两路不相关的混叠心电信号，即两路白 化混叠心电信号x;0) 、 x;(O ;C-2.计算两路白化混叠心电信号x,1(,) 、 的最小值A,隱= n"1(^, x2mm = n^x;柳，对两路白化混叠心电信号进行位置移动以分 别将两路白化混叠心电信号的最小值转化为0，获得两路移动后的白化混叠心 电信号，即^(0仨^(0_气睡；C-3.计算两路移动后的白化混叠心电信号x,2(0、《W的最大值气max =111严化2(0}, 、_ =m(aX{X,2W}， 根据两个最大值计算旋转角度A =tan-、^^)，根据旋转角度在坐标面上对步骤C-2获得的两路移动后的白化混叠心电信号进行旋转，获得第一次旋转后的混叠心电信号x^)、 x〗(0; C-4.计算第 一 次旋转后的混叠心电信号、 x23(0的最大值《ax -mp^xfW},《腿=m,aX{x23(,)}， 根据两个最大值计算旋转角度 y92 =tan-'(4=^)，根据旋转角度在坐标面上对步骤C-3获得的两路第一次旋转后的白化混叠心电信号进行旋转，获得第二次旋转后的两路混叠心电信号x24(/)，即可分离出第一个源信号X24(0，其中，x24(0 —xfWsinA+^WcosA; C-5.计算第二次旋转后的两路混叠心电信号x^)、《(0的去相关性系数 ，其中，a= ]，对第二旋转后的混叠心电信号^(0进行去相关，即可分离出第二个源信号A5(0，其中xf(r)^;1(0-6^4(0。本发明相对于现有技术具有以下优点1、 本发明采用盲源分离的算法，可以准确的实现对信噪比较低的混叠心电 信号进行分离，解决了目前母亲心电信号和胎儿心电信号时域和频域相互重叠 难以分离的问题，从而实现高效准确的提取出胎儿心电信号以用于诊断；2、 本发明采用的盲源分离算法分离混叠心电信号仅仅利用了源信号的统计几何特征，采用白化加上矢量旋转的方法，不需要应用信息熵、高阶统计量的 计算，可以快速、有效地处理高采样精度和高采样率的混叠信号，并且与高速的数字信号处理器(DSP)相结合，运算速度快，可以实时的检测胎儿心电信号;3、 本专利中应用的对象是两个信号源的情形，观测信号至少是两个，在盲 信号处理中对应的模型是适定的，盲信号处理的不确定性仅仅在信号幅度和顺序排列上，不影响母婴心电波形频率的判断，使得该方法具有较高的分离精度;4、 本发明中的自带内部存储器的数据存储及逻辑控制单元(FPGA)采用乒乓机制存储双通道采集及模数转换模块传来的两路数字混叠心电信号，数字 混叠心电信号直接存储在内部存储器中，避免了采样数据写入片外存储器的延 时，存储速度高，从而避免了信号高速读写的冲突，为准确分析提供了有力保障；5、 本发明中的自带内部存储器的数据存储及逻辑控制单元(FPGA)与数 字信号处理器(DSP)之间采用直接内存访问(DMA)模式进行数据传输，传 输速度更快，更准确，为准确分析提供了有力保障；6、 本发明中的核心控制处理器(ARM)采用DMA模式读取数字信号处理 器(DSP)，传输速度更快，更准确；7、 本发明中的核心控制处理器(ARM)可以外接如电子硬盘等存储设备， 将胎儿心电信号高速存储到存储设备中，还可以外接终端显示器来显示胎儿心 电图，还可以外接打印设备打印胎儿心电图；8、 本发明中的双通道采集及模数转换模块中的2个AD转换器均采用大于 10bit采样精度的模数转换器，即一个采样点用2个字节表示，而且AD转换器 的采样速度在1MSPS至10MSPS范围内可以调整，能实现高精度、高速的模数 转换；9、 本发明中的双通道采集及模数转换模块中的双通道信号采集模块采用双 通道结构，能同时采集两路信号进行处理；10、 本发明中的双通道信号采集模块包括两路滤波放大电路，其包括的主 放大器均由驱动放大电路和有增益的二阶低通滤波器相互电连接组成，能够将 工频陷波器传来的模拟混叠心电信号放大到AD转换器所要求的输入电压范围；11、 本发明中的工频陷波器能够进一步滤除前置放大器传来的模拟混叠心 电信号中携带的工频干扰，以避免工频干扰对主放大器产生阻塞；12、 本发明中的前置放大器设置有差动放大器，能够有效地提高差动放大 器的输入阻抗和共模抑制比；13、 本发明中的前置放大器设置有右腿驱动电路，通过普通心电图导联电 缆为孕产妇右腿施加一电压，以抑制工频电场的干扰；14、 本发明中的前置放大器设置有导联电缆屏蔽层驱动电路与普通心电图 导联电缆屏蔽层连接，可以减少导联电缆屏蔽层与缆芯的分布电容对两差动放大器输入阻抗和共模抑制比的影响。
图1为本发明快速盲源分离胎儿心电检测仪的结构示意图2为本发明双通道采集及模数转换模块的结构示意图； 图2-1为本发明前置放大器的电路图； 图2-2为本发明工频陷波器的电路图2-3为本发明lmV定标信号发生器的电路图2-4为本发明主放大器的电路图3为本发明数据采集兵乓缓存机制的硬件示意图3-l为本发明FPGA乒乓机制存储信号及通知DSP读取信号的流程图4为本发明盲源分离的主流程图4-1为本发明盲源分离中白化矩阵计算流程图4-2为本发明盲源分离中移位与旋转角度流程图4-3为本发明盲源分离中第二次旋转角度计算流程图4-4为本发明盲源分离中去相关系数流程图。
具体实施例方式
下面结合实施以及附图对本发明作进一步详细的描述，但本发明的实施方 式不限于此。
如图1所示，快速盲源分离胎儿心电检测仪包括双通道采集及模数转换 模块、自带内部存储器的FPGA、用于盲源分离的DSP、 ARM、打印设备、存 储设备和终端显示器；其中，所述双通道采集及模数转换模块的输入端与普通 心电图导联电缆电连接，以采集两路模拟混叠心电信号，双通道采集及模数转 换模块的两输出端通过两路数据通道与FPGA电连接，将经过模数转换后的两 路数字混叠心电信号发送至FPGA， FPGA通过两路数据通道与DSP电连接， DSP还与ARM电连接，ARM分别与打印设备、存储设备和终端显示器电连接； DSP设置有互相电连接的盲源分离模块和滤波器，同时，DSP和ARM均外接 有Flash和SDRAM 。
为了更好地实现本发明目的，在本实施例应用中，双通道采集及模数转换模块的具体结构如下
如图2所示，所述双通道采集及模数转换模块包括双通道信号采集模块和2 个AD转换器，所述双通道信号采集模块具体包括前置放大器、两路滤波放大 电路、定标信号发生器和定标信号控制接口，两路滤波放大电路均由工频陷波 器与主放大器电连接组成。用于双通道心电信号采集。其中前置放大器与普 通心电图导联电缆电连接，接收两路模拟混叠心电信号，前置放大器的两个输 出端各与1个滤波放大电路中的工频陷波器电连接，两路滤波放大电路中的主 放大器同时与定标信号发生器电连接，两路滤波放大电路中的主放大器各与1
个AD转换器电连接，定标信号控制接口通过FPGA与DSP电连接，接收DSP 传来的定标信号。
所述2个AD转换器均采用大于10bit采样精度的模数转换器，即一个采样 点需要用2个字节表示，以完成对两路模拟信号到数字信号的转变，保证了后 端处理准确处理。AD转换器的采样速度在1MSPS至IOMSPS范围内可以调整，。
其中，前置放大器的电路结构如图2 — 1所示。前置放大器包括差动放大器 a、差动放大器b、驱动放大器c、驱动放大器d、用于抑制工频干扰的右腿驱动 电路、模拟开关以及导联电缆屏蔽层驱动电路。其中
本前置放大器电路导联接口 L0、 Ll、 L2、 RD接入普通心电图导联电缆的 缆芯，接口 Shield—drive接入导联电缆的屏蔽层；
由OPl、 OP4和OP7及相关元器件构成的3个缓冲放大器，提高后级差动 放大器的输入阻抗和共模抑制比；
由运放OP2和OP6及相关元器件构成的2个差动放大器分别将导联接口 Ll 与L0、 L2与L0输入的电位差信号进行放大；
由运放OP9及相关元器件构成的右腿驱动电路，通过导联接口 RD经普通 心电图导联电缆为孕产妇右腿施加一电压，以抑制工频50Hz电场的干扰；
由电阻R42、 R43、 R44和运放OP8构成导联电缆屏蔽层驱动电路，与普通 心电图导联电缆屏蔽层连接，用于减少导联电缆屏蔽层与缆芯的分布电容对两 差动放大器输入阻抗和共模抑制比的影响；
由OP3和OP5及相关元器件构成的驱动放大器c、驱动放大器d对差动放 大器a和差动放大器b传入的两路模拟混叠心电信号进一步放大后送入由 74HC4053芯片组成的模拟开关，模拟开关用于系统定标测试时切断前置放大器 与后级的连接，以便系统正常完成定标工作。端口 CAL Ctrl受DSP控制器控制，当CAL—Ctrl被置成高电平时，其输出端Chl和Ch2同时被接入模拟地，切 断了前置放大器与工频陷波器的连接；当定标工作完成之后，CAL一Ctrl被置成 低电平，前置放大器与工频陷波器连接，信号通过模拟开关进入下一级工频陷 波器。
如图2—2所示，工频陷波器主要由运放OPl、 OP2、电感VR1、电容C3、 电容C4以及多个电阻相互电连接组成。工频陷波器电路进一步滤除前置放大器 传来的模拟混叠心电信号中携带的50Hz工频干扰，以避免工频干扰对主放大器 产生阻塞。电感VR1可用于调整工频陷波器的Q值，以减少工频陷波器对心电 信号中50Hz频率成分的影响。
如图2_4所示，主放大器由运放OP3、运放OP4、运放OP5、运放OP6 及相关元器件组成。在系统进行定标测试时，定标信号从OP3的CAL端口注入。 其中，运放OP3与相关元器件连接组成驱动放大电路。运放OP4、 OP5、 OP6 及相关元器件组成有增益的二阶低通滤波器，将模拟混叠心电信号放大到AD 转换器要求的输入电压范围。
如图2_3所示，所述定标信号发生器采用lmV定标信号发生器电路，该 电路用于提供标准lmV定标信号。该电路受连接DSP控制器IO 口的DSP—CAL 端口控制，当DSP—CAL为低电平时，定标信号发生器工作，为系统测试提供定 标信号，信号从CAL端口注入主放大器。
为了更好地实现本发明目的，在本实施例应用中，FPGA中的内部存储器 包括4个(缓存区a、缓存区b、缓存区c、缓存区d)，其中，缓存区a、缓存 区b用于缓存从双通道采集及模数转换模块与FPGA之间的数据通道I输入的 数字混叠心电信号，缓存区c、缓存区d用于缓存从双通道采集及模数转换模块 与FPGA之间的数据通道II输入的数字混叠心电信号，以实现采用乒乓机制存 储数字混叠心电信号，避免了 FPGA与双通道采集及模数转换模块、FPGA与 DSP之间高速读写数字混叠心电信号数据的冲突；同时FPGA对系统逻辑部分 进行控制，具体为FPGA单元对DSP外接的SDRAM和Flash进行地址译码以 及系统复位信号控制、数据和程序读写逻辑控制等.。
优选的，上述缓存区a、缓存区b、缓存区c、缓存区D的容量均为1KB。 FPGA还可以外接LED灯，用于数据缓存区存满数字混叠心电信号数据时， 点亮LED灯以提示数据缓存区写满错误。为了更好地实现本发明目的，在本实施例应用中，所述DSP的滤波器为
FIR滤波器。
所述DSP外接的STRAM包括4个数据缓存区(缓存区A、缓存区B、缓 存区C、缓存区D)，其中，缓存区A、缓存区B用于缓存从数据存储及逻辑控 制单元(FPGA)与数字信号处理器(DSP)之间的数据通道x输入的数字混叠 心电信号，缓存区C、缓存区D用于缓存从数据存储及逻辑控制单元(FPGA) 与数字信号处理器(DSP)之间的数据通道y输入的数字混叠心电信号，以实现 采用乒乓机制存储数字混叠心电信号。
优选的，上述缓存区A、缓存区B、缓存区C、缓存区D容量均为32KB， 且每个缓存区均分为32个1KB的扇区， 一个缓存区有32个扇区。
所述输出设备为打印设备、存储设备和终端显示器中的一种或任意多种， 输出设备与核心控制处理器(ARM)电连接。
一种用于胎儿心电监护的快速盲源分离胎儿心电检测方法，如图3所示， 包括以下步骤
A、 双通道采集及模数转换模块从普通心电图导联电缆采集两路模拟混叠心 电信号，然后依次对两路模拟混叠心电信号进行过滤工频信号、放大、模数转 换，进而将模数转换后的两路数字混叠心电信号经两路数据通道发送到FPGA;
B、 FPGA采用兵乓机制把两路数字混叠心电信号直接存储到内部存储器中， 并采用中断方式发送中断信号通知DSP批量读取数字混叠心电信号；
C、 DSP收到中断信号后，采用DMA模式批量读取FPGA内部存储器中的 数字混叠心电信号，然后采用乒乓机制存储到DSP所外接的SDRAM中；DSP 采用盲源分离方法对数字混叠心电信号进行盲源分离，然后对分离出的两组源 信号进行滤波，即可滤除母体心电信号、提取胎儿心电信号，提取所并将胎儿 心电信号采用乒乓机制存储到DSP所外接的SDRAM中；
D、 ARM采用DMA模式读取DSP所外接的SDRAM中的胎儿心电信号， 然后存储到接口控制模块所外接的SDRAM中；
E、 接口控制模块控制所外接的SDRAM中的胎儿心电信号输出到输出设备。上述方法中，步骤B所述FPGA采用兵乓机制把两路数字混叠心电信号直
接存储到内部存储器中，并采用中断方式发送中断信号通知DSP批量读取数字 混叠心电信号，FPGA针对从数据通道I 、数据通道输入的数字混叠心电信号均
采用以下具体操作
B-1.FPGA首先检査当前数据通道所对应的缓存区1满标志，如果缓存区1 标志为不满，则将该当前数据通道传来的数字混叠心电信号存储在缓冲区l，缓 冲区l的存储地址递增l，并累加计数；
B-2.当缓存区1写满1KB字节后，设置缓存区1满的标志，缓存区1结束 存储数字混叠心电信号，FPGA发送中断信号通知DSP读取缓存区1中的数字 混叠心电信号；
B-3.当缓存区l标志为满，并且被DSP读取数字混叠心电信号的时候，当 前数据通道传来的数字混叠心电信号按照上述步骤B-l 、 B-2所述的操作存储 在当前数据通道所对应的另一个缓冲区，即缓冲区2中，并通知(DSP读取缓 存区2中的数字混叠心电信号；
B-4当缓存区l、缓存区2标志均为满时，则点亮FPGA外接的LED灯提 示溢出错误。
上述方法中，步骤C所述DSP采用DMA模式批量读取FPGA内部存储器 中的数字混叠心电信号，然后采用乒乓机制存储到DSP所外接的SDRAM中，
DSP针对从数据通道u、数据通道n输入的数字混叠心电信号均采用以下具体
操作
C-a.DSP收到中断信号后，首先检査当前数据通道所对应的缓存区满标志， 如果缓存区x标志为不满，则通过DMA方式读取当前数据通道传来的1KB数 字混叠心电信号并存储在缓冲区x的一个未满的扇区中，存储完毕后，检查是 否已经写完该当前数据通道缓存区；
C-b.如果写入地址指针没有指向该当前数据通道缓存区x的区尾，则地址 累加，指向缓存区x的下一个扇区；否则，置该当前数据通道有待处理数据标 志有效，并把该当前数据通道所对应的另外一个缓存区y置为未满，写入指针 指向缓存区y的区头，当前数据通道传来的数字混叠心电信号按照上述步骤C-a 所述的操作存储在缓冲区y;
当当前数据通道以及另一个数据通道的有待处理数据标志都有效的时候，DSP从置有待处理数据标志的两个缓存区读取数据，然后，将两个数据通道的 有待处理数据标志清除，并进行下一步盲源分离的操作。
上述方法中，步骤C所述DSP采用盲源分离方法对数字混叠心电信号进行 盲源分离，该盲源分离方法是基于混叠信号的数学模型，模型表述为 xW = As(0，式中，t表示采样时间，S(0 = "O2(0，"'A(0f为源信号矢量， x(^"(,)，X2(,)，…，x^))r为观测信号矢量，A为未知的附x"的混叠矩阵，符号('f 表示矩阵的转置，盲源分离方法如图4所示，步骤如下
C-l.对两路数字混叠心电信号"w ，进行白化，将两路数字混叠心
电信号转化为两路不相关的混叠心电信号，即两路白化混叠心电信号^W、 x^);其操作过程是寻找一个白化矩阵，对《G) ， 进行一个线性的变换， 以便进行分离，白化矩阵的计算流程如图4_1所示
C-l-l.对信号的二阶矩运算，得到信号的协方差矩阵C:E[^)x^)]，具体
的步骤是先分别计算《G)， 的方差，作为协方差矩阵的对角线元素，
然后求《G) ， 的互二阶矩得到非对角线元素，该协方差矩阵为对角矩阵；
C-1-2.对上面的协方差矩阵进行特征值分解C:VDV 其中矩阵V为正交 矩阵，即VV、1，矩阵D为对角阵，它表示矩阵V与其转置的乘积为单位矩阵， 矩阵I为单位矩阵；
C-1-3.在得到正交矩阵V后，对对角矩阵D的对角元素开平方后在倒数一个 新矩阵，记为D—l而后得到白化矩阵Q:VDl;
C-1-4.对混叠信号进行线性变换，得到白化信号xG) —Qx(G，白化矩阵的元 素为仏!、 "u《2、 ％，经正交变换Q后，得到的白化信号x(O满足可^ )] = 1，
其中新的两路白化混叠心电信号、 JC;(O ， X;(0 — ^X々)+ ^X2(0 ，
c-2.计算x〖w、 ^(,)的最小值11，=^11{乂11(,)}, x2mm=i^n{x;(o}，对x&)、 x;(o进行位置移动以分别将x;(o、 x;(o的最小值转化为o，获得两路移动后的
白化混叠心电信号，即^W —xjW —x'，，该位置移动的计算流程图如图4一2
x2(o"2(o-x2,min
所示
C画2画l.分别求x;(O、 x;(,)的最小值x^,m^x;(W， x2，=r^ng(0}，即在信
号的整个样本里寻找最小值；c-2 -2.对x;w、 x;(,)分别减去它们的最小值，使得它们为非负信号。即两
路移动后的白化混叠心电信号1")卩1")一、皿，在每个时刻上进行减法。
x2(0 —x2(0 — x2min
C-3.如图 4 一 2 所示，计算x,2(0 、 x&)的最大值 xlmax =111^{々(/)}, x2max :mpx(xf(W ， 根据两个最大值计算旋转角度
A^an-1(^^)，根据旋转角度在坐标面上对《(,)、x^)进行旋转，获得第一
次旋转后的混叠心电信号x&)、 x23(,);
C-4.如图 4 _ 3 所示，计算x&) 、 x23(r)的最大值 xf， =m,aX{x,3(0}， x23max =mpc{x23(0}， 根据两个最大值计算旋转角度
A二taiT1(4^)，根据旋转角度在坐标面上对x&)、 x^)进行旋转，获得第二
次旋转后的两路混叠心电信号x^)、 x24(r)，分离出第一个源信号x^)，其中， x; (/)仨x (0 sin A + x(0 cos / 2;
C-5.计算x^)、 x^)的去相关性系数"，其中，"=可 )]，对x&)进
行去相关，即可分离出第二个源信号xf(r)，其中《(0 = <(0-"124(0，具体操作 如图4一4所示
C-5-1.计算x，(0与x^)的互相关函数可^(0《(0]，该公式体现了信号的互功
率；
C-5-2.计算信号x&)的二阶矩M《W2]，这个公式表述了了信号的功率；计 算去相关性的系数"=^^。
由此可以计算得到第二个源信号，—x&)-"《(0， xf(/)为分离的第二个 源信号。
上述分离方法中分离出来的第二个源信号A^)、第一个源信号《《，由于胎
儿心率通常在120次/min 160次/min，是成人心率(60次/min 100次/min) 的2倍以上，并且，成人心率信号一般强于胎儿心率信号，因此，通过终端显 示器，可以判断确定胎儿心电信号。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实 施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、 替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
19
权利要求
1、快速盲源分离胎儿心电检测仪，其特征在于包括双通道采集及模数转换模块、自带内部存储器的数据存储及逻辑控制单元、用于盲源分离的数字信号处理器、核心控制处理器以及输出设备；其中，所述双通道采集及模数转换模块的输入端与普通心电图导联电缆电连接，双通道采集及模数转换模块的两输出端通过两路数据通道与数据存储及逻辑控制单元电连接，数据存储及逻辑控制单元通过两路数据通道与数字信号处理器电连接，数字信号处理器还依次与核心控制处理器以及输出设备电连接；所述数字信号处理器设置有互相电连接的盲源分离模块和滤波器，同时，所述数字信号处理器和核心控制处理器均外接有程序存储器和数据存储器。
2、 根据权利要求1所述的快速盲源分离胎儿心电检测仪，其特征在于所 述双通道采集及模数转换模块包括前置放大器、两路滤波放大电路、定标信号 发生器、定标信号控制接口和2个AD转换器，两路滤波放大电路均由工频陷 波器与主放大器电连接组成，所述前置放大器与普通心电图导联电缆电连接， 前置放大器的两个输出端各与1个滤波放大电路中的工频陷波器电连接，两路 滤波放大电路中的主放大器同时与定标信号发生器电连接，两路滤波放大电路 中的主放大器各与1个AD转换器电连接，定标信号控制接口通过数据存储及 逻辑控制单元与数字信号处理器电连接。
3、 根据权利要求2所述的快速盲源分离胎儿心电检测仪，其特征在于所 述2个AD转换器均采用大于10bit采样精度的模数转换器。
4、 根据权利要求2所述的快速盲源分离胎儿心电检测仪，其特征在于所 述前置放大器包括差动放大器a、差动放大器b、驱动放大器c、驱动放大器d、 用于抑制工频干扰的右腿驱动电路、模拟开关以及导联电缆屏蔽层驱动电路， 其中所述差动放大器a和差动放大器b均设置有用于提高差动放大器的输入 阻抗和共模抑制比的缓冲放大器；差动放大器a分别与右腿驱动电路、导联电 缆屏蔽层驱动电路、驱动放大器c电连接；差动放大器b分别与右腿驱动电路、 导联电缆屏蔽层驱动电路、驱动放大器d电连接；驱动放大器c、驱动放大器d 同时与模拟开关电连接；模拟开关与定标信号控制接口电连接；右腿驱动电路 通过普通心电图导联电缆与孕产妇右腿导通；导联电缆屏蔽层驱动电路与普通 心电图导联电缆屏蔽层连接。
5、 根据权利要求1所述的快速盲源分离胎儿心电检测仪，其特征在于所 述输出设备为打印设备、存储设备和终端显示器中的一种或任意多种。
6、 快速盲源分离胎儿心电检测方法，其特征在于，包括以下步骤-A、 双通道采集及模数转换模块从普通心电图导联电缆采集两路模拟混叠心电信号，然后依次对两路模拟混叠心电信号进行过滤工频信号、放大、模数转 换，进而将模数转换后的两路数字混叠心电信号经两路数据通道发送到数据存储及逻辑控制单元；B、 数据存储及逻辑控制单元把两路数字混叠心电信号存储到内部存储器 中，并采用中断方式发送中断信号通知数字信号处理器批量读取数字混叠心电 信号；C、 数字信号处理器收到中断信号后，采用直接内存访问模式批量读取数据 存储及逻辑控制单元内部存储器中的数字混叠心电信号，然后存储到该数字信 号处理器所外接的数据存储器中；数字信号处理器采用盲源分离方法对数字混 叠心电信号进行盲源分离，然后对分离出的两组源信号进行滤波，即可滤除母 体心电信号、提取胎儿心电信号，提取所并将胎儿心电信号到该数字信号处理 器所外接的数据存储器中；D、 核心控制处理器采用DMA模式读取数字信号处理器所外接的数据存储 器中的胎儿心电信号，然后存储到接口控制模块所外接的数据存储器中；E、 接口控制模块控制所外接的数据存储器中的胎儿心电信号输出到输出设备。
7、 根据权利要求6所述的快速盲源分离胎儿心电检测方法，其特征在于 步骤B所述数据存储及逻辑控制单元把两路数字混叠心电信号存储到内部存储 器，是采用乒乓机制进行存储。
8、 根据权利要求6所述的快速盲源分离胎儿心电检测方法，其特征在于-步骤C所述数字信号处理器存储数字混叠心电信号以及胎儿心电信号，均是采用乒乓机制进行存储。
9、 根据权利要求6所述的快速盲源分离胎儿心电检测方法，其特征在于 步骤C所述数字信号处理器采用盲源分离方法对数字混叠心电信号进行盲源分离，该盲源分离方法具体如下9-1.对两路数字混叠心电信号义(0 ， 进行白化，其中，t表示采样时间，将两路数字混叠心电信号转化为两路不相关的混叠心电信号，即两路白化混叠心电信号x;(r)、 x;(0;9-2.计算两路白化混叠心电信号x,1(0、 4(/)的最小值，对两路白化混叠心 电信号进行位置移动以分别将两路白化混叠心电信号的最小值转化为0，获得 两路移动后的白化混叠心电信号x力)、9-3.计算两路移动后的白化混叠心电信号^2(/)、 g(r)的最大值，根据两个 最大值计算旋转角度，根据旋转角度在坐标面上对步骤10-2获得的两路移动 后的白化混叠心电信号进行旋转，获得第一次旋转后的混叠心电信号;cf(O、;9-4.计算第一次旋转后的混叠心电信号<(,)、S(O的最大值，根据两个最 大值计算旋转角度，根据旋转角度在坐标面上对步骤10-3获得的两路第一次 旋转后的白化混叠心电信号进行旋转，获得第二次旋转后的两路混叠心电信号 ^W、《(O，即可分离出第一个源信号x^);9-5.计算第二次旋转后的两路混叠心电信号<(,)、《(O的去相关性系数"，对第二次旋转后的混叠心电信号^(0进行去相关，即可分离出第二个源信 号xf(/)。
全文摘要
本发明为快速盲源分离胎儿心电检测仪及检测方法，包括双通道采集及模数转换模块、自带内部存储器的FPGA、用于盲源分离的DSP、ARM以及输出设备，双通道采集及模数转换模块与普通心电图导联电缆电连接，双通道采集及模数转换模块通过两路数据通道与FPGA电连接，FPGA通过两路数据通道与DSP电连接，DSP还依次与ARM以及输出设备电连接；DSP和ARM均外接有程序存储器和数据存储器。本发明采用高速采集和处理架构，实时从混叠心电信号中检测出胎儿心电信号，采用盲源分离的方法，解决了母亲心电信号和胎儿心电信号时域和频域相互重叠难以分离的问题，高效准确的提取出胎儿心电信号用于诊断。
文档编号A61B5/0444GK101513345SQ20081022048
公开日2009年8月26日 申请日期2008年12月26日 优先权日2008年12月26日
发明者傅予力, 刘震宇, 杨祖元, 坤 蔡, 侃 谢, 谢胜利 申请人:华南理工大学