专利名称：实现光纤密排线阵列中光点密接的方法及装置的制作方法
技术领域：
本发明涉及激光照排系统中的光纤密排线阵列技术，主要是指一种实现光纤密排线阵列中光点密接的方法及装置。
背景技术：
在激光照排机、激光光绘机这一类扫描设备中，实现多光路扫描的一个主要方案是采用半导体激光器，多路光纤密排构造一个光点(纤)线阵列作为物平面，然后在经过透镜系统按一定比例成像在像平面(胶片表面)上，从而实现多路扫描。
然而由于光纤构造的原因，物平面上的光导窗口，也就是发光点直径是不能紧密排列的(参见图1)。例如一个典型的多模光纤尺寸是外径125μm，内径(光点)62.5μm，密排出来的阵列其光点之间是分离的。在下一步将其成像，在像平面上其光点也是分离的，这是不能满足扫描要求的。如果用离焦的方法扩大像面光点直径，虽然可以弥和光点间距，但会牺牲光点的边缘质量，仍不可取。
为了解决这个问题，有人曾经采用过一种新的密排方法，即将光纤的外包层去除，使其光导层密接在一起。这种方法是成功的，但工艺难度很大，成本昂贵。
本发明的目的就是为了解决现有技术中存在的问题而提出一种实现光纤密排线阵列中光点密接的方法及装置。
实现本发明的技术方案是该方法包括在激光照排中以光纤密排线阵列为光源的半导体激光器及多路光纤密排方法，具体方法是采用倾斜放置的线阵列，以达到其在水平线上的投影宽度等于光点密接或适当重叠形成的宽度。
该技术方案还包括
线阵列的倾斜角度α等于光点直径D与光点间距L之比；及通过线阵列数据流的顺序递推延迟输出，实现其在水平线上的投影；及通过线阵列数据流的顺序递推延迟结束，实现其在水平线上的投影；及采用串行级联的数字型单稳延迟计数A来实现延迟；及采用高于打点频率的计数时钟LCP来保证延迟位移的精度；及在倾斜放置的线阵列中的每一路有各自独立的、递推延迟的行有效信号ES；及从所述ES的公共行起始和公共行结束中分离出行起止脉冲信号CS；及所述CS通过第n路单稳型延迟计数器A后其前沿将被延迟而产生脉冲延迟信号CSn，其中CSn一方面作为锁存时钟送往触发器D，将公共的行有效信号ES变成该路的行延迟信号ESn，另一方面作为下一路的行起止脉冲信号；及所述ESn通过位分频器B的允许端控制位同步信号BSn的产生；及所述BSn作为先进先出异步读写队列存储器FIFO的读时钟。
实现本发明方法所需的装置该装置包括时延法倾斜校正处理器，其主要结构是所述处理器包括单稳型延迟计数器A、触发器D、位分频器U3和先进先出异步读写队列存储器FIFO；其中一行起止脉冲信号CS经单稳型延迟计数器A输出一脉冲延迟信号CSn，及CSn经触发器D输出一行延迟信号ESn，及ESn经位分频器B输出一位同步信号BSn，及BSn经先进先出异步读写队列存储器FIFO输出；一时钟LCP分别接A、D；一行有效信号ES接D；一打印数据总线D接FIFO。
实现上述装置的一具体电路U1是一个由GAL写成的5位可编程计数器，RS端是清0端，CO为进位端，P[4…0]是计数长度置入端；U1与D触发器U2A、拨码开关U5共同构成了单稳型延时计数器A；其中U1的P[4…0]接拨码开关U5，U2A的Q端接U1的RS端，U2A的复位端CD接U1的CO端，脉冲信号CS接U2A的反向端CLK，U2A的/Q端分别接D触发器U2B的CLK端和下一级单稳；U2B的Q端接位分频器U3的EN端，U3的Q端接FIFO的U4的RD端，U4的D端接总线、Q端输出；时钟LCD分别接U1和U3的CK端；行有效信号ES接U2B的D端。
本发明具有如下优点1.实现了多路光纤密排在水平线上的密接。
2.提高了激光照排系统中成像的精度。
3.结构简单，成本低。
图1是本发明的光纤线阵列倾斜成像示意图。
图2是本发明的n路线阵列倾斜校正数字处理器方框图。
图3是实现图2的一具体电路。
图4是各路起止脉冲延迟及行有效延迟的相关时序图。
具体实施例方式
下面结合附图对本发明作进一步说明本发明提出的解决方案是采用常规的密排方法构造光点分离的线阵列，但在安装时使线阵列于水平线保持一个夹角，使得线阵列中的光点投影到水平线上时光点直径可以密接。参见图1。
如果光点直径与其间距是1∶1的关系，又设光点在水平面上的投影能够实现理想密接(光点相切)，则易知线阵列与水平面的夹角应为60°。视需要，若光点之间有一定的重叠，则该角将大于60°。
但是一个倾斜的线阵列向水平面投影是不可能用光学方法实现的，实际上是要求阵列中的本应同步输出的各个光点(即光栅数据)异步地递推延迟输出，同时为了保持行长不变，也要递推延迟结束。本发明的核心即是这种阵列倾斜时间延迟的扫描方式以及实现这一延迟的方法。参见图2。
在图2中，行有效信号ES的长度(以时钟计量)即是打印行的时钟长度。我们定义ES的长度为高电平有效。在N路密排阵列水平放置的情况下，ES的上跳即是公共行起始，下跳即是公共行结束。但在倾斜放置线阵列的情况下，阵列中的每一路都必须有各自独立的、递推延迟的行有效信号，这在图2中写为“行延迟ES[(n-1)…0]”。
为了实现这个精确的延时，我们从行有效信号的ES的上跳、下跳沿中分离出两个脉冲信号，统称为行起止脉冲CS(由前端电路实现)。信号CS通过第0路单稳型延迟计数器后其前沿将被延迟，称为CS0，信号CS0一方面作为锁存时钟送往D触发器，将公共的行有效信号ES变成该路的行(有效)延迟ES0，另一方面作为下一路的行起止脉冲，引发下一路的延迟过程…，直至最后一路。
行延迟信号ES0通过位分频器的允许端控制着位同步(打点时钟)BS0的产生。因为延时是以时钟LCP计时的，若位分频器是一个8分频器，则可知延时在图像中产生的位移是以1/8个点位来计量的，这在工程上已足够精确。
各路中的FIFO是一个异步读取的，先进先出的队列存储器。各路FIFO可以通过数据总线同步地压入数据，但又允许各路分别独立的读取数据，这就把各路位同步的时间差转变成了数据的位置差。这里位同步BS0是作为FIFO的读时钟的。FIFO的数据写入另有电路完成。
一个可以实现上述框图的具体电路可参见图3。为简单起见，只画出第0路和第一路。参照第0路解释如下。
U1是一个由GAL写成的5位可编程计数器，最大计数、编程长度为32；RS端是清0端，低电平清0；CO为进位端，低电平进位；P[4…0]是计数长度置入端。U1与D触发器U2A，拨码开关U5共同构成了单稳型延时计数器A。这个电路的初始态是稳态，计数器U1被U2A的Q端清0，而U1端的进位端CO为高电平，释放U2A的复位端CD；一旦脉冲信号CS到来，它的上跳沿将使U2A置位(因U2A的D端为高电平)，从而释放计数器U1；U1对时钟计数直到被编程的模长(由拨码开关U5置入，也可以由数据总线锁存置入)，CO变低使U2A复位；但由于U2A复位迫使计数器U1也复位，所以电路又回到了稳态。
在这个过程中U2A的反相端先是随着CS的上跳沿下跳，在计数结束后又上跳，从而实现了对CS上跳沿的计数延时，标记位CS0；CS0得上跳沿一方面触发下一级单稳，一方面作为锁存时钟送往D触发器U2B使其锁存行有效信号ES，而U2B的输出Q即为行(有效)延迟ES0。由于锁存时钟CS0相对于CS的延迟，使行延迟ES0相对于行有效ES也产生了对应的延迟。后续电路与框图已无明显差别，不赘述。
对应于图2、图3的信号时序图参见图4。
工作原理如图2、3所示，其中每一路的数据传输都由单稳型延迟计数器A、D触发器、位分频器、FIFO构成。单稳型延迟计数器实际上等同于一个数字型单稳态电路，只不过它的计时不是由RC积分确定，而是由时钟计数确定，因此它有一个时钟端。计数模长可以编程设定。一个脉冲通过该电路时将被计数延迟。构造这个电路的方法很多。D触发器、位分频器、FIFO等单元一目了然，不赘述。
各路数据控制链中的单稳延迟计数器按串联方式级联，所以各路中的时序过程都是递推延迟的，从而实现对倾斜阵列的时延法校正。
为了实现精确的时延，要求有比较高的时钟频率。在一个工程实例中，时钟频率是同步频率的8倍。这一方面意味着位分频器是一个÷8分频器，另一方而意味着可以用1/8点距(分辨率)的精度延迟修正点位。实践证明这可以保证光点在水平线上的排列足够平滑。
结合图4的时序进一步阐述工作过程。行有效信号是一个具精确长度的电平，它对应的位同步数与行长严格一致，并且它的起止各伴随一个触发脉冲，即起止脉冲(行首、行尾脉冲)。行起脉冲只进入0路，然后通过各路串行级联的延迟计数器产生一连串的脉冲延迟。各路D触发器在行有效信号及脉冲延迟的共同作用下又产生了一连串的行延迟。行延迟具有和行有效信号相同的电平长度，但在时间上被严格顺延。行延迟信号作为允许信号作用在位分频器上，控制位分频器产生位同步链，其长度(脉冲数)与行长严格一致，各个链之间也是严格时延的。位同步信号作为FIFO的异步读信号使数据流移位输出，而各路数据都是按数点方式排列的。这样就实现了整个校正过程。
权利要求
1.一种实现光纤密排线阵列中光点密接的方法，包括在激光照排中以光纤密排线阵列为光源的半导体激光器及多路光纤密排方法，其特征是采用倾斜放置的线阵列，以达到其在水平线上的投影宽度等于光点密接或适当重叠形成的宽度。
2.根据权利要求1所说的方法，其特征是a.线阵列的倾斜角度α等于光点直径D与光点间距L之比；b.通过线阵列数据流的顺序递推延迟输出，实现其在水平线上的投影；c.通过线阵列数据流的顺序递推延迟结束，实现其在水平线上的投影；
3.根据权利要求1、2所说的方法，其特征是采用串行级联的数字型单稳延迟计数A来实现延迟。
4.根据权利要求1、2所说的方法，其特征是采用高于打点频率的计数时钟LCP来保证延迟位移的精度。
5.根据权利要求1、2所说的方法，其特征是在倾斜放置的线阵列中的每一路有各自独立的、递推延迟的行有效信号ES；及从所述ES的公共行起始和公共行结束中分离出行起止脉冲信号CS；及所述CS通过第n路单稳型延迟计数器A后其前沿将被延迟而产生脉冲延迟信号CSn，其中CSn一方面作为锁存时钟送往触发器D，将公共的行有效信号ES变成该路的行延迟信号ESn，另一方面作为下一路的行起止脉冲信号；及所述ESn通过位分频器B的允许端控制位同步信号BSn的产生；及所述BSn作为先进先出异步读写队列存储器FIFO的读时钟。
6.实现权利要求1的实现光纤密排线阵列中光点密接的方法的装置，包括时延法倾斜校正处理器，其特征是所述处理器包括单稳型延迟计数器A、触发器D、位分频器U3和先进先出异步读写队列存储器FIFO；其中一行起止脉冲信号CS经单稳型延迟计数器A输出一脉冲延迟信号CSn，及CSn经触发器D输出一行延迟信号ESn，及ESn经位分频器B输出一位同步信号BSn，及BSn经先进先出异步读写队列存储器FIFO输出；一时钟LCP分别接A、D；一行有效信号ES接D；一打印数据总线D接FIFO。
7.根据权利要求6所说的装置，其特征是一具体电路U1是一个由GAL写成的5位可编程计数器，RS端是清0端，CO为进位端，P[4...0]是计数长度置入端；U1与D触发器U2A、拨码开关U5共同构成了单稳型延时计数器A；其中U1的P[4...0]接拨码开关U5，U2A的Q端接U1的RS端，U2A的复位端CD接U1的CO端，脉冲信号CS接U2A的反向端CLK，U2A的/Q端分别接D触发器U2B的CLK端和下一级单稳；U2B的Q端接位分频器U3的EN端，U3的Q端接FIFO的U4的RD端，U4的D端接总线、Q端输出；时钟LCD分别接U1和U3的CK端；行有效信号ES接U2B的D端。
全文摘要
一种实现光纤密排线阵列中光点密接的方法及装置，旨在解决光纤密排线阵列中各光点不能密接的问题，其中方法是采用倾斜放置的线阵列，以达到其在水平线上的投影宽度等于光点密接或适当重叠形成的宽度。为此，线阵列的倾斜角度α等于光点直径D与光点间距L之比；及通过线阵列数据流的顺序递推延迟输出，实现其在水平线上的投影；及通过线阵列数据流的顺序递推延迟结束，实现其在水平线上的投影。装置包括单稳型延迟计数器A、触发器D、位分频器U3和先进先出异步读写队列存储器FIFO组成的电路。
文档编号B41B19/00GK1598625SQ200410028158
公开日2005年3月23日 申请日期2004年7月18日 优先权日2004年7月18日
发明者刘晓东 申请人:深圳市东方宇之光电子科技有限公司