专利名称：具有输入像素数据重新调整电路的液晶显示单元的制作方法
技术领域：
本发明通常涉及一种有源阵列寻址液晶显示(LCD)单元，具体而言涉及具有像素数据重新调整电路的单元，用于将输入的像素数据的顺序调整为预先确定的格式，以便正确地驱动LCD板。
随着LCD制造技术的不断发展，LCD板变得越来越大，同时要保持或者提高像素密度，这是当前的发展趋势。因此，每一条线上的像素个数不断增加，越来越需要提高时钟频率。但是，随着时钟频率的提高，传统的LCD设备遇到了源极驱动器制造成本越来越高，EMI(电磁干扰)问题越来越突出的困难。
为了解决上面提到的问题，有人建议将源极驱动器划分成两组，将像素数据以并行方式提供给它们。因此有可能使时钟频率减半。这样的建议公开在第5-210359号和第10-207434号日本专利申请中。
在介绍本发明之前，通过参考
图1，先简短地介绍前面提到的第5-210359号日本专利申请中公开的传统技术。
图1是示出了LCD板2和外围的框图。在LCD板2的四周有多个源极驱动器3，用于驱动LCD板2中阵列里的薄膜晶体管。源极驱动器3划分成两组一组3L分配给液晶显示板2的左半部分，另一组3R分配给液晶显示板2的右半部分。将一路像素数据提供给接口4，在这里，利用时钟信号CK1将输入的像素数据划分成两路像素数据S1和S2。还将这个时钟信号CK1提供给分频器5，将时钟信号CK1的时钟速率降低一半，并将减半的时钟频率(速率)作为时钟信号CK2发出。
利用时钟信号CK2将两路像素数据S1和S2提供给控制器6，分别将这些数据作为S1U和S2U提供给源极驱动器组3L和3R。另外，控制器6利用像素数据S1或者S2准备一个采样开始信号SP，将这个信号SP提供给每一组驱动器3L和3R最前面的源极驱动器。这样，像素数据S1U和S2U被并行显示。如上所述，这一现有技术的特征在于源驱动时钟频率可以减半。这就意味着能够驱动一个很大的液晶显示板而不需要提高时钟频率，与此同时缓解EMI问题。
如上所述，前面提到的现有技术里将单路像素数据划分成两路像素数据提供给左边和右边的源极驱动器3L和3R。与此同时，LCD板制造商常常将LCD板2、接口4和控制器6做成一个单元。因此，购买这种LCD板单元的LCD器件制造商被迫很不情愿地按照LCD板制造商早就确定好的格式准备像素数据，这样做减少了电路设计中的自由度。LCD器件制造商希望将不同数据格式的多路像素数据提供给LCD板单元这种现象并非罕见。但是，上面提到的现有技术无法满足用户的这些需求。其它的现有技术，公开的第10-207434号日本专利申请，也存在上面提到的同样的困难。
发明简述因此，本发明的一个目的是提供一种LCD板单元，它采用一种改进电路，用于将输入的多路像素数据重新调整为驱动两个不同的源极驱动器组的数据格式。
简而言之，为了这些目的，采用了以下技术，在这些技术中为液晶显示(LCD)板单元提供多个源极驱动器，从功能上将它们划分成第一组和第二源极驱动器组，分别分配给LCD板的第一半和第二半。为了能够驱动LCD板，而不管输入的像素数据是什么样的不同格式，提供了一个像素数据重新调整电路，用来将输入的像素数据的数据格式重新调整为预先确定的数据格式。这个数据重新调整电路在第一和第二源极驱动器组的前面，其功能是用来接收2N路(N是一个自然数)像素数据，按照预先确定的数据格式重新调整2N路像素数据的顺序，同时将重新调整过的N路像素数据提供给第一源极驱动器组组，而将重新调整过的另外N路像素数据提供给第二源极驱动器组。
一方面，本发明涉及的是一种液晶显示器(LCD)单元，它包括液晶显示(LCD)板；从功能上划分成第一和第二源极驱动器组、并分别分配给LCD板的第一半和第二半的多个源极驱动器；以及在第一和第二源极驱动器组前面的像素数据重新调整电路，这个像素数据重新调整电路接收2N路(N是一个自然数)像素数据，按照预先确定的数据格式重新调整这2N路像素数据的顺序，将重新调整过的第一组N路像素数据用于第一源极驱动器组，而将重新调整过的第二组N路像素数据用于第二源极驱动器组。
图3B是说明图3A所示框图一个具体实例的一个框图；图4A～4D中的每一个都是用于描述图3A所示电路如何工作的时序图；图5～7中的每一个都是用于进一步描述图3A所示电路如何工作的时序图；图8说明图2所示LCD板的部分源极驱动器；图9是一个框图，它从原理上说明本发明第二个实施方案中的像素数据重新调整电路；图10是说明本发明第二个实施方案中使用的部分源极驱动器的一个框图；图11A～11F中的每一个都是说明本发明第二个实施方案如何工作的时序图；图12A～12C中的每一个都是说明本发明第三个实施方案的时序图；和图13A～13C中的每一个都是说明本发明第四个实施方案的时序图。
根据第一个实施方案，将多个源极驱动器12分成两组(部分)12L和12R。一组12L分配给液晶显示板14的左半部分，另一组12R分配给液晶显示板14的右半部分。灰度级电压发生器18给出多个灰度级电压，供给源极驱动器12。该灰度级可以是例如8级、16级、32级、……或者256级，根据像素数据重新调整电路10提供的子像素数据(也就是红(R)、绿(G)和蓝(B)数据中的一个)，选择它们中的一个。灰度级本身在本领域是公知的，因此，将省去对它的进一步描述，以简化本说明。
通过两个像素数据通道(或者路径)20和22将两个像素数据输入1和2提供给像素数据重新调整电路10，重新调整提供的像素数据的顺序，从而正确地驱动被划分成两组12L和12R的源极驱动器12。
时序控制器11的功能在于从像素数据1和2之一提取一个开始信号(水平同步信号)23，将这个信号23提供给两个源极驱动器组12L和12R。可替换的是，可以在控制器11前面的适当电路里准备好上面提到的开始信号，然后跟像素数据1和2同时提供给时序控制器11。除此以外，时序控制器11还产生一个栅极驱动器控制信号。这些信号的产生(也就是开始信号和栅极驱动器控制信号的产生)在本领域中是公知的，它跟本发明没有直接关系，因此为了简化省去了对它的详细描述。
现在参考图3A和3B，其中详细地示出了像素数据重新调整控制器10。如图所示，控制器10包括一个数据相位调整器24、两个存储器26和28，其中的每一个都包括多个行存储器(图3A中未示出)、四个开关30a～30d和开关控制器32。控制器32利用在此以前从外部提供给它的开关控制数据控制各开关30a～30d的开关操作。图3B示出了数据相位调整器24的一个实例，在此特定情况下它包括两个触发器34和36。很显然，图3A中控制器10的操作，比方说将数据写入存储器34a～34d，或从中读出数据，以及相位数据控制等，都是在时钟信号的控制之下进行的。但是为了简化附图，图3A中没有示出这些时钟信号的应用。
下面参考图3A～3B、4A～4D和5～7，介绍像素数据重新调整电路10的工作过程。在图4A～4C中示出了像素数据输入1和2的三种格式，其中假设一条水平线上像素数据的个数是2M，分别将它们编号成0、1、2、……、2M-1。众所周知，除了控制位以外，每个像素数据的比特数等于灰度级比特数的三倍(也就是R、G和B)。在图4A～4D中，将时钟信号A用来控制每个像素数据的处理，时钟信号B相对于时钟信号A相移(或者延迟)1/2个周期。图4D示出了从像素数据重新调整电路10输出的输出1和2的数据格式。换句话说，应该按照图4D所示重新调整像素数据输入1和2。
如果用图4A所示的数据格式将像素数据输入1和2提供给电路10，就根本没有必要重新调整像素数据的顺序。这样，开关控制器32按照以前提供给它的开关控制数据设置开关30a和30b，以便直接选择像素数据输入1和2，同时设置开关30d，将开关30a和30b的输出作为像素数据输出1和2。在这里，不需要控制开关30c。
当像素数据输入1和2相应地采取图4B所示格式的时候，开关控制器32设置开关30c，以便将像素数据输入1提供给存储器26，设置开关30a和30b，从而选择存储器26和28的输出。此外，对开关30d进行控制，从而交替地选择储存在存储器26和28中的像素数据，以便重新调整像素数据，使它们采取图4D所示的数据格式。下面将参考图5～7更加详细地描述这种情况下的数据。
参考图4C，完全按照图4B所示的方式安排像素数据输入1和2。但是，相对于输入1而言，输入2延迟了1/2个时钟周期。在这个时候，开关控制器32控制开关30c选择数据相位调整器24，让数据输入1延迟1/2个时钟周期，从而使像素数据输入1和2的两个相位相同。数据相位调整器24 以采用如图3B所示相对简单的传统电路。当时钟信号A的下降沿到达的时候，将像素数据送入触发器34，在那以后，在时钟信号A的上升沿将储存在触发器34中的像素数据送进下一个触发器36，提供给触发器36的时候，时钟信号A反转过来，而数据输入1则延迟1/2个周期。图4C中所示的其余操作跟参考图4B的数据格式2所描述的相同。
参考图5～7，其中示出了时序图，用来讨论存储器的读/写操作，以及如图4B所示的数据输入1和2的数据安排。如上所述，存储器26和28中的每一个都有多个行存储器，当像素数据输入的个数如上所述是2的时候，，它的个数是4(也就是总共8个)。假设存储器26和28中分别有行存储器1～4和5～8。
图5示出数据输入1和2中第一行数据的存储器写操作。如图所示，在输入1的第一行上的第一半像素数据0、2、……、M-2被连续写入行存储器1，同样，在输入2的第一行的像素数据的第一半被连续写入行存储器2。随后，在输入1第一行的像素数据M、M+2、……、2M-2的第二半被连续写入行存储器3，通过相似的方式，在输入2第一行的像素数据M+1、M+3、……、2M-1的第二半被连续存入行存储器4。在这些操作过程中，不对其余的行存储器5～8进行任何数据写入/读出操作。更进一步，像素数据重新调整电路10没有任何数据输出(图2和3A)。
图6示出数据输入1和2第二行数据的存储器写入操作，以及数据输入1和2第一行数据的存储器读出操作。除了使用的行存储器不同以外，将第二行数据写入行存储器5～6的写入操作是按照完全同样的方式进行的。这样，进一步的描述必定是重复的，因此为了简化起见将它们省去。在上述第二行写入操作的同时，将已经储存在行存储器1～4中第一行的像素数据从行存储器1～4中读出，如图6所示。因此，像素数据重新调整电路10能够重新调整输入1和2的第一行数据，并按照图4D所示的预先确定的格式产生数据输出1和2。
图7示出数据输入1和2第三行数据的存储器写操作，同时示出第二行数据的存储器读操作。可以从前面提到的描述很容易地理解这些操作。
图8从原理上说明每个源极驱动器12L和12R的一部分。将开始信号(也就是水平同步信号)施加在每一个移位寄存器L1和R1的第一级，然后将开始信号向右移位或者平移，接下来根据移位脉冲(图中没有示出)分别施加给下一个移位寄存器L2和R2。将这样移位后的开始信号提供给相应的锁存器LL1、LL2、……和RL1、RL2、……的级。这些锁存器中的每一个都有多级，它的编号等于对应移位寄存器的编号。锁存器LL1、LL2、RL1、RL2等等根据开始信号和时钟信号(也就是时钟信号A)，连续地锁存从像素数据重新调整电路10产生的输出1和2的像素数据。在一行上的所有像素数据都被储存在锁存器LL1、LL2、……、RL1、RL2、……以后，用锁存的像素数据确定灰度级电压，接下来将灰度级电压施加给对应的有源元件，比方说现有技术中众所周知的薄膜晶体管。
下面参考图9、10和11A～11F描述本发明的第二个实施方案。第二个实施方案中的像素数据重新调整电路110(图9)接收四个像素数据输入1～4，并在将输入数据的顺序重新调整到预先确定的顺序以后，产生四个像素数据输出1～4。这样，第二个实施方案跟第一个实施方案的差别在于输入和输出数据的个数不同。
如图9所示，能够采取图11A～11E所说明的不同格式的四个像素数据输入1～4提供给数据重新调整电路110。通常，电路110包括其中带有开关的数据相位调整器124、其中带有开关的存储器单元126、开关130d和开关控制器132，从外部电路将开关控制数据提供给这个开关控制器。由于第二个实施方案是第一个实施方案的延伸，因此将参考第一个实施方案描述第二个实施方案。
要从电路110产生的像素数据输出1～4在图11F中示出，并且被施加给图10所示的源极驱动器组112L和112R。像素数据输出1～2和3～4被分别分配给LCD板的左半部分和右半部分。
图10示出了每一个源极驱动器112L和112R的一部分，这个图跟图8相对应。如图8所示，将一个开始信号(也就是水平同步信号)提供给每个移位寄存器L1’和R1’的第一级，在这以后将这个开始信号向右平移(移位)，然后按照时钟信号(时钟信号A)分别提供给下一个移位寄存器L2’和R2’。如上所述，由于像素数据输出1～2和3～4被分别分配给源极驱动器112L和112R，因此有可能一次就锁存两个连续的像素数据。因此，每个移位寄存器L1’、R1’等等的级数可以减半。这样移位后的同步信号被提供给连续两级锁存器LL1’、LL2’、……、RL1’、RL2’、……。因此会同时锁存住来自电路110的每一个数据输出1～2和3～4的一对像素数据。接下来的操作跟已经参考图8描述的那些相同。
如果按照图11A所示的格式将像素数据输入1～4提供给电路110，就没有必要按照图11F那样对输入1～4重新调整像素数据的顺序。在这种情况下，开关控制器132只控制开关130d，从而让数据输入1～4通过它。开关130d对应于图3A所示的开关13d。显然，开关控制器132不控制数据相位调整器124中的开关单元124s。开关单元124s允许提供给它的数据输入通过，下面将介绍这一点。此外，在以上情形下，开关控制器132不控制存储器单元126中的开关单元126s。开关单元126s的功能是图3A的开关30c。但是，这两个数据输入1和2被提供给存储器单元126，开关单元126c有两个开关，每个开关都对应于图3A所示的开关30c。
当像素数据输入1～4采取图11B所示的格式时，开关控制器132设置开关124c，让提供的数据输入1～4通过数据相位调整器124，因为没有必要让数据输入1和2进行数据相位延迟。虽然在图9中没有示出，但是事实上存储器单元126有16个行存储器，它的数量跟第一个实施方案相比被加倍，因为数据输入加倍了。通过参考图5～7就能够了解如何调整数据输入1～4的顺序。也就是说，第一个实施方案和第二个实施方案之间的差别在于输入数据和输出数据的个数被加倍。
在像素数据输入1～4采取图11C所示格式的情况下，开关控制器132设置开关124s，将数据输入1～4提供给数据相位调整器124，因为必须将输入1～2延迟1/2个时钟周期。应该注意，输入3～4没有进行任何数据相位调整。这样延迟过的数据输入1～2和没有延迟过的输入3～4被一起提供给存储器单元126。后面的操作跟图11B所示的数据输入1～4上执行的那些相同。
关于图11D那种格式的像素数据输入1～4，重新调整数据顺序的操作跟针对图11B所示数据输入1～4所进行的那些操作基本相同。这两种情况(图11D和B)之间的差别是在时钟信号的控制之下开关130d要选择的行存储器是不同的。
当像素数据输入1～4采取图11E所示格式的时候，开关控制器132设置开关124s，将数据输入1～4提供给数据相位调整器124，因为必须将输入1～2延迟1/2个时钟周期，如同图11C那种情形一样。将这样延迟以后的数据输入1～2跟没有延迟过的输入3～4一起提供给存储器单元126。接下来的操作跟图11D所示对数据输入1～4进行的那些操作相同。
下面参考图12A～12C描述本发明的第三个实施方案。在实验室里或者在质量控制部里测试LCD板和/或对它进行故障诊断的时候，有时需要用同样的数据检查LCD板的左半部分和右半部分。此外，在要测试的板的左半部分和右半部分显示同样的数据有时就足以检查显示板的工作情况。为了这一目的，根据第三个实施方案，利用像素数据重新调整电路10或者110在LCD板的左半部分和右半部分显示同样的像素数据。
在图12A中，只有像素数据1被提供给电路10，而图12C则说明电路10的输出。在这种情况下，第一个实施方案中提到的行存储器1和2储存输入1第一行第一半部分的同样的像素数据0、1、2、……、M-1，在这以后，电路10控制开关30a、30b和30d，从而产生图12C所示的像素数据。这样，将同样的数据提供给源极驱动器组12L和12R。同样的讨论适用于只将图12B所示的数据输入2提供给电路10的这种情形。不用说，数据重新调整电路110能够被用于接收单个像素数据，产生图12C所示的数据。
下面参考图13A～13C描述本发明的第四个实施方案。在实验室或者质量控制部里对LCD板进行测试和/或故障诊断的时候，有时需要在显示正常情况下分配给板的一半的像素数据的时候，检查整行。这一点可以通过在两个相邻像素单元显示每一个像素数据来实现。在检查高像素密度板的整条水平线上灰度级变化的时候首选这一技术，因为能够减小灰度级的变化。
图13A示出只将像素数据1提供给电路10，而图12C则示出电路10的输出。在这种情况下，行存储器1和2储存输入1第一行第一半部分的相同像素数据0、1、2、……、M-1，然后，电路10控制开关30a、30b和30d，产生13C所示的像素数据，这样就将同样的像素数据提供给源极驱动器组12L和12R中每一个的两个相邻源极驱动器12。这一讨论同样适用于如图13B所示只将数据输入2提供给电路10的情形。显然，数据重新调整电路110能够用于接收单个像素数据，产生图13C所示的数据。
如上所述，已经在每个像素数据输入和输出的个数是2和4的假设下描述了一些优选实施方案。但是，本发明同样能够用于每个数据输入和输出的个数是2N(N是大于2的自然数)的情形。还有，数据相位调整不必在数据重新调整电路10(或者110)中进行，在这种情况下，相位调整器24(或者124)在开关30d(130d)的后面。
前面给出了四个优选实施方案以及它们的一些改进。但是对于本领域里的技术人员而言还有其它的各种改进不会脱离本发明的保护范围，本发明的范围只是由权利要求书限定。因此，这里给出的实施方案和改进只是说明性的，而不是限制性的。
权利要求
1.一种液晶显示(LCD)单元，包括液晶显示(LCD)板；多个源极驱动器，在功能上划分成第一和第二源极驱动器组，分别分配给所述LCD板的第一半和第二半；和在第一和第二源极驱动器组前面的像素数据重新调整电路，这个像素数据重新调整电路接收2N路(N是一个自然数)像素数据，按照预先确定的数据格式重新调整这2N路像素数据的顺序，并将重新调整以后的第一组N路像素数据提供给第一源极驱动器组，而将重新调整过的第二组N路像素数据提供给第二源极驱动器组。
2.如权利要求1所述的液晶显示单元，其特征在于所述的像素数据重新调整电路包括具有多个行存储器的存储装置，用于储存2N路像素数据；在开关控制信号的控制之下从行存储器中有选择地读取2N路像素数据的第一开关装置；和重新调整有选择地从所述行存储器读出的2N路像素数据的顺序的第二开关装置。
3.如权利要求2所述的液晶显示单元，其特征在于所述的像素数据重新调整电路还包括数据相位调整器，用于延迟2N路像素数据中的一路或者多路，从而消除2N路像素数据中一路或者多路跟其余路像素数据之间的相位差。
4.如权利要求2所述的液晶显示单元，在像素数据重新调整电路和多个源极驱动器之间还包括一个数据相位调整器，这个数据相位调整器延迟从相位数据重新调整电路输出的重新调整过的2N路像素数据中的一路或者多路，从而消除重新调整过的2N路像素数据的一路或者多路跟由像素数据重新调整电路输出的其余路重新调整过的像素数据之间的相位差。
5.如权利要求1所述的液晶显示单元，其特征在于所述的像素数据重新调整电路接收分配给LCD板第一半和第二半之一的单路像素数据，产生两路像素数据，每一路都跟单路像素数据相同，这两路像素数据被分别提供给第一和第二源极驱动器组。
6.如权利要求1所述的液晶显示单元，其中的像素数据重新调整电路接收分配给LCD板的第一半和第二半之一的单路像素数据，通过将单路像素数据中的每一个像素数据复制(doubling)产生两路像素数据，两路像素数据中的每一路分别提供给第一和第二源极驱动器组。
全文摘要
本发明提供了一种带有多个源极驱动器的液晶显示(LCD)板单元，在功能上将它们划分成第一和第二源极驱动器组，分别分配给LCD板的第一半和第二半。为了能够正确地驱动LCD板而不管输入的像素数据格式是否不同，提供了一个像素数据重新调整电路，用于将输入的像素数据的格式重新调整为预先确定的数据格式。所述数据重新调整电路在第一和第二源极驱动器组之前，它的功能是例如接收2N路(N是一个自然数)的像素数据，并按照预先确定的数据格式重新调整这2N路像素数据的顺序，再将重新调整过的N路像素数据提供给第一源极驱动器组，而将重新调整过的其它N路像素数据提供给第二源极驱动器组。
文档编号G09G3/36GK1466121SQ0214018
公开日2004年1月7日 申请日期2002年7月3日 优先权日2002年7月3日
发明者伊藤正厚, 高见一彦, 奥苑登, 彦 申请人:Nec液晶技术株式会社