专利名称:内含多重频率数位电路的积体电路杂讯降低方法和系统的制作方法
技术领域:
本发明是为一种降低多重计时器电路的计时器杂讯的方法和系统,尤指一可降低其使用光谱能量传播(spectral energyspreading)技术、并由频率总和差额分量(frequency sum anddifference components)所造成的计时器杂讯的方法和系统。
背景技术:
在积体电路领域中,计时器讯号(clock signal)是用来计量或同步化电路运作,有时在电路当中会使用到多于一个计时器讯号频率,此时,我们称该电路为多重计时器电路。
如图1所示,其是为多重计时器积体电路的一实施例,在该实施例中,积体电路装置10为一混合讯号积体电路,在一个混合讯号积体电路中,类比式和数值式电路是整合于一普通的芯片系统(SOC)中,该电路具有一组输入端(IN)14和一组输出端(OUT)18。
两计时器讯号CLK1 22和CLK 26,是使用于该电路装置10中。当两计时器如图所示得以进行外部存取时,则这些计时器就仅可于内部取得,此外,两计时器讯号CLK1 22和CLK 26有着不同的频率f1,f2。如于先前技术中所熟知,如果周期性讯号交互作用或相耦合时,则该交互作用将产生具有与原有讯号相关频率的讯号,特别是两计时器讯号CLK1 22和CLK 26可以交互作用来产生由原始频率总和以及差额所表现出来的杂讯。更特别的是,两计时器讯号CLK1 22和CLK 26的交互作用可产生杂讯分量fnoise=f1+f2以及fnoise=f1-f2。计时器讯号f132和f236的光谱能量是图示于图1中。此外,在f1-f240以及f1+f244的杂讯产物的光谱能量也图示于其中。
在实际应用当中,当多重计时器频率应用于一单一装置10上时,则会尝试将计时器讯号彼此分离。例如,分离电源和接地路径(power and ground routings)和/或分离电源和接地外部连接可以用来隔离具有不同计时器频率的电路部分。此外,两计时器讯号CLK1和CLK区域得由实体布局距离(physical layout distance)来分离的以降低电容耦合效果(capacitance coupling effect)。然而,该实施例的装置10是为一混合讯号电路,这会让问题更加难以解决。数位式电路通常在面对较大的计时器转换时仍可以很顺利地运作,但是,类比式的电路本身对于杂讯就很敏感。例如,类比式-数位式转换器电路就无法在像小到4微伏特的基板杂讯下正常运作。传统的布局和路径技术无法充份地降低计时器交互作用,因此,光谱组合杂讯(combination noise)仍会发生。再者,这些方法都是使用昂贵的输入/输出接脚(I/O pin)和布局区域。
接下来,请参阅图2,其是为一特别混合的讯号装置实施例。于该实施例中,包括有一液晶显示控制器50,该液晶显示控制器50是用来转换一类比式影像讯号62,它包括了从一个人电脑视讯卡54(PC video card)到一数位式RGB影像讯号64的红-绿-蓝RGB类比影像以便于驱动一液晶显示面板58,在这个情况下,液晶显示控制器50执行两重要功能。(1)类比式影像讯号62必需转换成使用该装置50的类比式输入区68的数位式讯号;(2)来自视讯卡54的该类比式影像输入62可以做成适用于XGA,SVGA,或是VGA具有许多不同解析率的设计。例如,个人电脑视讯卡得设计成适用1024×768像素或是800×600像素,很多其它屏幕大小皆可依此设计。但是,液晶显示面板58是为一固定式解析度的装置,因此,液晶显示控制器50的第二功能就是要将多变式解析度影像讯号62映像(map)或定比调节(scale)成一固定式的解析输出64。
为了执行类比式-数位式转换(ADC)和定比调节的主要功能,液晶显示控制器50则设计成一类比区68和一数位式定比调节区72。当类比式-数位式转换(ADC)主要为一类比式装置时,第一计时器讯号CLK1 74于类比式影像讯号(RGB)62被采样(sampled)时则用来进行控制。第一计时器讯号CLK1 74是源自于一水平同步化讯号(HSYNC),它指示出每一水平线上的影像资料的开始。一般而言,CLK1 74是源自于使用一相位锁定环圈电路(phase lock loopcircuit)的水平同步化讯号(HSYNC),并具有M倍于水平同步化讯号(HSYNC)频率的频率,其中M为每一行水平线数据像素值。
当类比式影像讯号(RGB)62藉由类比式-数位式转换(ADC)区68来转换为串流式(stream)的数位式资料后,该数位式资料必需定比调节为固定输出解析度。例如一每行800像素的输入解析度需定比调节为一每行1024像素的固定式的输出。为了执行该定比调节功能,一数位式定比调节功能区72使用了一第二计时器讯号CLK276,该第二计时器讯号CLK2 76也必需同步化为水平同步化讯号(HSYNC),但需与第一计时器讯号CLK1 74不同的频率,然后,第二计时器讯号CLK2 76为液晶显示面板58所使用来同步化资料流输出64。
在混合讯号的第一计时器讯号CLK1 74和第二计时器讯号CLK2 76的组合上,液晶显示控制器50会表现出一本质上很麻烦的杂讯状况,换言之,计时器讯号的耦合在总和差额频率上会造成额外频率分量,特别是差额杂讯分量,f1-f2得耦合入类比式-数位式转换(ADC)区68。该杂讯分量会出现在液晶显示面板58为看得见的杂讯线80,该杂讯线80是不应被允许出现的,并且需予以去除。
常见的许多专利案是有关于降低于一装置上的计时器杂讯的方法和电路。Smith et al的美国专利案6,232,905揭示了一降低在类比式-数位式转换器(ADC)的取样杂讯的计时技术,该技术是使用一清净(clean)、低频率计时器来阻止类比式-数位式转换(ADC)的取样,而不使用取自计时器的多杂讯、相位锁定回路(PLL)。May et al的美国专利案6,215,423揭示了一使用杂讯状、数值式控制振荡器的非同式取样率(asynchronous sampling rate)的转换方法和系统,该振荡器产生一计时脉冲,该计时脉冲同步于系统计时器,但却拥有一时间平均频率,其相等于一多个非同步式取样率,不受欢迎的光谱能量是从通带(passband)出来的杂讯状,而且不使用相位锁定回路(PLL)。另外,Cranford,Jr.et al的美国专利案5,731,737亦揭示了一降低连续性时间滤波器(continuous time filter)的计时切换杂讯。
发明内容
本发明的主要目的,即在于创作出一种降低多重脉冲计时系统内计时杂讯的有效且可制造的方法和系统。
本发明的次要目的,即在于创作出一种可降低多重脉冲计时系统内的谐波、频率总和差额杂讯的方法和系统。
本发明的再一目的,即在于创作出藉由扩展一计时器讯号的光谱能量来延伸总和差额分量的光谱能量的降低杂讯的方法和系统。
本发明的又一目的,即在于创作出一种具有非固定倍数于周期讯号频率的频率的计时器,其中,该非固定倍数是为一固定值和一时间变动值的总和。
本发明的另一目的,即在于创作出一种藉由使用一相位锁定回路(PLL)电路,来提供一具有非固定倍数于周期讯号频率的频率的计时器。
本发明的又再一目的,即在于创作出一种提供给液晶显示控制器装置,特别是与类比式影像转换为数位式影像有关的计时脉冲的降低方法和系统。
上述本发明目的是藉由一依据权利要求1所述的多重脉冲计时混合讯号积体电路的的杂讯降低方法和系统的特征来达成。于其它权利要求范围的附属项是陈述本发明的具有优点及目的性的额外结构。
依据本发明的目的,本发明是有关于一种降低多重脉冲计时系统内计时杂讯的方法,该方法包括(1)提供一周期性讯号;(2)提供一具有固定倍数于该周期性讯号频率的频率的第一计时器讯号;(3)从该周期性讯号来取得一第二计时器讯号,其中该第二计时器讯号具有一非固定倍数于该周期性讯号频率的频率,而该非固定倍数是为一固定值和一时间变动值的总和;此外,在该第一和第二计时器讯号的总和差额频率的光谱能量得藉由频率分配延伸来降低的。
再者,依据本发明的目的,一产生多重脉冲计时器、且具有降低计时杂讯的电路,其包括(1)从一周期性讯号取得第一计时器讯号的一装置,其中,第一计时器讯号具有固定倍数于该周期性讯号频率的频率;(2)一从周期性讯号取得第二计时器讯号的一相位锁定回路,其中,该第二计时器讯号具有一非固定倍数于该周期性讯号频率的频率,而该非固定倍数是为一固定值和一时间变动值的总和;此外,在该第一和第二计时器讯号的总和差额频率的光谱能量得藉由频率分配延伸来降低的。
于本发明的详细构造、应用原理、作用与功效,则参照下列依附图所作的说明即可得到完全的了解。
图1是为一多重计时脉冲、混合讯号积体电路,其中说明了频率总和差额杂讯分量的问题;图2是为一转换类比式影像为数位式影像的液晶显示控制器系统,其中说明了在液晶显示器面板上多重计时脉冲、谐波杂讯(harmonic noise)干扰的问题;图3是为使用本发明一较佳实施例的方法、并经由频率延伸来降低在多重计时脉冲电路中的计时器杂讯;图4是为本发明相位锁定回路(PLL)电路的一较佳实施例,其用来产生一具有扩展光谱能量内容的计时器讯号。
图5是为本发明回馈「÷N′」电路的较佳实施例。
具体实施例方式
本发明的实施例揭示了一降低多重脉冲计时系统内计时杂讯的方法和系统,以下所述的仅为本发明之较佳实施例而已,并非用来限定本发明的范围。即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖如图3所示,是藉由频率延伸来降低多重脉冲计时系统内计时杂讯的方法和系统100,本发明许多重要的特征请参阅图示,并将进一步说明于下文。如图示于功能方块图中,本发明的方法和系统100包括了第一,提供一周期讯号136。例如,周期讯号136得包含有如图2所示的实施例电路中的水平同步化(HSYNC)影像讯号。请参阅图3,其是为第一计时器讯号CLK1140,该第一定时器讯号CLK1 140具有固定的M倍于周期讯号的频率,于该较佳实施例当中,第一计时器讯号CLK1 140是取自于使用一取用装置120的周期讯号136,特别是将第一定时器讯号CLK1 140从周期讯号136取得的取用装置120是包括一相位锁定回路(PLL);此外,该第一计时器讯号CLK1 140得包含有一于上述图2中所述的类比式-数位式转换(ADC)的取样讯号。
请再参阅图3,第二计时器讯号CLK2 144是取自于周期讯号136,该第二计时器讯号CLK2 144具有一非固定倍数N′于周期讯号136频率的频率,这是本发明相当重要的一项特征。该非固定倍数N′是为一固定值N和一时间变动值n(t)的总和,藉由将一时间变动值n(t)引入于第二定时器讯号CLK2 144的乘算器(multiplier)中,本发明的特殊方法有效地延伸第二计时器讯号CLK2 144的光谱能量。
现在请参阅光谱能量图,第二计时器讯号CLK2 144的能量,标号为f2156是一大范围的延伸,这也就是为什么时间变动值n(t)会造成第二计时器讯号CLK2 144的频率会是f2=fSIGNAL×(N+n(t))。因此,第二计时器讯号CLK1 144的频率具有一时间变动分量,相较于标号f1152的第一定时器讯号CLK1 140的光谱较为集中的能量,它正好会造成光谱能量的延伸扩展。
更重要的是,第一计时器讯号CLK1 140和第二定时器讯号CLK2 144在总和差额频率(f1-f2160以及f1+f2164)的光谱能量是由该频率分配延伸来降低,这在图2中的液晶显示控制器的例子上是一特别重要的观察。在液晶显示控制器中所观察的主要问题不要因为第二计时器讯号CLK2 144的定比调整频率,反而问题是因为第一计时器讯号CLK1 140和第二计时器讯号CLK2 144之间差异频率的关系才被观察到的,藉由延伸在总和差额频率上的光谱能量,而且,更特别的是,差额频率(f1-f2),本发明的特殊方法是可将看得见的杂讯线从液晶显示面板上移除,而产生的杂讯分量就不再固定频率带上对齐排列了,反而是杂讯被分散、打乱,因此,可以降低杂讯的静态效果。
假设本发明的新颖性(novel)方法应用于图2的液晶显示控制器50上时,第二计时器讯号CLK2 76则会对液晶显示面板58的输出资料64提供同步化效果。如果液晶显示面板58的固定解析度为每行1024像素时,则第二定时器讯号CLK2 76的预期频率将会是水平同步化讯号(HSYNC)频率的1024倍,因此,非固定倍数(N′)的方程式中,固定值N将会等于1024。然而,第二计时器讯号CLK276的频率将不再只是fSYNC×1024,而第二计时器讯号CLK2 76将取得一频率为fSYNC×(1024+n(t))的数值。第二计时器讯号CLK2 76的额定(nominal)频率f2等于fSYNC×1024。但是,时间变动分量,n(t)将造成实际的频率会在fSYNC的中心点上环绕变动,第二计时器讯号CLK2 76的光谱延伸形式(version)具有不会维持造成杂讯线80的差异杂讯频率的优点,并且,第二计时器讯号CLK2 76的时间变动是不会造成液晶显示面板控制的问题,因为输出资料64可维持在与第二计时器讯号CLK2 76的同步化状态。
请再参阅图3,在本较佳实施例中,将第二计时器讯号CLK2144取自于周期讯号136的装置130以具有一非固定倍数(N′)的相位锁定回路(PLL)电路为佳。现在再参阅图4,其是为产生一具有延伸光谱能量内容的相位锁定回路(PLL)电路130的较佳实施例。在该图中,是显示了取得第二计时器讯号CLK2 144的相位锁定回路(PLL)电路130的较佳特征,该电路首先包括有一具有第一输入端、第二输入端和一输出端的相位误差计算器200,该输出端V(e)205以包括一固定电压加上一与于第一和第二输入端之间的相位误差成正比的电压,该第一输入是耦合至周期讯号,水平同步化讯号(HSYNC)136。另,一电压控制振荡器(VCO)210具有一输入端和一输出端,电压控制振荡器(VCO)210输出端包括有一与相位误差计算器输出端V(e)205成正比的频率、以及包括第二计时器讯号CLK2 144,最后,一回馈装置220具有一输入端和一输出端,该回馈装置220输出端225的频率等于第二计时器讯号CLK2 144输入端的频率除以非固定倍数N′。最重要的是,非固定倍数N′等于固定值N和一时间变动值n(t)的总和。非固定倍数N′可以用不同的方式取得。现在请参阅图5,其是为取得N′的一种实施例的方法。这是一个代表性的例子,但却不是本发明唯一关键实施例。该实施例应用了一预设(preset)的倒数计数器(down counter)250,该预设倒数计数器250是为一可载有预设值的计数器,在预设值加载后,对于每一计时脉冲循环而言,该预设倒数计数器250则减少(decrement)一次计数(count)。在该例子中,预设倒数计数器250会对第二计时器讯号CLK2 144的每一循环予以减量,预设值290是为非固定倍数N=N+n(t),固定值N是保存于一暂存器260(register)中,该时间变化值n(t)是于产生器方块270(generatorblock)中个别产生。
时间变动值产生器270的数值的改变是以周期性为基础。时间变动值n(t)以于执行期间讯号(period signal)的周期来改变为佳,例如水平同步化讯号(HSYNC),第二定时器讯号CLK2 144就是从此处取得。时间变动值n(t)然后累加至280,或是减去固定值N260来产生N′290,当预设倒数计数器250数完后,新的非固定倍数N′290再重设入计数器250中来作为下次周期的使用。
在本较佳实施例中,时间变动值n(t)具有两要素,一为量值(magnitude)、另一为变动频率。例如,n(t)具有1的量值和每2行(或每2HSYNC周期)的变动频率。在该实施例(scenario)中,以n(t)等于1,两行输出至屏幕,然后以n(t)等于-1,两行输出,然后再等于1这般循环下去。因此,固定倍数N′290将会于两行N-1值,另两行N+1值之间振荡,如果n(t)量值为3,那么n(t)就会在3和-3之间振荡,典型的量值通常会落在1或5的范围内,而变动频率会落在每一变动约在2行和5行的范围内。
在本较佳实施例中,n(t)的量值和频率是可以透过微处理器或硬件控制器予以程序化。该可程序化的特征可让系统设计于最终产品出货前作最适化的处理,n(t)值应调整至一足以造成光谱延伸和降低总和差额杂讯分量的数值,但是,n(t)值也应该小到不干扰到计时器讯号的功能执行。
本发明主要是针对液晶显示控制器50来作图示。但是,本发明的方法和电路是针对多重计时系统来运作的,特别是针对混合讯号的多重计时系统,不管固定频率(CLK1)计时器讯号是藉用相位锁定回路(PLL)或是其它方法来取得,本发明皆可运作。
本发明的优点可获得以下的结论藉由本发明可创作出一种降低多重脉冲计时系统内计时杂讯的有效且可制造的方法和系统;本发明的方法和系统可降低多重脉冲计时系统内的谐波、频率总和差额杂讯;另,杂讯的降低可藉由扩展一计时器讯号的光谱能量来延伸总和差额分量的光谱能量来达成;计时器具有非固定倍数于周期讯号频率的频率,该非固定倍数是为一固定值和一时间变动值的总和;本发明计时器是使用一相位锁定回路(PLL)电路;以及,本发明的方法和系统是适用于液晶显示控制器装置,特别是与类比式影像转换成数位式影像有关。
如上述实施例所述,本发明的降低多重脉冲计时系统内计时杂讯是一种方法和系统,是提供了一相对于已有技术的有效、且可制造的方法和系统。
以上所述者,仅为本发明的较佳实施例而已,并非用来限定本发明的范围。即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。
图式中组件号数参照10....混合式讯号积体电路14....输入端18....输出端22、26、32、36、40、44....计时器讯号50....液晶显示控制器54....个人电脑视讯卡62类比式影像讯号(RGB)(HSYNC)VARIABLE RESOLUTION....水平同步化讯号变动式分辨率ANALOG....类比式DIGITAL SCALINE....数位式定比调节64....数位式影像讯号(RGB)FIXED RESOLUTION....混合式解析度58....液晶显示面板
80....可见式杂讯线100..计时杂讯的方法和系统120..取用装置130..取用装置136...水平同步化讯号(HSYNC)(周期讯号)140、144...计时器讯号SPREAD e(f2)→SPREAD e(NOISE)...延伸e(f2)→延伸e(NOISE)152....f1频率156....f2频率160....f1-f2差额频率164....f1-f2增额频率ENERGY.....能量FREQ..........频率200....相位误差计算器210....电压控制振荡器(VCO)220....回馈装置e(f2).....延伸e(NOISE)..延伸e(杂讯)250....预设倒数计数器260....暂存器270....时间变动值产生器
权利要求
1.一种内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,该方法包括提供一周期性讯号;提供一具有固定倍数于该周期性讯号频率的频率的第一计时器讯号;从该周期性讯号来取得一第二计时器讯号,其中该第二计时器讯号具有一非固定倍数于该周期性讯号频率的频率,而该非固定倍数是为一固定值和一时间变动值的总和,此外,在该第一和第二计时器讯号的总和差额频率的光谱能量得藉由频率分配延伸来降低。
2.如权利要求1所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,提供该第一计时器讯号的步骤另包括从使用具有该固定倍数的相位锁定回路的周期性讯号来取得该第一计时器讯号的步骤。
3.如权利要求1所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,从该周期性讯号来取得第二计时器讯号的步骤另包括使用一具有该非固定倍数的相位锁定回路的步骤。
4.如权利要求1所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该时间变动值包括一量值和一变动频率。
5.如权利要求4所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该时间变动值的量值是为1和5之间的数值。
6.如权利要求4所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该时间变动值的变动频率是为每一变动约在2行和5行的范围内。
7.如权利要求1所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该周期性讯号包括一影像水平同步化讯号。
8.如权利要求1所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该第一计时器讯号包括一提供给类比式影像输入讯号的取样讯号。
9.如权利要求1所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该第二计时器讯号包括一提供给数位式影像输出讯号的同步讯号。
10.一种内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法,该方法包括提供一周期性讯号;从使用一相位锁定回路的该周期性讯号来取得一第一计时器讯号,其中,该第一计时器讯号是具有一固定倍数于该周期性讯号频率的频率;以及,从使用一相位锁定回路的该周期性讯号来取得一第二计时器讯号,其中,该第二计时器讯号是具有一非固定倍数于该周期性讯号频率的频率,而该非固定倍数是为一固定值和一时间变动值的总和,此外,在该第一和第二计时器讯号的总和差额频率的光谱能量得藉由频率分配延伸来降低的。
11.如权利要求10所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该时间变动值包括一量值和一变动频率。
12.如权利要求11所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该时间变动值的量值是为1和5之间的数值。
13.如权利要求11所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该时间变动值的变动频率是为每一变动约在2行和5行的范围内。
14.如权利要求10所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该周期性讯号包括一影像水平同步化讯号。
15.如权利要求10所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该第一计时器讯号包括一提供给类比式影像输入讯号的取样讯号。
16.如权利要求10所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低的方法,其特征在于其中,该第二计时器讯号包括一提供给数位式影像输出讯号的同步讯号。
17.一种内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其系统的电路包括从一周期性讯号取得第一计时器讯号的一装置,其中,第一计时器讯号具有固定倍数于该周期性讯号频率的频率;一从周期性讯号取得第二计时器讯号的一相位锁定回路,其中,该第二计时器讯号具有一非固定倍数于该周期性讯号频率的频率,而该非固定倍数是为一固定值和一时间变动值的总和,此外,在该第一和第二计时器讯号的总和差额频率的光谱能量得藉由频率分配延伸来降低。
18.如权利要求17所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,从周期性讯号取得第二计时器讯号的相位锁定回路,另包括一相位误差计算器,其具有第一输入端、第二输入端和一输出端,该输出端以包括一固定电压加上一与于第一和第二输入端之间的相位误差成正比的电压,并且该第一输入是耦合至周期讯号;一电压控制振荡器,其具有一输入端和一输出端,其中该输出端包括有一与相位误差计算器输出端成正比的频率,而该输入端耦合至该相位误差计算器输出端,此外,该输出端是耦合至该第二计时器讯号;以及,一回馈装置,其具有一输入端和一输出端,其中,该回馈装置输出端的频率等于第二计时器讯号输入端的频率除以非固定倍数,而该输入端是耦合至该第二计时器讯号,此外,该输出端是耦合至相位误差计算器的第二输入端。
19.如权利要求18所述的内含多重操作频率数位电路的混合讯号积体电路之杂讯降低方法和系统,其特征在于其系统的电路中,该回馈装置包括一针对第二计时器讯号的每一循环就计算一次的计数器。
20.如权利要求17所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,从一周期性讯号取得第一计时器讯号的一装置具有一相位锁定回路。
21.如权利要求17所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,该时间变动值包括一量值和一变动频率。
22.如权利要求21所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,该时间变动值的量值是为1和5之间的数值。
23.如权利要求21所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,该时间变动值的变动频率是为每一变动约在2行和5行的范围内。
24.如权利要求17所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,该周期性讯号包括一影像水平同步化讯号。
25.如权利要求17所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其系统的电路中,该第一计时器讯号包括一提供给类比式影像输入讯号的取样讯号。
26.如权利要求17所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其中,该第二计时器讯号包括一提供给数位式影像输出讯号的同步讯号。
27.一内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其系统的电路包括从一周期性讯号取得第一计时器讯号的一装置,其中,第一计时器讯号具有固定倍数于该周期性讯号频率的频率;一从使用相位锁定回路的周期性讯号取得第二计时器讯号的一相位锁定回路,其中,该第二计时器讯号具有一非固定倍数于该周期性讯号频率的频率,而该非固定倍数是为一固定值和一时间变动值的总和,此外,在该第一和第二计时器讯号的总和差额频率的光谱能量得藉由频率分配延伸来降低,而该相位锁定回路具有一相位误差计算器,其具有第一输入端、第二输入端和一输出端,该输出端以包括一固定电压加上一与于第一和第二输入端之间的相位误差成正比的电压,并且该第一输入是耦合至周期讯号;一电压控制振荡器,其具有一输入端和一输出端,其中该输出端包括有一与相位误差计算器输出端成正比的频率,而该输入端耦合至该相位误差计算器输出端,此外,该输出端是耦合至该第二计时器讯号;以及,一回馈装置,其具有一输入端和一输出端,其中,该回馈装置输出端的频率等于第二计时器讯号输入端的频率除以非固定倍数,而该输入端是耦合至该第二计时器讯号,此外,该输出端是耦合至相位误差计算器的第二输入端。
28.如权利要求27所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中的回馈装置包括一针对第二计时器讯号的每一循环就计算一次的计数器。
29.如权利要求27所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,从一周期性讯号取得第一计时器讯号的一装置具有一相位锁定回路。
30.如权利要求27所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,该时间变动值包括一量值和一变动频率。
31.如权利要求30所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,该时间变动值的量值是为1和5之间的数值。
32.如权利要求30所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,该时间变动值的变动频率是为每一变动约在2行和5行的范围内。
33.如权利要求27所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,该周期性讯号包括一影像水平同步化讯号。
34.如权利要求27所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,该第一计时器讯号包括一提供给类比式影像输入讯号的取样讯号。
35.如权利要求27所述的内含多重操作频率数位电路的混合讯号积体电路的杂讯降低方法和系统,其特征在于其电路中,该第二计时器讯号包括一提供给数位式影像输出讯号的同步讯号。
全文摘要
本发明是有关于一种降低多重脉冲计时系统内计时杂讯的方法和系统,该方法包括在数位电路中对于多重计时器讯号的频率差额的光谱能量,得藉由频率分配延伸来降低以减小对类比电路的杂讯干扰。
文档编号G09G3/36GK1567718SQ03142978
公开日2005年1月19日 申请日期2003年6月13日 优先权日2003年6月13日
发明者丁达刚, 王智彬, 黄明松 申请人:钰创科技股份有限公司