专利名称：正反向脉冲移位的双向移位寄存器的制作方法
技术领域：
本发明涉及一种双向移位寄存器，能按正向和反向移动脉冲，并涉及一种驱动电路和一种平板显示器，这两种装置均使用该双向移位寄存器。
背景技术：
近几年来，由液晶显示器为代表的平板显示器已经用于各种类型的设备中，因为平板显示器厚度薄，重量轻，且功耗少。为了使厚度更薄，重量更轻并成本更低，近来已经采用了一种安装驱动电路的技术利用其电子迁移率比传统非晶硅薄膜晶体管更高的多晶硅薄膜晶体管构成驱动电路，并在玻璃阵衬底上形成该驱动电路。
通常，液晶显示器包括阵衬底(array substrate)；计数器衬底(countersubstrate)，与阵衬底相对安放；及液晶显示层，安放在两层衬底之间的间隔内。在阵衬底上安放多条扫描线和多条信号线，使它们互相交叉。在这些扫描线和信号线的交叉点上，安放开关元件和像素电极。而且，在阵衬底上安放能驱动信号线的信号线驱动电路和能驱动扫描线的扫描线驱动电路，作为驱动电路。信号线驱动电路包括水平移位寄存器；通过移出脉冲信号的相位，给每条信号线输出一个脉冲。扫描线驱动电路包括垂直移位寄存器，通过移出脉冲信号的相位，给每条扫描线输出一个脉冲。在计数器衬底上安放电气上相应于像素电极的计数器电极。
通常，对于水平移位寄存器和垂直移位寄存器，使用含有在多个串联移位寄存器的三相移位寄存器，所述串联移位寄存器具有相同配置。在这个三相移位寄存器内，通过利用含有在互相不同相位的3个时钟信号。在将该脉冲发送到随后一级中的其他移位寄存器之前，移位寄存器移出该脉冲的一个相位。
然而，在反向传送该脉冲的情况中，用与正向情况相同的电路配置，在足够的电位电平时，不能获得每个移位寄存器的输出信号。而且，在正向和反向间的输出信号电位电平会发生波动。这样，该电位电平波动是使显示质量变坏的一个因素。
本发明的一个目的是提供一种双向移位寄存器，能依据传送脉冲的方向防止正向和反向间的输出信号电位电平的波动。
本发明的另一个目的是提供一种驱动电路和一种平板显示器，这两者都使用前述的双向移位寄存器。
发明内容
第一实施例的双向移位寄存器包括输出电路，输入电路，复位电路，和倒转预防电路。输出电路包括第1个晶体管；含有在第一时钟端和输出端间的一条导电通路；和第2个晶体管，含有在一个电源电极和该输出端间的一条导电通路。输入电路包括第3个晶体管，含有在正向脉冲输出端和第1个晶体管的控制电极间的一条导电通路；第4个晶体管，含有在反向脉冲输入端和第1个晶体管的控制电极间的一条导电通路；和第5个晶体管，含有在电源电极和第2个晶体管控制电极间的一条导电通路。复位电路包括第6个晶体管，含有在第二个时钟端和第2个晶体管控制电极间的一条导电通路；第7个晶体管，含有在第三个时钟端和第2个晶体管控制电极间的一条导电通路；和第8个晶体管，含有在电源电极和第1个晶体管控制电极间的一条导电通路。在正向脉冲移位时，复位电路使第6个晶体管，第2个晶体管的控制电极和第8个晶体管控制电极间的通路导电，又使第5个晶体管和第7个晶体管间的通路不能导电，在反向脉冲移位时，它使第7个晶体管，第2个晶体管控制电极和第8个晶体管控制电极间的通路导电，还使第5个晶体管和第6个晶体管间的通路不能导电。在第1个晶体管导通及第2个晶体管截止的状态，当输入到第一个时钟端的时钟信号电压电平倒转时，倒转预防电路能防止第2个晶体管控制电极上的电压电平倒转。
按照本发明，在正向脉冲移位时，复位电路使第6个晶体管，第2个晶体管控制电极和第8个晶体管控制电极间的通路导电，又使第5个晶体管和第7个晶体管间的通路不能导电。这样，能防止第5个晶体管和第7个晶体管间的直通电流。
在反向脉冲移位时，复位电路使第7个晶体管，第2个晶体管控制电极和第8个晶体管控制电极间的通路导电，又使第5个晶体管和第6个晶体管间的通路不能导电。这样，能防止第5个晶体管和第6个晶体管间的直通电流。
而且，通过防止直通电流，能充分地增加第2个晶体管控制电极的电位，并这样，第8个晶体管和第2个晶体管达到完全截止状态。第8个晶体管的完全截止状态允许第1个晶体管达到完全导通状态。第1个和第2个晶体管中的一个晶体管能完全截止，而这两个晶体管不能同时导通。这样，能够稳定输出信号的电位电平，并有可能防止正向脉冲移位和反向脉冲移位间的输出信号电位电平的变化。
第二个实施例的一种驱动电路包括多个双向移位寄存器，它们按这样的一种方式互相连接来自每个双向移位寄存器输出端的输出信号输入到先前一级双向移位寄存器反向脉冲输出端，并输入到后一级双向移位寄存器正向脉冲输入端。每个双向移位寄存器与第一实施例相同。
第三个实施例的一种平板显示器包括多个移位寄存器，所述多个移位寄存器放置在扫描线驱动电路和信号线驱动电路中的至少一种电路上；阵衬底，包括扫描线驱动电路，信号线驱动电路，开关元件和在各个开关元件上提供的像素电极，在来自扫描线驱动电路的多条扫描线和来自信号驱动电路的多条信号线的自个交叉点上提供开关元件；计数器衬底，与阵衬底相对放置，并含有在其上提供的计数器电极，该计数电极电气上相应于各个像素电极；及显示层，固定在阵衬底和计数器衬底之间。每个双向移位寄存器与第一实施例相同。双向移位寄存器按与第二实施例相同的方式互相连接。
图1示出一张按照本发明实施例的一种平板显示器电路图；图2示出一张图1平板显示器的横截面图；图3示出一张图1平板显示器中三相移位寄存器的框图；图4示出一张包含在图3三相移位寄存器中的多个双向移位寄存器的电路图；图5示出一张比较例子的三相移位寄存器的框图，该三相移位寄存器正向移动一个脉冲；图6示出一张包含在比较例子三相移位寄存器中的多个双向移位寄存器的电路图；图7示出当比较例子移位寄存器正向移位一个脉冲时的时间图。
图8示出一张比较例子三相移位寄存器的框图，该三相移位寄存器反向移位一个脉冲。
图9示出当该比较例子移位寄存器反向移位一个脉冲时的时间图；图10示出当比较例子的双向移位寄存器正向移位一个脉冲时的时间图；图11示出当该比较例子双向移位寄存器反向移位一个脉冲时的时间图。
具体实施例方式
如图1的电路中所示，在按照本发明一个实施例的平板显示器中，来自扫描线驱动电路2的多条扫描线G1，G2，...Gn(下文中总称为“G”)和来自信号线驱动电路3的多条信号线S1，S2，...Sn(下文中总称为“S”)放置在阵衬底1上，以使它们互相交叉，并将开关元件10，像素电极11和辅助电容Cs放置在扫描线G和信号线S的交叉点上。例如，使用多晶硅薄膜晶体管(P-SiTFT)作为开关元件10。每个开关元件10的控制电极连接到扫描线G，其上的源0极连接到像素电极11和辅助电容Cs，其上的漏极连接到信号线S。在与开关元件10相同的制造过程中，将扫描线驱动电路2和信号线驱动电路3集成地形成在阵衬底1上。
为了通过缩短制造过程降低成本，较佳地单利用PMOS晶体管或NMOS晶体管在阵衬底1上形成用在扫描线驱动电路2，信号线驱动电路3和全部开关元件10中的所有晶体管。在这个实施例中，仅使用PMOS晶体管。
扫描线驱动电路2包括垂直移位寄存器4，电平移动器5和一个未描述的缓冲器电路。电平移动器5放大从外部输入的垂直起动脉冲STV的电压。这个垂直起动脉冲STV是一个与垂直时钟信号CKV同步的信号。该垂直移位寄存器4通过给各条扫描线G一个接一个移动所述垂直起动脉冲STV的相位，输出一个垂直扫描脉冲。缓冲器电路放大从垂直移位寄存器4输出的垂直扫描脉冲的电压和电流，并将垂直扫描脉冲输出到扫描线G。
信号线驱动电路3包括模拟开关SW1，SW2，...SWn(下文中总称为“SW”)，连接到各条信号线S；视频信号总线20，连接到各个模拟开关SW；水平移位寄存器6，输出一个脉冲，能将它的相位移位到各个模拟开关SW；及未描述的电平移动器。该电平移动器放大从外部输入的水平起动脉冲STH的电压。水平起动脉冲STH是一个与水平时钟信号CLH同步的信号。水平移位寄存器6通过给各条信号线S一个接一个地输出水平起动脉冲的一个相位，输出一个水平扫描脉冲。这个水平扫描脉冲输入到模拟开关SW。该模拟开关SW依据水平扫描脉冲的定时，采样经过视频信号总线20提供的视频信号(DATA)，并将该视频信号输出到信号线S。
如在图2横截面视图中所示，在这个平板显示器中，由密封件17对阵衬底1和与其相对放置的计数器衬底16间的间隔进行密封，并将液晶层15固定在这两个衬底之间，作为显示层。像素电极11放置在阵衬底1与液晶层15接触的一侧表面上，而将计数器电极14放置在计数器衬底16与液晶层15接触的一侧表面上。
图3所示的三相移位寄存器用作扫描线驱动电路2的垂直移位寄存器4和信号线驱动电路3的水平移位寄存器6中的至少一种移位寄存器。下面将描述用作垂直移位寄存器4的三相移位寄存器的情况，作为一个例子。
这个三相移位寄存器包括多个双向移位寄存器DSR1，DSR2，...DSRn(下文中总称为“DSR”)。三相移位寄存器DSR1，DSR2，...DSRn分别相应于第1级，第2级，...第n级。每个双向移位寄存器DSR包括第一个时钟端C1，第二个时钟端C2，第三个时钟端C3，正向脉冲输入端INP，反向脉冲输入端INN，输出端OUT，正向控制端D1和反向控制端D2。
各个双向移位寄存器DSR按这样一种方式互相连接来自其上的输出端OUT的输出信号输入到前一级双向移位寄存器反向脉冲输入端INN，并输入到后一级双向移位寄存器的正向脉冲输入端INP。含有在不同相位的三个时钟信号CLK1到CLK3中的任何一个分别输入到每个双向移位寄存器DSR的第一到第三个时钟端C1到C3。控制脉冲移位方向的移位方向控制信号P输入到正向控制端D1，而移位方向控制信号N输入到反向控制端D2。各个双向移位寄存器DSR的输出端OUT连接到扫描线G。由移位方向控制信号P和N的电位控制正向脉冲移位操作和反向脉冲移位操作之间的切换。
在正向脉冲移位操作中，按双向移位寄存器DSR1到DSRn的方向传送起动脉冲STP。特别地，将起动脉冲STP输入到双向移位寄存器DSR1的正向脉冲输入端INP，并且，对于第二到第n级双向移位寄存器DSR中的每个正向脉冲输入端INP，顺序地输入从前一级双向移位寄存器输出端OUT输出的一个信号。
在反向脉冲移位操作中，按双向移位寄存器DSRn到DSR1的方向传送起动脉冲STP。特别地，将起动脉冲STP输入到双向移位寄存器DSRn的反向脉冲输入端INN，并且，对于第(n-1)级到第一级双向移位寄存器DSR的每个反向脉冲输入端INN，顺序地输入从前一级双向移位寄存器输出端OUT输出的一个信号。
如在图4电路图中所示，双向移位寄存器DSR包括输出电路，输入电路，复位电路和倒转预防电路，所有电路都包含多个晶体管。作为一个例子，所有晶体管假定为PMOS晶体管。注意，将用在下面描述中的表达式“含有导电通路”意指不管两个元件互相的物理连接，这两个元件互相为电连接的。
输出电路包括第1个晶体管tr1，含有在第一个时钟端C1和输出端OUT间的导电通路；和第2个晶体管tr2，含有在电源电极和输出端OUT间的导电通路，在该电源电极上施加电源电压VDD。第1个晶体管tr1的漏极电连接到第一个时钟端C1，而它的源极连接到输出端OUT。第2个晶体管的源极连接到电源电极，而它的漏极连接到输出端OUT。当第1个晶体管tr1导通，第2个晶体管tr2截止时，输出电路将输入到第一个时钟端的时钟信号输出到输出端OUT，并当第1个晶体管tr1截止，第2个晶体管tr2导通时，将电源电压VDD输出到输出端OUT。
输入电路包括第3个晶体管tr3，含有在正向脉冲输入端INP和第1个晶体管tr1控制电极间的导电通路；第4个晶体管tr4，含有在反向脉冲输入端INN和第1个晶体管tr1控制电极间的导电通路；及第5个晶体管，含有在电源电极和第2个晶体管tr2控制电极间的导电通路，将电源电压VDD施加到该电源电极上。输入电路还包括第11个晶体管tr11，含有在第3个晶体管和第1个晶体管间的导电通路；第12个晶体管tr12，含有在第4个晶体管tr4和第1个晶体管tr1间的导电通路；第13个晶体管tr13，含有在正向脉冲输入端INP和第5个晶体管tr5间的导电通路；及第14个晶体管tr14，含有在反向脉冲输入端INN和第5个晶体管tr5间的导电通路。
更详细地，第3个晶体管tr3的漏极和控制电极(栅极)连接到正向脉冲输入端INP，而第3个晶体管tr3的源极连接第11个晶体管tr11的漏极。移位方向控制信号P输入到第11个晶体管tr11的控制电极，而第11个晶体管tr11的源极经过第17个晶体管tr17连接到第1个晶体管tr1的控制电极。而且，第4个晶体管tr4的漏极和控制电极连接到反向脉冲输入端INN，而第4个晶体管tr4的源极连接到第12个晶体管tr12的漏极。移位方向控制信号N输入到第12个晶体管tr12的控制电极，而第12个晶体管tr12的源极经第17个晶体管tr17连接到第1个晶体管tr1的控制电极。
注意，当节点n1的电位降低到低于电位VSS时，通过将时钟信号输入到第一个时钟端C1，使第17个晶体管tr17截止。这样，可防止节点n3的电位降到低于VSS。因此，可以防止等于或大于VDD和VSS之间电位差的一个额外电压分别施加到第8个晶体管tr9的漏极和源极之间，第9个晶体管tr9栅极和源极之间及第9个晶体管tr9栅极和漏极之间。
而且，第5个晶体管tr5的源极连接到电源电极，电源电压VDD施加到该电源电极上，并且第5个晶体管tr5的漏极连接到第2个晶体管tr2的控制电极。第13个晶体管tr13的源极连接到第5个晶体管tr5的控制电极，并将第13个晶体管的漏极连接到正向脉冲输入端INP。移位方向控制信号P输入到第13个晶体管tr13的控制电极。第14个晶体管tr14的源极连接到第5个晶体管tr5的控制电极，并将第14个晶体管tr14的漏极连接到反向脉冲输入端INN。移位方向控制信号N输入到第14个晶体管tr14的控制电极。
在正向脉冲移位中，在从正向脉冲输入端INP接收到输入信号后，输入电路通过依据移位方向控制信号P和N使第11个晶体管tr11导通及使第12个晶体管tr12截止，使第3个和第1个晶体管tr3和tr1之间的通路导电，并通过使第13个晶体管tr13导通，使第14个晶体管tr14截止，使正向脉冲输入端INP和第5个晶体管tr5的控制电极之间的通路导电。此外，在反向脉冲移位中，在从反向脉冲输入端INN接收到输入信号后，输入电路通过依据移位方向控制信号P和N使第12个晶体管tr12导通并使第11个晶体管tr11截止，使第4个和第1个晶体管tr4和tr1之间的通路导电，并通过使第14个晶体管tr14导通及使第13个晶体管tr13截止，使反向脉冲输入端INN和第5个晶体管tr5的控制电极之间的通路导电。
在这个实施例输入电路中，如上所述，分别使第3个和第11个晶体和tr3和tr11之间及第4个和第12个晶体管tr4和tr12之间产生连接。这样，将一个足够低的电平电位施加到第1个晶体管tr1的控制电极，并保证使第1个晶体管导通。
特别地，当一个低电平的输入信号输入到第3个晶体管tr3的漏极和控制电极时，第3个晶体管源极的电位变得比输入信号低电平高第3个晶体管tr3的一个阀值电压。然而，第11个晶体管tr11并不能使电位升高，并将一个电平足够低的信号输入到第1个晶体管tr1的控制电极，使第1个晶体管导通。如果将第3个和第11个晶体管的连接次序接反，传送到第1个晶体管tr1控制电极的电位变得比低电平输入信号的电位高两个晶体管的阀值电压。这样，不可能获得使第1个晶体管tr1导通的一个输出电平。相同的情况应用到第4个和第12个晶体管tr4和tr12的连接次序中。
复位电路包括第6个晶体管tr6，含有在第二个时钟端C2和第2个晶体管tr2控制电极间的导电通路；第7个晶体管tr7，含有在第三个时钟端C3和第2个晶体管tr2的控制电极间的导电通路；及第8个晶体管tr8，含有在电源电极和第1个晶体管tr1控制电极间的导电通路，电源电压VDD施加到所述电源电极上。该复位电路进一步包括第15个晶体管tr15，含有在第6个，第2个和第8个晶体管tr6，tr2和tr8间的导电通路；及第16个晶体管tr16，含有在第7个，第2个和第8个晶体管tr7，tr2和tr8间的导电通路。
更详细地，第6个晶体管tr6的漏极和控制电极连接到第二个时钟端C2，而第6个晶体管tr6的源极连接到第15个晶体管tr15的漏极。移位方向控制信号P输入到第15个晶体管tr15的控制电极，而第15个晶体管tr15的源极连接到第2个晶体管tr2的控制电极。第7个晶体管tr7的漏极和控制电极连接到第三个时钟端C3，而第7个晶体管tr7的源极连接以第16个晶体管tr16的漏极。移位方向控制信号N连接到第16个晶体管tr16的控制电极，而第16个晶体管tr16的源极连接到第2个晶体管tr2的控制电极。而且，第8个晶体管tr8的漏极经第17个晶体管tr17连接到第1个晶体管tr1的控制电极，第8个晶体管tr8的控制电极连接到第2个晶体管tr2的控制电极，及第8个晶体管tr8的源极连接到电源电极。
复位电路通过将节点n2设置为低电平，使第2个和第8个晶体管tr2和tr8导通。当第8个晶体管tr8导通时，节点n1变为高电平，第1个晶体管tr1截止。在正向脉冲移位中，依据移位方向控制信号P和N，第15个晶体管tr15导通，而第16个晶体管tr16截止。这样，使第6个晶体管tr6和第2个晶体管tr2的控制电极之间的通路导电，而使第6个晶体管tr6和第8个晶体管tr8的控制电极之间的通路导通。在反向脉冲移位中，使第16个晶体管tr16导通并使第15个晶体管tr15截止。这样，使第7个晶体管tr7和第2个晶体管tr2的控制电极之间的通路导电，并使第7个晶体管tr7和第8个晶体管tr8的控制电极之间的通路导电。
倒转预防电路包括第9个晶体管tr9，含有在电源电极和第2个晶体管tr2控制电极间的导电通路和到第1个晶体管tr1控制电极的导电通路，电源电压VDD施加到所述电源电极；及第10个晶体管tr10，含有在第9个和第2晶体管tr9和tr2之间的导电通路以及到第一个时钟端C1的导电通路。
更详细地，第9个晶体管tr9的控制电极经第17个晶体管tr17连接到第1个晶体管tr1的控制电极，而第1个晶体管tr1的源极连接到电源电极。第10个晶体管tr10的控制电极连接到第一个时钟端C1，其上的漏极连接到第2个晶体管tr2的控制电极，而其上的源极连接到第9个晶体管tr9的漏极。
在第1个晶体管tr1导通及第2个晶体管截止的状态，当输入到第一个时钟端C1的时钟信号电压电平从高电平转化为低电平时，如果第2个晶体管tr2控制电极处于悬浮状态，第2个晶体管tr2控制电极上的电压电平会倒转。这样，该倒转预防电路能防止如上所述的电压电平倒转的问题。这儿，悬浮状态意指没有高电平电压施加到该控制电极，并这样该控制电极的电位可能有些波动。
接着描述比较例子的三相移位寄存器的配置和工作原理。
图5所示的比较例子三相移位寄存器用作垂直移位寄存器4和水平移位寄存器6中的至少一种移位寄存器。这儿，将描述比较例子的三相移位寄存器用作垂直移位寄存器4的情况。
这个三相移位寄存器包括多个移位寄存器SR1，SR2，...SRn(下文中总称为“SR”)，互相按行电连接；时钟线，该时钟线将3个时钟信号CLK1到CLK3中的任何2个输入到各自的移位寄存器SR，这3个时钟信号具有互相不同的相位；及输出线，将来自各个移位寄存器SR的输出信号输出到各条扫描线G。
移位寄存器SR1，SR2，...SRn分别相应于第1级，第2级，...和第n级。每个移位寄存器SR包括第一个时钟端C1和第二个时钟端C2。例如，例如在移位寄存器SR1中，时钟信号CLK1输入到第一个时钟端C1，而时钟信号CLK2输入到第二个时钟端C2。而且，起动脉冲STP输入到移位寄存器SR1，作为输入信号IN，并且对于第2级到第n级中的每一级移位寄存器SR，输入来自前一级移位寄存器的输出信号OUT，作为输入信号IN。
如在图6的电路图中所示，每个移位寄存器SR包括输出电路，输入电路，复位电路和倒转预防电路，所有电路包括多个晶体管。作为例子，所有晶体管假定为PMOS晶体管。
输出电路包括第21个晶体管tr21和第22个晶体管tr22。输入电路包括第23个晶体管tr23和第25个晶体管tr25。复位电路包括第26个晶体管tr26和第28个晶体管tr28。倒转预防电路包括第29个晶体管tr29和第30个晶体管tr30。而且，处于导通状态的第37个晶体管tr37连接在第23个管和第21个晶体管tr23和tr21之间。这儿，假定到第21个晶体管tr21控制电极的导电通路是节点n11，到第22个晶体管tr22控制电极的导电通路是节点n12，而到第37个晶体管tr37源极的导电通路是节点n13。
接着，参考图6中的电路图和图7的时间图，通过将移位寄存器SR1作为例子，描述每个移位寄存器SR的工作原理。
在时刻T1前，输入到输入端IN的起动脉冲STP的电位为高电平，并这样，第25个晶体管tr25处于截止状态。因此，不管输入到第二个时钟端C2的时钟信号CLK2电位是高电平或是低电平，节点n12的电位为低电平并且第28个和第22个晶体管tr28和tr22处于导通状态。
此外，因为起动脉STP的电位为高电平，第23个晶体管tr23处于截止状态。另外，因为第28个晶体管和第37个晶体管tr28和tr37处于导通路状态，节点n13和n11的电位为高电平，第21个晶体管tr21处于截止状态。
如上所述，第21个晶体管tr21处于截止状态，而第22个晶体管tr22处于导通状态。这样，不管输入到第一个时钟端C1的输入信号CLK1的电位是高电平还是低电平，经过第22个晶体管tr22输出电源电压VDD，作为输出信号OUT。
在时刻T1到T2的周期内，起动脉冲STP的电位变为低电平，时钟信号CLK1和CLK2的电位维持在高电平。这样，第23个和第25个晶体管tr23和tr25导通。因为节点n12的电位经第25个晶体管tr25达到高电平，第22个和第28个晶体管tr22和tr28截止。而且，因为节点n13和n11经第23个晶体管tr23达到低电平，第21个晶体管tr21导通。在这样一种方式，因为第21个晶体管tr21导通而第22个晶体管tr22截止，经过第21个晶体管tr21输出输入到第一个时钟端C1的时钟信号CLK1的高电平电位，作为输出信号OUT。
在时刻T2到T3的周期内，起动脉冲STP的电位达到高电平，而时钟信号CLK1和CLK2的电位维持在高电平。这样，第23个和第25个晶体管tr23和tr25截止。因此，节点n11和n12变为悬浮状态。就在悬浮状态之前，节点n11维持低电平电位，节点n12维持高电平电位。因此，第21个晶体管tr21维持它的导通状态，第22个晶体管tr22维持它的截止状态。而且，经过第21个晶体管tr21，输出时钟信号CLK1的高电平电位，作为输出信号OUT。
在时刻T3到T4的周期内，时钟信号CLK1的电位达到低电平，起动脉冲STP和时钟信号CLK2的电位维持在高电平。在这种场合，时钟信号CLK1的电位波动传送到悬浮状态的节点n11，并这样，节点n11的电位降低到比VSS低得多的电位上。因为第21个晶体管tr21维持导通状态，而第22个晶体管tr22维持它的截止状态，经过第21个晶体管tr21，输出时钟信号CLK1的低电平电位，作为输出信号。
如上所述，当输出信号OUT从高电平转换为低电平时，悬浮状态下含有高电平电位的节点12受输出信号OUT倒转的影响并转换为低电平。这样，就会引起第22个晶体管导通tr22导通的问题。为了防止节点n12的倒转，当节点n11的电位为低电平时，倒转预防电路使第29个晶体管tr29导通，并当时钟信号CLK1的电位为低电平时，使第30个晶体管tr30导通。这样，当第21个晶体管tr21处于它的导通状态并且时钟信号CLK1的电位从高电平变为低电平时，经过第29个和第30个晶体管tr29和tr30，将电源电压VDD施加到节点n12，避开节点n12的悬浮状态。因此，能防止节点n12的电位倒转。
在时刻T4到T5的周期内，时钟信号CLK1电位达到高电平，而起动脉冲STP和时钟信号CLK2的电位维持在高电平。悬浮状态的节点n11电位受时钟信号CLK1电位波动的影响，并返回到正常的低电平。因为第21个晶体管tr21还处于导通状态，经过第21个晶体管tr21，输出时钟信号CLK1的高电平电位，作为输出信号OUT。
在时刻T5到T6的周期内，时钟信号CLK2电位达到低电平，而起动脉冲STP和时钟信号CLK1的电位维持在高电平。在这种场合，第26个晶体管tr26导通，并且节点n12的电位变成时钟信号CLK2的电位，即为低电平。因为节点n21的电位达到低电平，第28个晶体管tr28导通，并且节点n13和n11的电位达到高电平。
在时刻T6后，除非起动脉冲STP的电位达到低电平，节点n11维持高电平电位，而节点n12维持低电平电位。这样，因为第21个晶体管tr21维持它的截止状态，及第22个晶体管tr22维持它的导通状态，经过第22个晶体管tr22，输出电源电压VDD，作为输出信号OUT。按照上述的工作原理，移位寄存器SR1输出该输出信号OUT，它的相位是通过对起动脉冲STP的相位进行移位获得的。
随后，将描述在各个移位寄存器SR中反向传送脉冲的情况。图8中所示的三相移位寄存器将起动脉STP从移位寄存器SRn’传送到SR1’。各个移位寄存器SR1’，SR2’，...SRn’的基本配置与图5所示的各个移位寄存器SR1，SR2，...SRn相同。而且，各个移位寄存器SR’间的连接和时钟信号CLK1到CLK3的连接线也与图5所示的三相移位寄存器相同。当将移位寄存器SR’看作一个例子时，时钟信号CLK3输入到第一个时钟端C1，而时钟信号CLK1输入以第二个时钟端C2。
为了转换如上所述的三相移位寄存器中的脉冲移位方向，需要在时钟信号CLK1和时钟信号CLK3之间互换波形。在图9的时间图中，当将移位寄存器SRn’看作为一个例子时，与图7所示的相比，相互交换了时钟信号CLK1和CLK3的波形。
在图9的时刻T1到T2的周期内，起动脉冲STP和时钟信号CLK1两者都为低电平。起动脉冲STP输入到移位寄存器SRn’的输入端IN，而时钟信号CLK1输入到第二个时钟端C2。这样，第25个和第26个晶体管tr25和tr26同时导通，并且电流流过这两个晶体管(下文中该电流称为“直通电流”)。因为这个直通电流，节点n12的电位不再能充分地增加到电源电压VDD。这样，第28个晶体管tr28不能达到完全截止状态，电源电压VDD经过第28个晶体管tr28施加到节点n11。所以，节点n11的电位不能充分地降低到低电平。
在时刻T3到T4的周期内，当输入到第一个时钟端C1的时钟信号CLK3达到低电平时，节点n11电位受降低电平的时钟信号CLK3的影响并也降低了。然而，节点n11的电位不能达到一个足够低的电平，以使第21个晶体管tr21导通。这样，因为节点n12的电位不能充分地增高到高电平，第22个晶体管tr22不能达到完全截止状态。而且，因为节点n11的电位不能达到一个足够低的电平，以使第21个晶体管导通，第21个晶体管tr21就不能达到完全导通状态。这样，来自扫描线GN’移位寄存器SRn’的输出信号电位不能达到完全低的电平，但达到比图7所示正向驱动中输出信号OUT电平高的一个电平。
依据传送脉冲的方向，在正向和反向间输出信号电位电平的波动导致显示质量变坏。而且，反向驱动中的直通电流变成诱使功耗增加的一个因素。
例子中的一种双向移位寄存器DSR能解决比较例子移位寄存器中的上述问题。通过利用图4的电路图和图10及11的时间图，下面将描述该例子的双向移位寄存器的工作原理。这儿，假定到第1个晶体管tr1控制电极的导电通路是节点n1，到第2个晶体管tr2控制电极的导电通路是节点n2，及到第17个晶体管tr17源极的导电通路是节点n3。
注意，双向移位寄存器DSR的第1个晶体管tr1，第2个晶体管tr2，第3个晶体管tr3，第5个晶体管tr5，第6个晶体管tr6，第8个晶体管tr8，第9个晶体管tr9和第10个晶体管tr10分别相应于移位寄存器SR的第21个晶体管tr21，第22个晶体管tr22，第23个晶体管tr23，第25个晶体管tr25，第26个晶体管tr26，第28个晶体管tr28，第29个晶体管tr29和第30个晶体管tr30。
在双向移位寄存器DSR中，输出电路包括第1个和第2个晶体管tr1和tr2。输入电路包括第3个到第5个晶体管tr3到tr5及第11个到第14个晶体管tr11到tr14。复位电路包括第6个到第8个晶体管tr6到tr8，及第15个和第16个晶体管tr15和tr16。倒转预防电路包括第9个和第10个晶体管tr9和tr10。
通过将双向移位寄存器DSR1作为一个例子，描述正向移位脉冲的情况。移位方向控制信号P达到低电平电位，而移位方向控制信号N达到高电平电位。这样，双向移位寄存器DSR1的第11个晶体管tr11，第13个晶体管tr13和第15个晶体管tr15导通，而第12个晶体管tr12，第14个晶体管tr14和第16个晶体管tr16截止。
如图10所示，起动脉冲STP和时钟信号CLK3均含有在其上各个电位同时达到低电平的一段周期。起动脉冲STP从正向脉冲输入端INP经过第13个晶体管tr13提供给第5个晶体管tr5的控制电极。这样，在该周期第5个晶体管tr5导通。时钟信号CLK3是从第三个时钟端C3输入，并提供给第7个晶体管tr7的控制电极。这样，第7个晶体管tr7导通。在比较例子的移位寄存器SR中，当第25个和第26个晶体管均导通时，直通电流流过这两个晶体管。相反，在双向移位寄存器DSR1中，放置在第5个晶体管tr5和第7个晶体管tr7间的第16个晶体管tr16处于截止状态。这样，有可以防止直通电流在第5个晶体管tr5和第7个晶体管tr7之间流动。
接着，通过将双向移位寄存器DSRn看作为一个例子，描述反向移动脉冲的情况。移位方向控制信号P达到高电平电位，而移位方向控制信号N达到低电平电位。这样，输入电路的第11个晶体管tr11和第13个晶体管tr13及复位电路的第15个晶体管tr15截止，而输入电路的第12个晶体管tr12和第14个晶体管tr14及复位电路的第16个晶体管tr16导通。
当时钟信号CLK1和CLK3的波形相互交换时，如图11所示，起动脉冲STP和时钟信号CLK1含有在其上各自的电位同时达到低电平的一段周期。起动脉冲STP从双向移位寄存器DSRn的反向脉冲输入端INN经第14个晶体管tr14提供给第5个晶体管tr5的控制电极。这样，在该周期，第5个晶体管tr5导通。时钟信号CLK1是从第二个时钟端C2输入，并提供给第6个晶体管tr6的控制电极。这样，第6个晶体管tr6导通。虽然第5个和第6个晶体管tr5和tr6均处于导通状态，放置在第5个和第6个晶体管tr5和tr6间的第15个晶体管tr15处于截止状态。这样，有可能防止直通电流在第5个和第6个晶体管tr5和tr6之间流动。
如上所述，按照这个实施例，在正向脉冲移位中，通过使复位电路的第15个晶体管导通，使第6个晶体管tr6，第2个晶体管tr2和第8个晶体管tr8之间的通路导电。随后，通过使第16个晶体管tr16截止，使第5个晶体管tr5和第7个晶体管tr7之间的通路不能导电，以防止直通电流。这样，就能压制功耗的增加。
在反向脉冲移位中，通过使复位电路第16个导通，使第7个晶体管tr7，第2个晶体管tr2和第8个晶体管tr8之间的通路导电。随后，通过使第15个晶体管tr15截止，使第5个和第6个晶体管tr5和tr6之间的通路不能导电，以防止直通电流。这样，就能压制功耗的增加。
而且，通过防止直通电流，节点n2的电位能充分地增加到电源电压VDD，并这样，第8个晶体管tr8和第2个晶体管tr2能达到完全截止状态。第8个晶体管的完全截止状态允许输入信号的低电平充分地传送到节点n1。这样，第1个晶体管tr1也能达到完全导通状态。第1个和第2个晶体管tr1和tr2中的一个晶体管完全截止，并且这两个晶体管不能同时导通。这样，能够稳定输出信号的电位电平。
如上所述，有可能防止在正向脉冲移位和反向脉冲移位间双向移位寄存器DSR输出信号的电位电平波动。而且，有可能提供具有高质量显示能力的平板显示器。
权利要求
1.一种双向移位寄存器，其特征在于，包括输出电路，包括第1个晶体管，具有在第一个时钟端和输入端间的一条导电通路；和第2个晶体管，具有在电源电极和所述输出端间的一条导电通路；输入电路，包括第3个晶体管，具有在正向脉冲输入端和所述第1个晶体管控制电极间的一条导电通路；第4个晶体管，具有在反向脉冲输入端和所述第1个晶体管控制电极间的一条导电通路；及第5个晶体管，具有在所述电源电极和所述第2个晶体管的控制电极间的一条导电通路；复位电路，包括第6个晶体管，具有在第二个时钟端和所述第2个晶体管控制电极间的一条导电通路；第7个晶体管，具有在第三个时钟端和所述第2个晶体管控制电极间的一条导电通路；和第8个晶体管，具有在所述电源电极和所述第1个晶体管控制电极间的一条导电通路；在正向脉冲移位时，所述复位电路使所述第6个晶体管，所述第2个晶体管的所述控制电极和所述第8个晶体管控制电极间的所述通路导电，并使所述第5个晶体管和所述第7个晶体管的所述通路不能导电，在反向脉冲移位时，使所述第7个晶体管，所述第2个晶体管控制电极和所述第8个晶体管控制电极间的所述通路导电，并使所述第5个晶体管和所述第6个晶体管间的所述通路不能导电；及倒转预防电路，在第1个晶体管导通及第2个晶体管截止的状态，当输入到所述第一个时钟端的时钟信号的电压电平倒转时，所述倒转预防电路能防止第2个晶体管控制电极上的电压电平倒转。
2.按照权利要求1所述的双向移位寄存器，其特征在于，所述输入电路包括第11个晶体管，具有在所述第3个晶体管和所述第1个晶体管控制电极间的一条导电通路；第12个晶体管，具有在所述第4个晶体管和所述第1个晶体管间的一条导电通路；第13个晶体管，具有在所述正向脉冲输入端和所述第5个晶体管间的一条导电通路；及第14个晶体管，具有在所述反向脉冲输入端和所述第5个晶体管间的一条导电通路，在所述正向脉冲移位时，使所述第11个晶体管和所述第13个晶体管导通，并使所述第12个晶体管和所述14个晶体管截止，并在所述反向脉冲移位时，使所述第11个晶体管和所述第13个晶体管截止，并使所述第12个晶体管和所述14个晶体管导通。
3.按照权利要求1所述的双向移位寄存器，其特征在于，所述复位电路包括第15个晶体管，具有在所述第6个，所述第2个和所述第8个晶体管间的一条导电通路；及第16个晶体管，具有在所述第7个，所述第2个和所述第8个晶体管间的一条导电通路，在所述正向脉冲移位时，使所述第15个晶体管导通并使所述第16个晶体管截止，在所述反向脉冲移位时，使所述第15个晶体管截止并使所述第16个晶体管导通。
4.按照权利要求1所述的双向移位寄存器，其特征在于，所述倒转预防电路包括第9个晶体管，具有在所述电源电极和所述第2个晶体管控制电极间的一条导电通路以及到所述第1个晶体管控制电极的一条导电通路；及第10个晶体管，具有在所述第9个晶体管和所述第2个晶体管间的一条导电通路以及到所述第一个时钟端的一条导电通路，在所述第1个晶体管导通及所述第2个晶体管截止状态，当将输入到所述第一个时钟端的时钟信号的电压电平倒转时，通过使所述第9个和第10个晶体管导通，将电源电压提供给所述第2个晶体管的所述控制电极。
5.一种驱动电路，其特征在于，包括多个双向移位寄存器，互相按这样一种方式连接来自每个双向移位寄存器输出端的输出信号输入到前一级所述双向移位寄存器反向脉冲输入端，并输入到后一级所述双向移位寄存器正向脉冲输入端，每个双向移位寄存器包括输出电路，包括第1个晶体管，具有在第一个时钟端和输出端间的一条导电通路；及第2个晶体管，具有在一个电源电极和所述输出端间的一条导电通路，输入电路，包括第3个晶体管，具有在正向脉冲输入端和所述第1个晶体管控制电极间的一条导电通路；第4个晶体管，具有在反向脉冲输入端和所述第1个晶体管的所述控制电极间的一条导电通路；及第5个晶体管，具有在所述电源电极和所述第2个晶体管的控制电极间的一条导电通路，复位电路，包括第6个晶体管，具有在第二个时钟端和所述第2个晶体管的所述控制电极间的一条导电通路；第7个晶体管，具有在第三个时钟端和所述第2个晶体管的所述控制电极间的一条导电通路；第8个晶体管，具有在所述电源电极和所述第1个晶体管的所述控制电极间的一条导电通路，在正向脉冲移位时，所述复位电路使所述第6个晶体管，所述第2个晶体管的所述控制电极及所述第8个晶体管控制电极间的所述通路导电，并使所述第5个晶体管和所述第7个晶体管间的所述通路不能导电，在反向脉冲移位时，它使所述第7个晶体管，所述第2个晶体管的所述控制电极和所述第8个晶体管的所述控制电极间的所述通路导电，并使所述第5个晶体管和所述第6个晶体管间的所述通路不能导电，及倒转预防电路，在所述第1个晶体管导通及所述第2个晶体管截止状态，当输入到所述第一个时钟端的时钟信号的电压电平倒转时，所述倒转预防电路能够防止所述第2个晶体管的所述控制电极上的电压电平的倒转。
6.按照权利要求5所述的驱动电路，其特征在于，所述输入电路包括第11个晶体管，具有在所述第3个晶体管和所述第1个晶体管的所述控制电极间的一条导电通路；第12个晶体管，具有在所述第4个晶体管和所述第1个晶体管间的一条导电通路；第13个晶体管，具有在所述正向脉冲输入端和所述第5个晶体管间的一条导电通路；第14个晶体管，具有在所述反向脉冲输入端和所述第5个晶体管间的一条导电通路，在所述正向脉冲移位时，所述输入电路使所述第11个晶体管和所述第13晶体管导通，并使所述第12个晶体管及所述第14个晶体管截止，在所述反向脉冲移位时，它使所述第11个晶体管和所述第13个晶体管截止，并使所述第12个晶体管和所述第14个晶体管导通。
7.按照权利要求5所述的驱动电路，其特征在于，所述复位电路包括第15个晶体管，具有在所述第6个晶体管，所述第2个晶体管和所述第8个晶体管间的一条导电通路；及第16个晶体管，具有在所述第7个晶体管，所述第2个晶体管和所述第8个晶体管间的一条导电通路，在所述正向脉冲移位时，所述复位电路使所述第15个晶体管导通，并使所述第16个晶体管截止，在所述反向脉冲移位时，使所述第15个晶体管截止，并使所述第16个晶体管导通。
8.按照权利要求5所述的驱动电路，其特征在于，所述倒转预防电路包括第9个晶体管，具有在所述电源电极和所述第2个晶体管的所述控制电极间的一条导电通路，及到所述第1个晶体管的所述控制电极的一条导电通路；及第10个晶体管，具有在所述第9个晶体管和所述第2个晶体管间的一条导电通路，及到所述第一个时钟端的导电通路，在所述第1个晶体管导通及所述第2个晶体管截止状态，当输入到所述第一个时钟端的时钟信号的电压电平倒转时，通过使所述第9个和所述第10晶体管均导通，将电源电压提供给所述第2个晶体管的所述控制电极。
9.一种平板显示器，其特征在于，包括多个双向移位寄存器，位于扫描线驱动电路和信号线驱动电路中的至少一种电路上，所述双向移位寄存器按这样一种方式互相连接来自每级所述双向移位寄存器输出端的一个输出信号输入到前一级所述双向移位寄存器的反向脉冲输入端，并输入到后一级所述双向移位寄存器的正向脉冲输入端，并且每个双向移位寄存器包括输出电路，包括第1个晶体管，具有在第一个时钟端和输出端间的一条导电通路；及第2个晶体管，具有在一个电源电极和所述输出端间的一条导电通路，输入电路，包括第3个晶体管，具有在正向脉冲输入端和所述第1个晶体管控制电极间的一条导电通路；第4个晶体管，具有在反向脉冲输入端和所述第1个晶体管的所述控制电极间的一条导电通路；及第5个晶体管，具有在所述电源电极和所述第2个晶体管的控制电极间的一条导电通路，复位电路，包括第6个晶体管，具有在第二个时钟端和所述第2个晶体管的所述控制电极间的一条导电通路；第7个晶体管，具有在第三个时钟端和所述第2个晶体管的所述控制电极间的一条导电通路；第8个晶体管，具有在所述电源电极和所述第1个晶体管的所述控制电极间的一条导电通路，在正向脉冲移位时，所述复位电路使所述第6个晶体管，所述第2个晶体管的所述控制电极及所述第8个晶体管的控制电极间的所述通路导电，并使所述第5个晶体管和所述第7个晶体管间的所述通路不能导电，在反向脉冲移位时，它使所述第7个晶体管，所述第2个晶体管的所述控制电极和所述第8个晶体管的所述控制电极间的所述通路导电，并使所述第5个晶体管和所述第6个晶体管间的所述通路不能导电，及倒转预防电路，在所述第1个晶体管导通及所述第2个晶体管截止状态，当输入到所述第一个时钟端的时钟信号的电压电平倒转时，所述倒转预防电路能够防止所述第2个晶体管的所述控制电极上电压电平的倒转；阵衬底，包括所述描线驱动电路，所述信号线驱动电路，开关元件和在所述各个开关元件上提供的像素电极，在来自所述扫描线驱动电路的多条扫描线和来自所述信号驱动电路的多条信号线的各个交叉点上提供所述开关元件；计数器衬底，与所述阵衬底相对放置，并具有在其上提供的计数器电极，所述计数电极电气上相应于所述各个像素电极；及显示层，固定在所述阵衬底和所述计数器衬底之间。
10.按照权利要求9所述的平板显示器，其特征在于，所述输入电路包括第11个晶体管，具有在所述第3个晶体管和所述第1个晶体管的所述控制电极间的一条导电通路；第12个晶体管，具有在所述第4个晶体管和所述第1个晶体管间的一条导电通路；第13个晶体，具有在所述正向脉冲输入端和所述第5个晶体管间的一条导电通路；第14个晶体管，具有在所述反向脉冲输入端和所述第5个晶体管间的一条导电通路，在所述正向脉冲移位时，所述输入电路使所述第11个晶体管和所述第13晶体管导通，并使所述第12个晶体管及所述第14个晶体管截止，在所述反向脉冲移位时，它使所述第11个晶体管和所述第13个晶体管截止，并使所述第12个晶体管和所述第14个晶体管导通。
11.按照权利要求9所述的平板显示器，其特征在于，所述复位电路包括第15个晶体管，具有在所述第6个晶体管，所述第2个晶体管和所述第8个晶体管间的一条导电通路；及第16个晶体管，具有在所述第7个晶体管，所述第2个晶体管和所述第8个晶体管间的一条导电通路，在所述正向脉冲移位时，所述复位电路使所述第15个晶体管导通，并使所述第16个晶体管截止，在所述反向脉冲移位时，使所述第15个晶体管截止，并使所述第16个晶体管导通。
12.按照权利要求9所述的平板显示器，其特征在于，所述倒转预防电路包括第9个晶体管，具有在所述电源电极和所述第2个晶体管的所述控制电极间的一条导电通路，以及到所述第1个晶体管的所述控制电极的一条通路；及第10个晶体管，具有在所述第9个晶体管和所述第2个晶体管间的一条导电通路，及到所述第一个时钟端的一条导电通路，在所述第1个晶体管导通及所述第2个晶体管截止状态，当输入到所述第一个时钟端的时钟信号的电压电平倒转时，通过使所述第9个和所述第10晶体管均导通，将电源电压提供给所述第2个晶体管的所述控制电极。
13.一种双向移位寄存器，其特征在于，包括输入电路，在所述输入电路中，一个脉冲输入到第5个晶体管，所述输入电路具有在电源电极和第2个晶体管间的一条导电通路；输出电路，配置成通过第1个晶体管能输出输入到所述第一个时钟端的所述时钟信号，并通过所述第2个晶体管输出一个电源电压；复位电路，配置成在正向脉冲移位时，能使在第二个时钟端和所述第5个晶体管间的所述通路导电，并使在第三个时钟端和所述第5个晶体管间的所述通路不能导电，在反向脉冲移位时，使在所述第二个时钟端和所述第5个晶体管间的所述通路不能导电，并使在所述第三个时钟端和所述第5个晶体管间的所述通路导电；及倒转预防电路，在所述第1个晶体管导通及所述第2个晶体管截止状态，当输入到所述第一个时钟端的时钟信号的电压电平倒转时，能防止所述第2个晶体管的所述控制电极上的电压电平的倒转。
全文摘要
在正向脉冲移位时，通过使第16个晶体管截止，能防止直通电流在所述第5个晶体管和所述第7个晶体管之间流动。在反向脉冲移位时，通过使所述第15个晶体管截止，能防止直流电流在所述第5个和第6个晶体管之间流动。这样，能够防止移位寄存器的输出信号在所述正向脉冲移位和所述反向脉冲移位间的电位波动。
文档编号G09G3/20GK1504989SQ200310120718
公开日2004年6月16日 申请日期2003年12月1日 优先权日2002年11月29日
发明者木谷正克, 森田哲生, 生 申请人:东芝松下显示技术有限公司