专利名称：使用增强栅驱动器的显示设备的制作方法
技术领域：
本发明涉及显示设备。
背景技术：
最近，诸如有机发光二极管(OLED)、电致发光(EL)、等离子体显示面板(PDP)、和液晶显示器(LCD)之类的平板显示器已被积极开发来替代体积大且笨重的阴极射线管(CRT)。
PDP使用通过气体放电产生的等离子体来显示字符或图像，而OLED使用曝露于电场而发光的有机材料来显示子图或图像。液晶显示器通过在放置于两个面板之间的液晶层施加电场并且调节电场强度以便调节通过液晶层的光透射率来显示图像。
诸如LCD或OLED之类的平板显示器利用具有包括开关元件的像素的显示面板。所述开关元件由选通线和数据线控制。选通线将扫描信号发送到像素，从而导通和截止开关元件。数据线将图像信号发送到像素。栅驱动器为选通线提供选通信号。栅驱动器能够以至少一个芯片的形成实现或者被集成到显示面板中。
能够处理输入图像数据并且控制诸如栅驱动器之类的其他元件的信号控制器生成多个控制信号用于开关元件的上述控制。信号发生器接收控制信号，以便生成并提供栅驱动器直接所需的信号。信号发生器被放置于信号控制器与栅驱动器之间。
信号控制器生成各种信号，例如，指定选通信号的应用的扫描开始信号、确定施加选通信号的脉冲的时间的选通时钟信号、和确定选通信号的脉冲宽度的输出使能信号。信号发生器接收这些信号，并且生成栅驱动器所需的信号。然而，上述信号的生成对信号控制器和信号发生器要求较高。信号控制器和信号发生器利用了制造昂贵的复杂结构。
发明内容
本发明的动机是提供一种解决现有技术中出现的上述和其他问题的显示设备。
本发明的示例性实施例提供了一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器(gate driver)，其包括选通信号生成机构，用于生成选通信号和将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；和信号发生器，用于接收第一选通控制信号，并且基于接收到的第一选通控制信号而生成第二和第三选通控制信号，其中，栅驱动器能够接收第二和第三选通控制信号，其中，栅驱动器基于第二和第三选通控制信号而生成选通信号，和其中，第一选通控制信号是具有第一周期的周期信号，第二选通控制信号是具有第二周期的周期信号，第三选通控制信号是具有第三周期的周期信号，并且第一周期基本等于第二和第三周期。根据其他示例性实施例，第二选通控制信号可以具有大约与第一选通控制信号相同的相位。第三选通控制信号与第二选通控制信号之间的相位差可以大约是180度。可以提供多个栅驱动器，其中第二选通控制信号和第三选通控制信号可被提供到不同的栅驱动器。选通信号可以包括多个脉冲。脉冲的脉冲宽度可以是第一、第二和第三选通控制信号中每一个的一个周期的一半。信号发生器可以与信号控制器组合。信号发生器可以包括放大器，用于放大第一选通控制信号，以生成第二选通控制信号；和反相器，用于对第二选通控制信号进行反相，以生成第三选通控制信号。
本发明的另一示例性实施例提供了一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器，其包括选通信号生成机构，用于生成选通信号和将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；和信号发生器，用于接收第一选通控制信号，并且基于接收到的第一选通控制信号而生成第二和第三选通控制信号，其中，栅驱动器能够接收第二和第三选通控制信号，其中，栅驱动器基于第二和第三选通控制信号而生成选通信号，其中，选通信号包括具有一脉冲宽度的脉冲，和其中，第一选通控制信号的周期大约是所述脉冲宽度的两倍。
根据其他示例性实施例，第二选通控制信号可以具有大约与第一选通控制信号相同的周期和相同的相位。第三选通控制信号与第二选通控制信号之间的相位差可以大约是180度。可以提供多个栅驱动器，其中第二选通控制信号和第三选通控制信号可被提供到不同的栅驱动器。信号发生器可以包括放大器，用于放大第一选通控制信号，以生成第二选通控制信号；和反相器，用于对第二选通控制信号进行反相，以生成第三选通控制信号。
本发明的另一示例性实施例提供了一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器，其包括选通信号生成机构，用于生成选通信号和将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一和第二选通控制信号和生成用于控制数据驱动器的数据控制信号，其中，使用一个或多个集成电路芯片来实现信号控制器，其中，栅驱动器基于第一和第二选通控制信号而生成选通信号，其中，选通信号包括具有一脉冲宽度的脉冲，其中，第一选通控制信号的周期大约等于第二选通控制信号的周期，并且第一选通控制信号的周期大约等于所述脉冲宽度的两倍。
根据其他示例性实施例，第二选通控制信号与第一选通控制信号之间的相位差可以是180度。可以提供多个栅驱动器，其中第一选通控制信号和第二选通控制信号可以被提供到不同的栅驱动器。信号控制器可以生成起始信号，并且将该起始信号仅施加到多个栅驱动器中的一个栅驱动器。开关元件可以包括第一薄膜晶体管，并且第一薄膜晶体管可以包括非晶硅。每个级可以包括多个第二薄膜晶体管，并且选通线、数据线、第一薄膜晶体管、像素电极和栅驱动器可以被集成在基底上。
本发明的另一示例性实施例提供了一种栅驱动单元，包括信号控制器，用于生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；信号发生器，用于接收第一选通控制信号，并且基于接收到的第一选通控制信号而生成第二和第三选通控制信号；其中，栅驱动器能够接收第二和第三选通控制信号，和其中，第一选通控制信号是具有第一周期的周期信号，第二选通控制信号是具有第二周期的周期信号，第三选通控制信号是具有第三周期的周期信号，并且第一周期基本等于第二和第三周期。
根据其他示例性实施例，第一选通控制信号具有第一相位，第二选通控制信号具有第二相位，并且第一相位近似等于第二相位。第二选通控制信号可以具有第二相位，第三选通控制信号具有第三相位，并且第二相位与第三相位之间的相位差大约是180度。栅驱动单元可以还包括多个栅驱动器，其至少包括第一栅驱动器和第二栅驱动器，其中第二选通控制信号被提供到第一栅驱动器，第三选通控制信号被提供到第二栅驱动器。选通信号可以包括多个脉冲。选通信号可以包括具有多个周期脉冲的脉冲序列，每个周期脉冲的脉冲宽度近似等于第一周期的一半。信号发生器可以与信号控制器组合。信号发生器包括放大器，用于放大第一选通控制信号，以生成第二选通控制信号；和反相器，用于对第二选通控制信号进行反相，以生成第三选通控制信号。
通过参考附图描述本发明的示例性实施例，本发明的上面和其他特征和优点将变得更加明显，其中图1是根据本发明示例性实施例的说明性显示设备的方框图；图2是根据本发明示例性实施例的LCD的像素的等效电路图；图3是图解说明根据本发明示例性实施例的信号发生器的时钟信号生成块的电路图；图4是图1中所示的栅驱动器的示例方框图；图5是图解说明图4中所示的栅驱动器的一个级的示例性电路图。
具体实施例方式
现在将在下文中参考附图来更全面地描述本发明，在附图中示出了本发明的实施例。然而，本发明能够以许多不同形式来体现，并且不应当被曲解为限于此处所阐述的实施例。相反，提供这些实施例，从而使得本公开透彻全面，并且像本领域的普通技术人员完全表达本发明的范围。
在附图中，层、薄膜、基板、区域灯的厚度为了清晰而被放大。这个说明书中相同的附图标记指代相同的元件。应当理解，当诸如层、薄膜、区域或基板之类的元件被称作在另一个元件“之上”时，它可以直接在其他元件之上，或者也可能存在中间元件。相反，当一个元件被称作“直接在另一元件上”时，不存在中间元件。如此处所使用的，术语“和/或”包括一个或多个相反的所列项的任意和所有组合。
应该理解虽然此处可能使用术语第一、第二、第三等等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅用来区分各个元件、组件、区域、层或部分。例如，可以将下面讨论的第一元件、组件、区域、层或部分称为第二元件、组件、区域、层或部分，而不会脱离本分明的范围。
此处使用的术语用于描述特定实施例的目的，而不是要限制本发明。此处使用的单数形式也要包含复数形式，除非上下文明确作出另外的指示。还应该理解在该说明书中使用的术语“包含”和/或“包括”或者“具有”指明存在所声明的特征、区域、整数、步骤、操作、元件、和/或组件，但是不排除存在其他一个或多个特征、区域、整数、步骤、操作、元件、组件、和/或其群组。
另外，相对性的术语，例如“在...下”或“底部”和“在...上”或“顶部”，在此处可被用来描述如图中所示的一个元件与另一个元件的关系。应当理解，相对性的术语意在包含除了附图中所示的方位外的器件的不同方位。例如，如果一个附图中的器件翻转，则被描述为在其他元件“下”侧的元件将随后被定位在其他元件的“上”侧。因此，示例性术语“在...下”可以包含“在...下”和“在...上”两种方位，取决于附图的特定方位。类似地，如果一个附图中的器件翻转，则被描述为在其他元件“以下”或“之下”的元件然后在其他元件“上”。因此，示例性术语“以下”或“之下”可以包含之上和之下的两种方位。
除非另外定义，否则此处使用的所有术语都具有与本发明所属技术领域普通技术人员通常理解相同的含义。还应该理解在常用词典中定义的术语应该被理解为具有与其在相关技术上下文中的含义一致的含义，而不应该以理想化或过于形式化的意思解释，除非此处明确定义如此。
此处参考作为本发明理想实施例的示意性插图的横截面图示来描述本发明的实施例。因此，作为例如制造技术和/或公差的结果，可以期望各种图示形状的变化。因此，本发明的实施例不应当被曲解为限于此处所描述的区域的特定形状，而是可以包括例如制造引起的形状的变化。例如，图示或所述为平面的区域通常可以具有粗糙和/或非线性的特征。例如，所示的锐角可以是圆的。因此，附图中所示的区域本质是示意性的，它们的形状不是意在说明区域的精确形状，并且不意在显示本发明的范围。
下文中，将参考附图来详细描述本发明。
首先，参考图1和图2来详细描述根据本发明示例性实施例的显示设备。图1是根据本发明示例性实施例的显示设备的方框图，而图2是根据本发明示例性实施例的LCD的像素的等效电路图。
如图1所示，显示设备包括显示面板组件300、连接到显示面板组件300的栅驱动器400和数据驱动器500、连接到数据驱动器500的灰度电压发生器800、连接到栅驱动器400的信号发生器650、以及连接到信号发生器650和数据驱动器500的信号控制器600，该信号控制器600控制信号发生器650和数据驱动器500。显示面板组件300包括连接到它的多个像素PX和多条信号线，并且基本以矩阵布置，如图2的等效电路图所示。返回参考图1，信号线包括用于发送选通信号(也称作“扫描信号”)的多条选通线G1-Gn以及用于发送数据信号的多条数据线D1-Dm。选通线G1-Gn基本在行方向上延伸，并且基本彼此平行，数据线D1-Dm基本在列方向上延伸，并且基本彼此平行。
每个像素，例如，连接到第i(i＝1、2、...n)选通线Gi和第j(j＝1、2、...、m)数据线Dj的像素PX，包括连接到信号线Gi和Dj的开关元件Q(图2)和连接到开关元件Q的像素电路。
包括薄膜晶体管的开关元件Q是在下面板100上提供的三端元件，其中，其控制端连接到选通线Gi，其输入端连接到数据线Dj，而其输出端连接到液晶电容器CLC和存储电容器CST。而且，开关元件Q可以是薄膜晶体管，并且可以但是不必，包括非晶硅。
在LCD的情况下，作为所有平板显示器的代表，如图2所示，其显示面板组件300包括下面板100、上面板200和液晶层3，该液晶层介于其间，并且信号线G1-Gn和D1-Dm以及开关元件Q被提供在下面板100上。液晶显示器的像素电路包括都连接到开关元件Q的液晶电容器CLC和存储电容器CST。可选地，可以省略存储电容器CST。
液晶电容器CLC包括在下面板100上提供的像素电极190和在上面板200上提供的公共电极270。因此，像素电极190和公共电极270表示液晶电容器CLC的两端。放置在两个电极190和270之间的液晶层3充当液晶电容器CLC的电介质材料。像素电极190连接到开关元件Q，公共电极270被形成在上面板200的整个表面上并且被提供有公共电压Vcom。可替换地或者除了图2的结构以外，在下面板100上可以提供公共电极270，在这种情况下，两个电极190和270中的至少一个可以具有带状或条状。
存储电容器CST，用作液晶电容器CLC的辅助电容器，可以通过在其间放置的绝缘体将下面板100上提供的可选信号线(未示出)和像素电极190重叠来形成。这种可选信号线可被提供有诸如公共电压Vcom之类的预定电压。或者，存储电容器CST可通过绝缘体将像素电极190与位于像素电极之上的选通线重叠来形成。
为了实现彩色显示，每个像素PX能够显示一种基色，(空间划分)或者每个像素PX依次(时间划分)连续显示基色，从而基色的空间或时间和被识别为显示的彩色。一组基色的示例包括红、绿和蓝。图2示出了其中每个像素包括滤色器230的空间划分的示例，该滤色器230在面对像素电极190的上面板200的区域中呈现一种基色。可替换地或者除了图2的结构以外，滤色器230可被提供在下面板100的像素电极190上或者在其下面。可选地，用于偏振光的一个或多个偏光器(未示出)被附着在液晶显示器的显示面板组件300中两个面板100和200中的至少一个面板的外表面上。
参考图1，灰度电压发生器800生成多个与像素PX的亮度相关的灰度信号(或参考灰度信号)。栅驱动器400连接到显示面板组件300的选通线G1-Gn，并且将选通信号施加到选通线G1-Gn。栅驱动器400可以但是不必通过与像素PX的开关元件Q相同的工艺来形成和集成到显示面板组件300中。
信号发生器650生成多个用于控制栅驱动器400的信号，所述多个信号被施加到栅驱动器400。数据驱动器500连接到显示面板组件300的数据线D1-Dm，并且将从灰度电压发生器800提供的灰度信号中选择的数据信号施加到数据线D1-Dm。然而，在灰度电压发生器800不提供与所有灰度级对应的信号而是仅提供与预定数量的灰度级对应的参考信号的情况下，数据驱动器500最好通过基于从中选择数据信号的参考灰度信号进行分压来生成所有灰度级的灰度信号。
信号控制器600控制信号发生器650、栅驱动器400和数据驱动器500的操作。上述驱动元件400、500、600、650和800中的每一能够以至少一个集成电路(IC)芯片的方式直接安装在显示面板组件300上，或者能够以柔性电路板(TCP)形式安装在将被附着到显示面板组件300的柔性印刷电路薄膜(未示出)上，或者可以安装在分离的印刷电路板(未示出)上。另一方面，这些驱动元件400、500、600、650和800可以与数据线G1-Gn和D1-Dm以及TFT开关元件Q一起被集成到显示面板组件300中。而且，驱动元件400、500、600、650和800中的一个或多个可被集成到一个或多个芯片，如果如此集成，则驱动元件的一个或多个电路元件可位于该芯片的外部。
接着，将更详细地描述上述的显示设备的操作。信号处理器600从外部图形控制器(未示出)接收控制图像信号的显示的输入控制信号以及输入图像信号R、G和B。输入图像信号R、G和B包括每个像素PX的亮度信息，并且所述亮度具有预定数量，例如1024(＝210)、256(＝28)、或者64(＝26)灰度级。输入控制信号包括例如垂直同步信号Vsync、水平同步信号Hsync、主时钟MCLK和数据使能信号DE。
基于输入控制信号以及输入图像信号R、G和B，信号控制器600处理适用于驱动显示面板组件300的输入图像信号R、G和B。信号控制器600也生成选通控制信号和数据控制信号CONT。然后，信号控制器600将选通控制信号发送到信号发生器650，并且将处理后的图像信号DAT和数据控制信号CONT发送到数据驱动器500。
选通控制信号包括用于指示开始扫描的扫描起始信号STV和用于控制栅导通电压Von的输出时间的时钟信号CK。数据控制信号CONT包括用于通知起始发送一行像素PX的数字图像信号DAT的水平同步起始信号STH、用于指示将模拟数据信号施加到数据线D1-Dm的负载信号LOAD、和数据时钟信号HCLK。数据控制信号CONT还可以包括用于对于公共电压Vcom反转模拟数据信号的极性的反转(inversion)信号RVS(下文中，“关于公共电压Vcom的数据信号的极性”被称作“数据信号的极性”)。
响应于来自信号控制器600的数据控制信号CONT，数据驱动器500依次接收一行像素PX的数字图像信号DAT，选择与各个数字图像信号DAT对应的灰度电压，从而将数字图像信号DAT转换为模拟数据信号，所述模拟数据信号被施加到相应的数据线D1-Dm。
信号发生器650接收栅导通电压(gate-on)Von和栅截止电压(gate-off)Voff，该栅导通电压Von具有能够导通开关元件Q的强度，该栅截止电压Voff具有能够截止开关元件Q的强度。然后，信号发生器通过处理来自信号控制器600的时钟CK，生成一对相位彼此相对相位的时钟信号CKV和CKVB。时钟信号CKV和CKVB的周期等于时钟信号CK的周期。时钟信号CKV的相位可以与时钟信号CK的相位相同。信号发生器650将从信号控制器600提供的扫描起始信号STV以及一对时钟信号CKV和CKVB施加到栅驱动器400。
栅驱动器400响应于从信号发生器650提供的扫描起始信号STV以及一对时钟信号CKV和CKVB，将包括栅导通电压Von和栅截止电压Voff的选通信号施加到选通线G1-Gn，从而导通或者截止连接到选通线G1-Gn的开关元件Q。然后，当开关元件Q导通时，通过导通的开关元件Q将施加到数据线D1-Dm的数据信号施加到相应的像素PX。这里，选通信号是栅导通电压Von的间隔可被看作一个脉冲，其宽度是时钟信号CKV和CKVB的宽度的一半。
在图2所示的LCD中，施加到像素PX的数据信号的电压和公共电压Vcom之间的差呈现为液晶电容器CLC的充电电压，即，像素电压。液晶分子的排列根据像素电压的大小而变化。因此，通过液晶层3的光的偏振发生变化。这种光偏振的变化使得通过附接到显示面板组件300的偏光器的光透射率的变化，以这种方式，像素PX显示具有由图像信号DAT的灰度级表示的亮度的图像。
通过水平周期(也称作“1H”，等于水平同步信号Hsync和数据使能信号DE的一个周期)单位来重复所述过程，所有的选通线G1-Gn依次被提供有栅导通电压Von，从而将数据信号施加到所有像素PX，以显示帧的图像。
在图2所示的LCD中，当在完成一帧之后开始下一帧时，控制施加到数据驱动器500的反转信号RVS，从而施加到每个像素PX的数据信号的极性被反转为与前一帧的极性相反(其被称作“帧反转(frame inversion)”)。这里，即使在一帧中，在数据线中流动的数据信号的极性也可以变化(例如，行反转或点反转)或者施加到一行中的像素的数据信号的极性可能根据反转信号RVS的特性而彼此不同(例如，列反转或点反转)。将参考图3来详细描述根据本发明示例性实施例的信号发生器的一部分。更具体地，图3是图解说明信号发生器的时钟信号发生块的电路图。
根据本发明示例性实施例的信号发生器包括放大器651和反相器(inverter)652。放大器651接收来自信号控制器600的时钟信号CK，并且将该时钟信号CK放大到栅导通电压Von和栅截止电压Voff的电平，反相器652对放大后的信号再次反相。以这种方式，放大器651的输出变成时钟信号CKV，反相器652的输出变成时钟信号CKVB。
该信号发生器650可以与信号控制器600组合在一起，以便形成一个芯片，在这种情况下，时钟信号CK不是独立地生成的，而是生成相位彼此相对的一对时钟信号CKV和CKVB。
现在将参考图4和5来详细描述根据本发明示例性实施例的TFT阵列面板和显示设备。图4是图1中所示的栅驱动器的示例方框图，图5是图解说明图4中所示的栅驱动器的一级的示例电路图。参考图4和5，栅驱动器400包括选通信号生成机构，其图示为以用于依次输出选通信号的多个互连级ST1-STn+1的形式。栅驱动器400接收栅截止电压Voff、第一和第二时钟信号CKV和CKVB、以及初始化信号INT。除了最后级STn+1以外，所有级ST1-STn一对一地连接到相应的选通线GL1-GLn。
级ST1-STn+1中的每一级包括第一时钟端CK1、第二时钟端CK2、设置端S、复位端R、栅电压端GV、帧复位端FR、栅输出端OUT1和进位输出端OUT2。
在每一级中，例如，在第j级STj中，设置端S接收前一级STj-1的进位输出，也就是，前一进位输出Cout(j-1)，而复位端R接收下一级STj+1的栅输出，也就是，下一栅输出Gout(j+1)。而且，第一和第二时钟端CK1和CK2接收时钟信号CKV和CKVB。栅电压端GV接收栅截止电压Voff，帧复位端FR接收初始化信号INT。栅输出端OUT1输出栅输出Gout(j)，进位输出端OUT2输出进位输出Cout(j)。最后级STn+1的进位输出Cout(n+1)被提供到每一级ST1-STn+1作为初始化信号INT。
在栅驱动器400中，第一级ST1接收扫描起始信号STV(与接收前一进位输出相对)，最后级STn+1接收扫描起始信号STV(与接收来自下一栅的输出相对)。而且，如果第j级STj的第一时钟端CK1接收第一时钟信号CKV和第j级STj的第二时钟端CK2接收第二时钟信号CKVB，则与第j级STj相邻的第(j-1)级和第(j+1)级STj-1和STj+1的第一时钟端CK1接收第二时钟信号CKVB，其第二时钟端CK2接收第一时钟信号CKV。
为了驱动像素的晶体管Tr，当第一和第二时钟信号CKV和CKVB的电压电平为高时，它们可以但是不必表示栅导通电压Von，而当第一和第二时钟信号CKV和CKVB的电压电平为低时，它们可以但是不必表示栅截止电压Voff。第一和第二时钟信号CKV和CKVB可以但是不必具有50％的占空比和180度的相位差。
参考图5，根据本发明示例性实施例的栅驱动器400的每个级，例如，第j级，包括输入部分420、上拉驱动部分430、下拉驱动部分440和输出部分450。说明性地，这些元件包括NMOS晶体管T1-T14，尽管除了NMOS晶体管以外，可以使用诸如PMOS晶体管的其他类型的晶体管来代替NMOS晶体管。上拉驱动部分430和输出部分450可以包括电容器C1-C3。注意，电容器C1-C3中的任一个可以表示在制造期间形成的晶体管的栅极与漏极/源极端之间的寄生电容。
输入部分420包括三个晶体管T11、T10和T5，它们在设置端S与栅电压端GV之间源极到漏极串联连接。晶体管T11和T5的栅极连接到第二时钟端CK2，晶体管T10的栅极连接到第一时钟端CK1。晶体管T11和T10之间的交点连接到交点J1，晶体管T10和T5之间的交点连接到交点T2。
上拉驱动部分430包括连接在设置端S与交点J1之间的晶体管T4、连接在第一时钟端CK1和交点J3之间的晶体管T12、和连接在第一时钟端CK1与交点J4之间的晶体管T7。晶体管T4的栅极和漏极共同连接到设置端S，而晶体管T4的源极连接到交点J1，晶体管T12的栅极和漏极共同连接到第一时钟端CK1，而晶体管T12的源极连接到交点J3。晶体管T7的栅极通过电容器C1连接到交点J3和第一时钟端CK1，并且其漏极连接到第一时钟端CK1，而其源极连接到交点J4。电容器C2连接在交点J3与交点J4之间。
下拉驱动部分440包括多个晶体管T9、T13、T8、T3、T2和T6，每个晶体管具有用于接收栅截止电压Voff的源极，并且每个晶体管具有用于将栅截止电压Voff发送到交点J1、J2、J3和J4的漏极。晶体管T9具有连接到复位端R的栅极和连接到交点J1的漏极，而晶体管T13和T8具有共同连接到交点J2的栅极以及分别连接到交点J3和J4的漏极。晶体管T3具有连接到交点J4的栅极，晶体管T2具有连接到复位端R的栅极，而晶体管T3和T2具有连接到交点J2的漏极。晶体管T6具有连接到帧复位端FR的栅极、连接到交点J1的漏极、以及连接到栅截止电压端GV的源极。
输出部分450包括一对晶体管T1和T14，每个晶体管具有连接到第一时钟端CK1的源极，每个晶体管具有连接到输出端OUT1和OUT2之一的漏极，并且每个晶体管具有连接到交点J1的栅极。晶体管T1的漏极连接到输出端OUT1，晶体管T2的漏极连接到输出端OUT2。输出部分450包括连接在晶体管T1的栅极与漏极之间，即，交点J1与交点J2之间的电容器C3。晶体管T1的漏极也连接到交点J2。
现在，描述示例性级的操作。为了更好理解描述，下文中，将第一和第二时钟信号CKV和CKVB的高电平电压称作“高电压”，将第一和第二时钟信号CKV和CKVB的低电平电压称作“低电压”，其近似等于栅截止电压Voff。
首先，当第二时钟信号CKVB和前一进位输出Cout(j-1)变为高时，晶体管T11和T5以及晶体管T4都导通。然后，两个晶体管T11和T4将高电压发送到交点J1，而晶体管T5将低电压发送到交点J2。因此，晶体管T1和T14导通，并且第一时钟信号CKV被输出到输出端OUT1和OUT2。因为交点J2处的电压以及第一时钟信号CKV的电压都为低，因此输出电压Gout(j)和Cout(j)都是低电压。大约同时，电容器C3用表示高电压和低电压之间的差的电压充电。
由于第一时钟信号CKV、交点J2和下一栅输出Gout(j+1)都处于低电压电位，因此具有连接到J2的栅极的晶体管T10、T9、T12、T13、T8和T2都截止。
随后，当第二时钟信号CKVB变为低时，晶体管T11和T5截止。同时，当第一时钟信号CKV变为高时，晶体管T1的输出电压和交点J2的电压变为高。这时，由于高电压被施加到晶体管T10的栅极并且连接到交点J2的源极的电位也是同一高电压，栅极与源极之间的零电压差使得晶体管T10保持在其截止状态。因此，交点J1浮动，相应地，电容器C3的高电压被加到浮动交点J1的电位。
由于第一时钟信号CKV和交点J2都处于高电压，因此晶体管T12、T13和T8导通。在该状态下，晶体管T12和晶体管T13串联连接在高电压与低电压之间，因此，交点J3的电位对应于来源于两个导通晶体管T12和T13的源极到漏极电阻的电压。这里，如果导通晶体管T13的源极到漏极电阻被设置为比导通晶体管T12在其电阻状态的电阻大得多，例如，大约大10000倍，则交点J3的电压基本等于高电压。因此，与晶体管T8串联的晶体管T7导通。交点J4的电位对应于由两个导通晶体管T7和T8的源极到漏极电阻分压的电压。这里，如果两个晶体管T7和T8的电阻被设置为基本相同，则交点J4的电位具有高电压与低电压之间的中间的电压，从而晶体管T3维持截止。这时，因为下一栅输出Gout(j+1)仍旧为低，因此晶体管T9和T12也维持截止。所以，输出端OUT1和OUT2仅连接到第一时钟信号CKV并且与低电压隔离，从而发送高电压。电容器C1和C2中的每一个用与其两端之间的电位差对应的电压充电，交点J3的电压低于交点J5的电压。
随后，当下一栅输出Gout(j+1)和第二时钟信号CKVB变为高以及第一时钟信号CKV变为低时，晶体管T9和T2导通，从而使得低电压出现在交点J1和J2处。这里，一旦电容器C3放电，交点J1的电压就下降到低电压。由于放电电容器C3的时间，电压完全下降到低电压可能要花费一些时间。因此，两个晶体管T1和T15维持导通一段下一栅输出Gout(j+1)变为高之后的时间，因此，输出端OUT1和OUT2都连接到第一时钟信号CKV，以发送低电压。由于输出端OUT2因为晶体管T14在电容器C3变成放电之后截止从而交点J1的电位对应于低电压，而与第一时钟信号CKV隔离，因此进位输出Cout(j)浮动并且维持低电压。同时，当晶体管T1截止时，输出端OUT1因为通过晶体管T2连接到低电压而继续发送低电压。
因为晶体管T12和T13都截止，所以交点J3处的电压浮动。而且，交点J5的电压低于交点J4的电压，并且，因为交点J3的电压由于电容器C1而维持低于交点J5的电压，晶体管T7截止。同时，因为晶体管T8截止，所以晶体管T3也维持截止，从而导致交点J4的电压相应地降低。而且，晶体管T10由于它的栅极连接到第一时钟信号CKV的低电压而维持截止，并且交点J2的电压也为低。
接着，当第一时钟信号CKV变为高时，晶体管T12和T7导通。交点T4的电压增加，从而晶体管T3导通，并且将低电压发送到交点J2，以便使得输出端OUT1连续发送低电压。即使下一栅输出Gout(j+1)的输出为低，交点J2的电压也可以是低电压。由于晶体管T10的栅极连接到第一时钟信号CKV的高电压，以及交点J2的电压是低电压，晶体管T10导通以便将交点J2的低电压传送到交点J1。两个晶体管T1和T14的漏极都连接到将被持续提供有第一时钟信号CKV的第一时钟端CK1。注意，晶体管T1可被制成大于其他晶体管，以便提供较大的电流处理能力、改进的功率耗散或者两者。然而，增加T1的大小也会增加栅极与漏极之间的T1的寄生电容。因此，漏电压的变化由于所增加的寄生电容而可能影响选通电压。当第一时钟信号CKV为高时，因为选通电压由于栅极与漏极之间的寄生电容而增加，因此晶体管T1可以导通。因此，当晶体管T1继续将交点J2的低电压传送到节点J1时，可以防止晶体管T1导通，从而将晶体管T1的选通电压维持在低电压。
随后，交点J1的电压维持在低电压，直到前一进位输出Cout(j-1)变成高。当第一时钟信号CKV为高和第二时钟信号CKVB为低时，交点J2的电压经过晶体管T3为低电压。否则，当第一时钟信号为低和第二时钟CKVB为高时，交点J2的电压经过晶体管T5维持低电压。晶体管T6从最后级STn+1接收初始化信号INT和进位输出Cout(n+1)并且将栅截止电压Voff发送到交点J1，从而将交点J1的电压再一次设置为低电压。以这种方式，与第一和第二时钟信号CKV和CKVB同步，级STj基于前一进位信号Cout(j-1)和下一栅信号Gout(j+1)生成进位信号Cout(j)和栅信号Gout(j)。
如先前所述，通过在信号控制器中直接生成具有大约两倍于选通信号的脉冲宽度的周期的信号，相对于生成各种信号的现有技术，可以更加简化信号控制器的结构以及信号发生器的结构。当信号发生器被实现为分离芯片时，由于可以省略一个输入，因此成本降低了，并且当省略信号发生器本身时，也可以降低成本。
尽管前面已经详细描述了本发明的优选实施例，但是应当清楚地理解，本领域技术人员可以看出的此处示教的基本发明概念的许多变化和/或修改将仍旧落入所附权利要求定义的本发明的精神和范围之内。
权利要求
1.一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器，其包括选通信号生成机构，用于生成选通信号和将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；和信号发生器，用于接收第一选通控制信号，并且基于接收到的第一选通控制信号而生成第二和第三选通控制信号，其中，栅驱动器能够接收第二和第三选通控制信号，其中，栅驱动器基于第二和第三选通控制信号而生成选通信号，和其中，第一选通控制信号是具有第一周期的周期信号，第二选通控制信号是具有第二周期的周期信号，第三选通控制信号是具有第三周期的周期信号，并且第一周期基本等于第二和第三周期。
2.如权利要求1所述的显示设备，其中，选通信号生成机构将选通信号依次施加到多条选通线中的每一条。
3.如权利要求1所述的显示设备，其中，第一选通控制信号具有第一相位，而第二选通控制信号具有第二相位，并且第一相位近似等于第二相位。
4.如权利要求1所述的显示设备，其中，第二选通控制信号具有第二相位，第三选通控制信号具有第三相位，并且第二相位与第三相位之间的相位差大约是180度。
5.如权利要求1所述的显示设备，还包括多个栅驱动器，其至少包括第一栅驱动器和第二栅驱动器，其中第二选通控制信号被提供到第一栅驱动器，而第三选通控制信号被提供到第二栅驱动器。
6.如权利要求1所述的显示设备，其中，所述选通信号包括多个脉冲。
7.如权利要求6所述的显示设备，其中，选通信号包括具有多个周期脉冲的脉冲序列，每个周期脉冲的脉冲宽度近似等于第一周期的一半。
8.如权利要求1所述的显示设备，其中，信号发生器与信号控制器组合。
9.如权利要求1所述的显示设备，其中，信号发生器包括放大器，用于放大第一选通控制信号，以生成第二选通控制信号；和反相器，用于对第二选通控制信号进行反相，以生成第三选通控制信号。
10.一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器，其包括选通信号生成机构，用于生成选通信号和将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；和信号发生器，用于接收第一选通控制信号，并且基于接收到的第一选通控制信号而生成第二和第三选通控制信号，其中，栅驱动器能够接收第二和第三选通控制信号，其中，栅驱动器基于第二和第三选通控制信号而生成选通信号，其中，选通信号包括具有一脉冲宽度的脉冲，和其中，第一选通控制信号是具有第一周期的周期信号，第一周期大约等于所述脉冲宽度的两倍。
11.如权利要求10所述的显示设备，其中，选通信号生成机构将选通信号依次施加到多条选通线中的每一条。
12.如权利要求10所述的显示设备，其中，第二选通控制信号是具有第二周期的周期信号，第二周期大约等于第一周期，并且第二选通控制信号具有大约与第一选通控制信号相同的相位。
13.如权利要求12所述的显示设备，其中，第三选通控制信号是具有第三周期的周期信号，并且第三选通控制信号与第二选通控制信号之间的相位差大约是180度。
14.如权利要求13所述的显示设备，还包括多个栅驱动器，其至少包括第一栅驱动器和第二栅驱动器，其中第二选通控制信号被施加到第一栅驱动器，而第三选通控制信号被施加到第二栅驱动器。
15.如权利要求12所述的显示设备，其中，信号发生器包括放大器，用于放大第一选通控制信号，以生成第二选通控制信号；和反相器，用于对第二选通控制信号进行反相，以生成第三选通控制信号。
16.一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器，其包括选通信号生成机构，用于生成选通信号并将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；和信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一和第二选通控制信号和生成用于控制数据驱动器的数据控制信号，其中，使用一个或多个集成电路芯片来实现信号控制器，其中，栅驱动器基于第一和第二选通控制信号而生成选通信号，其中，选通信号包括具有一脉冲宽度的脉冲，和其中，第一选通控制信号是具有第一周期的周期信号，第二选通控制信号是具有第二周期的周期信号，第一周期大约等于第二周期，并且第一周期基本等于所述脉冲宽度的两倍。
17.如权利要求16所述的显示设备，其中，选通信号生成机构将选通信号依次施加到多条选通线中的每一条。
18.如权利要求16所述的显示设备，其中，第二选通控制信号与第一选通控制信号之间的相位差大约是180度。
19.如权利要求18所述的显示设备，还包括多个栅驱动器，其至少包括第一栅驱动器和第二栅驱动器，其中第一选通控制信号被施加到第一栅驱动器，而第二选通控制信号被施加到第二栅驱动器。
20.如权利要求5所述的显示设备，其中，信号控制器生成起始信号，并且将该起始信号仅施加到第一和第二栅驱动器中的一个栅驱动器。
21.如权利要求14所述的显示设备，其中，信号控制器生成起始信号，并且将该起始信号仅施加到第一和第二栅驱动器中的一个栅驱动器。
22.如权利要求19所述的显示设备，其中，信号控制器生成起始信号，并且将该起始信号仅施加到第一和第二栅驱动器中的一个栅驱动器。
23.如权利要求1所述的显示设备，其中，开关元件包括第一薄膜晶体管。
24.如权利要求23所述的显示设备，其中，第一薄膜晶体管包括非晶硅。
25.如权利要求23所述的显示设备，其中，选通信号发生机构包括多个第二薄膜晶体管。
26.如权利要求23所述的显示设备，其中，选通线、数据线、第一薄膜晶体管、像素电极和栅驱动器被集成在基底上。
27.一种栅驱动单元，包括信号控制器，用于生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；信号发生器，用于接收第一选通控制信号，并且基于接收到的第一选通控制信号而生成第二和第三选通控制信号；其中，栅驱动器能够接收第二和第三选通控制信号，和其中，第一选通控制信号是具有第一周期的周期信号，第二选通控制信号是具有第二周期的周期信号，第三选通控制信号是具有第三周期的周期信号，并且第一周期基本等于第二和第三周期。
28.如权利要求27所述的栅驱动单元，其中，第一选通控制信号具有第一相位，第二选通控制信号具有第二相位，并且第一相位近似等于第二相位。
29.如权利要求27所述的栅驱动单元，其中，第二选通控制信号具有第二相位，第三选通控制信号具有第三相位，并且第二相位与第三相位之间的相位差大约是180度。
30.如权利要求27所述的栅驱动单元，还包括多个栅驱动器，其至少包括第一栅驱动器和第二栅驱动器，其中第二选通控制信号被提供到第一栅驱动器，而第三选通控制信号被提供到第二栅驱动器。
31.如权利要求27所述的栅驱动单元，其中，选通信号包括多个脉冲。
32.如权利要求27所述的栅驱动单元，其中，选通信号包括具有多个周期脉冲的脉冲序列，每个周期脉冲的脉冲宽度近似等于第一周期的一半。
33.如权利要求27所述的栅驱动单元，其中，信号发生器与信号控制器组合。
34.如权利要求27所述的栅驱动单元，其中，信号发生器包括放大器，用于放大第一选通控制信号，以生成第二选通控制信号；和反相器，用于对第二选通控制信号进行反相，以生成第三选通控制信号。
全文摘要
一种显示设备，包括多条选通线，用于发送选通信号；多条数据线，用于发送数据信号；多个连接到选通线和数据线的开关元件；多个连接到开关元件的像素电极；连接到选通线的栅驱动器，其包括选通信号生成机构，用于生成选通信号和将该选通信号施加到选通线；数据驱动器，用于将数据信号施加到数据线；信号控制器，用于接收和处理将被提供给数据驱动器的输入图像信号，该信号控制器生成用于控制栅驱动器的第一选通控制信号和生成用于控制数据驱动器的数据控制信号；和信号发生器，基于接收到的第一选通控制信号而生成第二和第三选通控制信号。
文档编号G09G3/20GK1904982SQ20061010599
公开日2007年1月31日 申请日期2006年7月21日 优先权日2005年7月25日
发明者朴度炫 申请人:三星电子株式会社