液晶显示器,lcd驱动器和lcd驱动器的操作方法

专利名称：液晶显示器,lcd驱动器和lcd驱动器的操作方法
技术领域：
本发明涉及一种液晶显示器、LCD驱动器和LCD驱动器的操作方 法，更具体地讲，涉及一种利用过驱动的液晶显示面板的驱动技术。
背景技术：
因为近年来在移动终端中提供了视频功能、电视功能等，所以需 要移动终端的液晶显示器来显示视频图像。
在液晶显示器中，液晶材料较慢的响应速度阻碍了视频图像的显 示。目前， 一个帧周期大约是16.7ms (即帧频大约是60Hz)。在"白 色显示"和"黑色显示"的二位显示的情形中，液晶材料的响应速度 为20到30ms。在灰度显示的情形中，存在液晶材料的响应速度超过 100ms的情形。由于该原因，当图像已经变化时，需要若干个帧周期来 完成液晶材料的响应，如图1中所示。这是图像模糊的原因。
为了提高液晶材料的响应速度，提出了过驱动。在过驱动的技术 中，如图2中所示，当图像变化时，在升高驱动电压时通过供给比与显 示点的灰度级对应的常用驱动电压高的电压，在降低驱动电压时通过 供给比与显示点的灰度级对应的常用驱动电压低的电压，提高液晶材 料的响应速度。
在过驱动的一个技术中，根据当前帧中显示点的显示图像数据驱 动数据线，所述当前帧中显示点的显示图像数据是通过给当前帧的图 像数据加上根据当前帧中的图像数据与前一帧中的图像数据之间的差 异确定的过驱动值而获得的。通过将过驱动值和当前帧中的图像数据 相加而获得显示图像数据的处理称作过驱动处理。作为一组现有技术的日本公开专利申请(JP-A-Heisei 4-365094， JP-P2002-082657A和 JP-P2006-195231A)公开了其中进行过驱动处理的液晶显示器。
其中进行过驱动处理的液晶显示器设置有用于存储前一帧中的图 像数据的存储器。因为按照减少硬件资源的观点，优选该存储器的容 量较小，所以存在将前一帧中的图像数据压縮并存储在存储器中的情 形。在该说明书中应当注意，图像数据的压縮是指进行减小图像数据 量的处理，以下述含义使用术语"图像数据的压縮"，即其包括提取 图像数据的高位。作为另 一 组现有技术的日本公开专利申请 (JP-A-Heisei 9-81083， JP-P2005-316146A和JP-P2006-195151A)公开 了其中将前一帧中的图像数据压縮并存储在存储器中的液晶显示器。
在所述组现有技术中公开的液晶显示器中，通过根据存储器中存 储的前一帧中的图像数据对从外部接收的当前帧中的图像数据进行过 驱动处理来计算显示图像数据。在由日本公开专利申请 (JP-P2006-195151A)公开的液晶显示器中，在对从外部接收的当前帧 中的图像数据进行了压縮处理和展开处理之后进行过驱动处理。然而， 进行压縮处理和展开处理以在当前帧和前一帧的图像数据之间进行格 式匹配等，实质上与其它液晶显示器相同。
顺便说一句，在将由上述组的现有技术公开的构造应用到诸如便 携式电话这样的移动终端的液晶显示器时存在问题。这是因为在上述 组的现有技术中公开的液晶显示器是基于下述假定而制造的，即假定 图像数据到LCD (液晶显示器)驱动器的传输速率是恒定的，尽管在 许多情形中，在移动终端的液晶显示器中，图像数据到LCD (液晶显 示器)驱动器的传输速率不是恒定的。
在用于移动终端的液晶显示器中，LCD驱动器具有用于存储一帧 图像数据的显示存储器。在静止图像的情形中，具有显示存储器的LCD 驱动器停止图像数据从CPU到LCD驱动器的传输，或者当仅有一部分图像数据变化时，传输所述变化的部分。因而，减小了消耗的电力。对
于在具有显示存储器的LCD驱动器与CPU之间的数据传输，使用一般称 作CPU接口的接口。
在这种类型的LCD驱动器中，图像数据从CPU的传输速率，即图 像数据进入显示存储器的写入速率不是恒定的。存在其中在多个帧的 周期上传输一帧图像数据的情形，如图3A中所示，还存在其中在比一 帧的周期短的周期中传输一帧图像数据，如图3B中所示。在具有显示 存储器的这种LCD驱动器中，与产生用于将图像数据写入到显示存储 器中的图3A中所示的写入时钟信号的时钟电路相分离地，在LCD驱动 器中设置产生用于从显示存储器读取图像数据的读取时钟信号的时钟 电路。写入时钟信号和读取时钟信号彼此异步，并且显示单元响应于 读取时钟信号以60Hz的帧频操作。
此外，当仅有一部分图像数据变化时，仅传输图像数据的变化的 部分。因此，写入时钟信号在不传输图像数据的周期中停止。在该情 形中，例如，存在其中在多个帧的周期上传输一帧图像数据的情形， 如图3A中所示，还存在其中在比一帧的周期短的周期中传输一帧图像 数据，如图3B中所示。在上述组的现有技术中公开的液晶显示器的构 造不能应用于其中图像数据到LCD驱动器的传输速率不恒定的情形。

发明内容
因此，本发明的一个目的是提供一种具有LCD驱动器的液晶显示 器，即使在图像数据到LCD驱动器的传输速率不恒定的情形中，所述 LCD驱动器仍可进行过驱动处理，同时可将LCD驱动器中的存储器的 存储容量抑制到最小。
在本发明的一个方面中，液晶显示装置包括液晶显示(LCD) 面板；和LCD驱动器。所述LCD驱动器包括第一存储器，其具有比 一帧的图像数据的容量大的容量且构造成从外部接收图像数据并将图像数据存储在其中；第二存储器；过驱动处理电路，其构造成压縮从 所述第一存储器读出的图像数据以产生压缩的图像数据，将产生的压 縮的图像数据写入到所述第二存储器中，并根据从所述第一存储器读 出的当前帧的图像数据和从所述第二存储器读出的前一帧的压縮的图 像数据进行过驱动处理，从而产生处理后图像数据；和数据线驱动部 分，其构造成响应于所述处理后图像数据驱动所述LCD面板的数据线。
在本发明的另一个方面中，液晶显示(LCD)驱动器包括第一 存储器，其构造成从外部接收图像数据并将图像数据存储在其中；第 二存储器；过驱动处理电路，其构造成压縮从所述第一存储器读出的 图像数据以产生压縮的图像数据，将产生的压縮的图像数据写入到所 述第二存储器中，并根据从所述第一存储器读出的当前帧的图像数据 和从所述第二存储器读出的前一帧的压縮的图像数据进行过驱动处 理，从而产生处理后图像数据；和数据线驱动部分，其构造成响应于 所述处理后图像数据驱动液晶显示面板的数据线。
在本发明的另一个方面中，LCD驱动器的操作方法，包括从外 部接收图像数据，从而将图像数据存储在所述LCD驱动器的第一存储 器中；压縮从所述第一存储器读出的所述图像数据，从而产生压縮的 图像数据；将产生的压縮的图像数据写入到所述LCD驱动器的第二存
储器中；根据从所述第一存储器读出的当前帧的图像数据和从所述第 二存储器读出的前一帧的压縮的图像数据进行过驱动处理，从而产生
处理后图像数据；和响应于所述处理后图像数据驱动液晶显示面板的 数据线。
根据本发明，希望得到下述一种液晶显示器，即，即使在其中图 像数据到LCD驱动器的传输速率不恒定的情形中其仍可应对过驱动处 理，且还可构造成能将嵌入到LCD驱动器中的存储器的容量增加控制 到最小。


结合附图，根据下面的特定实施例的描述，本发明的上述和其它 目标，优势和特征将会更加明显。
图l是显示在不进行过驱动的情形中亮度与驱动电压之间的关系 的曲线；
图2是显示在进行过驱动时亮度与驱动电压之间的关系的曲线；
图3A是显示当一帧图像数据在多个帧周期上传输到LCD驱动器时
的操作时序的时序图3B是显示当一帧图像数据在多个帧周期上传输到LCD驱动器时
的操作时序的时序图4是显示本发明第一个实施方式的液晶显示器的构造的框图5是显示在第一个实施方式中的过驱动处理电路的构造的框图6是显示在过驱动存储器中写入的压縮的图像数据的格式的示
图7A是显示在用于第一个实施方式的过驱动的LUT电路中存储的 用于R显示点和B显示点的查询表的内容的示图7B是显示在用于第一个实施方式的过驱动的LUT电路中存储的 用于G显示点的查询表的内容的示图8是显示第二个实施方式中的过驱动处理电路的构造的框图9是显示在用于第二个实施方式的过驱动的LUT电路中存储的 査询表的内容的示图。
具体实施例方式
之后，将参照附图详细描述根据本发明的具有LCD驱动器的LCD (液晶显示器)显示装置。
图4是显示根据本发明第一个实施方式的LCD显示装置1的构造的 框图。LCD显示装置1设置有液晶显示(LCD)面板2和LCD驱动器3。在LCD面板2中，其中像素以H行V列的矩阵进行布置的像素 阵列4和栅极线驱动电路5集成在一起。在下面的描述中，像素阵列4 的在水平方向上延伸的一行像素称作一个水平线的像素。在本实施方 式中， 一个像素包括布置在水平方向上的红色(R)、绿色(G)和蓝 色(B)的三种显示点，因此在像素阵列4中设置有H行乘3V列的显 示点。下面，用于显示红色、绿色和蓝色的显示点分别称作R显示点、 G显示点和B显示点。每个显示点都设置有薄膜晶体管(TFT)和像素 电极，并且显示点以希望的亮度显示红色、绿色或蓝色中的一种。为 了驱动H行乘3V列的显示点，像素阵列4设置有在水平方向上延伸的 H条栅极线(扫描线)和在垂直方向上延伸的3V条数据线(信号线)。 显示点设置在其中栅极线和数据线交叉的位置处。栅极驱动电路5响 应于从LCD驱动器3接收的栅极线驱动控制信号8驱动像素阵列4的 栅极线。
LCD驱动器3从外部，具体地说，从图像绘制单元6接收图像数 据DtN，并响应于图像数据D^驱动LCD面板2的数据线。图像绘制 单元6具体例子为CPU和DSP (数字信号处理电路)。图像数据Dm 是通过k (k是3的倍数)位表现每个像素的灰度的数据。详细地说， 用于每个像素的图像数据DrN的k/3位表示R显示点的灰度，另一 k/3 位表示G显示点的灰度，其余的k/3位表示B显示点的灰度。在下面 的描述中，用于表现一个像素的图像数据D^的R显示点的灰度的数 据位描述为R数据DINR，用于表现图像数据D^的G显示点的灰度的 数据位描述为G数据DING，用于表现图像数据DIN的B显示点的灰度 的数据位描述为B数据DwB。此外，LCD驱动器3还具有给LCD显 示面板2的栅极线驱动电路5供给栅极线驱动控制信号8的功能。LCD 驱动器3从图像绘制单元6供给有存储器控制信号7和其它控制信号， LCD驱动器3响应于供给的控制信号进行操作。在本实施方式中，通 过CPU接口的方式进行LCD驱动器3与图像绘制单元6之间的通信。接下来，将描述LCD驱动器3的构造。LCD驱动器3具有存储器 控制器11、显示存储器12、过驱动存储器13、过驱动处理电路14、 移位寄存器15、锁存电路16、数据线驱动电路17、灰度电压产生电路 18和时序控制电路19。这些电路单块地集成在单个半导体芯片中。
存储器控制电路11具有将从图像绘制单元6发送的图像数据DIN 写入到显示存储器12中的功能。更具体地说，存储器控制单元11根 据从图像绘制单元6发送的存储器控制信号7和从时序控制单元19发 送的时序控制信号21产生显示存储器控制信号22，以控制显示存储器 12。此外，与显示存储器控制信号22同步，存储器控制电路11将从 图像绘制单元6发送的图像数据Dw传输到显示存储器12，并将图像 数据D!N写入在显示存储器12中。此外，存储器控制电路11根据存储 器控制信号7和时序控制信号21产生过驱动存储器控制信号23，以控 制过驱动存储器13。
从图像绘制单元6发送的存储器控制信号7包括表示图像数据DIN 传输时序的写入时钟信号，与写入时钟信号同步，存储器控制电路11 控制显示存储器12的写入操作。此外，从时序控制电路19发送的时 序控制信号21包括读取时钟信号，并且与读取时钟信号同步，存储器 控制电路11控制显示存储器12的读取操作。进入显示存储器12的写 入操作与读取操作是异步的。
显示存储器12临时保存从图像绘制单元6发送的图像数据DIN。 显示存储器12具有一帧的容量，即HxVxk位的容量。如之后描述的， 作为当前帧数据(即当前帧的像素数据)，当前保存在显示存储器12 中的像素数据D^用于LCD面板2的过驱动处理和驱动处理。显示存 储器12响应于来自存储器控制电路11的显示存储器控制信号22连续 给过驱动处理电路14输出图像数据D^。作为显示存储器12，使用能 独立进行写入操作和读取操作的双端口存储器。LCD面板2的每两个 像素(即，利用2xk位的位宽)进行给过驱动处理电路14输入像素数据Dw的操作。
过驱动(OD)存储器13用于存储用于过驱动处理的前一帧数据 (即，前一帧的图像数据)。然而，在过驱动存储器13中存储的像素 数据是通过由过驱动处理电路14压縮当前保存在显示存储器12中的 像素数据Dw而产生的压縮的图像数据。在本实施方式中，压縮的图像 数据是下述一种数据，即其根据在水平方向上布置的两个像素的图像 数据DjN产生，用于以2xz (z<k)位表现所述两个像素的灰度。之后 将详细描述压縮的图像数据的产生。过驱动存储器B具有一帧压縮的 像素数据的容量，即HxVxz位的容量。为了减小过驱动处理所需的存 储器的尺寸，将压縮的像素数据存储在过驱动存储器13中是有效的。
过驱动处理电路14具有两个功能。第一个功能是通过压縮显示存 储器12中存储的像素数据D^产生压縮的像素数据并将压縮的像素数 据作为前一帧的图像数据存储在过驱动存储器中。另一个功能是使用 当前存储在过驱动存储器13中的所述压縮的像素数据对当前存储在显 示存储器12中的像素数据Dw进行过驱动处理。其中进行了过驱动处 理的像素数据(之后称作"处理后的像素数据")连续供给到移位寄 存器15。处理后的像素数据是k位数据。
移位寄存器15接收并保存从过驱动处理电路14连续发送的处理 后的像素数据。移位寄存器15具有用于保存LCD面板2 —条水平线 的处理后的像素数据的容量，即Hxk位的容量，从而其具有将从过驱 动处理电路14发送的k位数据转换为Hxk位数据的功能。响应于从时 序控制电路19发送的移位信号24，控制移位寄存器15的操作。
锁存电路16响应于从时序控制电路19发送的锁存信号25同时锁 存来自移位寄存器15的用于一条水平线的处理后的像素数据，并将锁 存的处理后的像素数据传输到数据线驱动电路17。数据线驱动电路17响应于从锁存电路16发送的用于一条水平线
的处理后的像素数据驱动LCD面板2的相应数据线。更具体地说，数 据线驱动电路17响应于处理后的像素数据在从灰度电压产生电路18 供给的多个灰度电压中选择相应的一个，并驱动与所选择的灰度电压 对应的LCD面板2的信号线。在本实施方式中，从灰度电压产生电路 18供给的灰度电压的数量为2k/3。
时序控制电路19具有控制LCD驱动器3的整体操作的功能。更 具体地说，时序控制电路19产生栅极线驱动控制信号8、时序控制信 号21、移位信号24和锁存信号25，并将它们分别供给到栅极线驱动 电路5、存储器控制电路11和锁存电路16。通过栅极线驱动控制信号 8、时序控制信号21、移位信号24和锁存信号25进行LCD驱动器3 的时序控制。如上所述，读取时钟信号包含在供给存储器控制电路11 的时序控制信号21中。
本实施方式的LCD显示装置的一个最重要的特征在于下述一点， 即显示存储器12、过驱动存储器13和过驱动处理电路14单块地集成 在LCD驱动器3中。这种构造可将嵌在LCD驱动器3中的存储器体 积增加抑制到最小，同时可允许图像数据的传输速率变化。
通过详细描述，因为在本实施方式中的LCD显示装置中，显示存 储器12嵌在LCD驱动器3中，所以，可通过LCD驱动器3独立地控 制像素数据D^从图像绘制单元6到LCD驱动器3的传输和与像素数 据Dw对应的数据线的驱动。由于该原因，像素数据D^从图像绘制单 元6到LCD驱动器3的传输速率(即，在显示存储器12中像素数据 D^的写入速率)是可变的。例如，可在多个帧的周期上传输一帧图像 数据Dw的情形，如图3A中所示，还可在比一帧的周期短的周期中传 输一帧图像数据D^，如图3B中所示。此外，也可给LCD驱动器3选 择性地仅传输在像素阵列4的像素中接收变化的像素的像素数据DIN。除此之外，通过过驱动处理电路14压縮像素数据D^，从而产生
写入到过驱动存储器13中的压縮的图像数据。因此，可将嵌入到LCD 驱动器3中的存储器的容量的增加控制到最小。LCD驱动器3总共存 储两帧的像素数据。然而，显示存储器12和过驱动存储器13的容量 之和小于保存两帧的图像数据(没有压縮的)Dw所需的容量。
为了独立地控制像素数据D^从图像绘制单元6到LCD驱动器3 的传输和通过LCD驱动器3执行的与像素数据D!n对应的数据线的驱 动，在产生压縮的图像数据时，对于过驱动处理电路14来说，对从显 示存储器12读出的像素数据DIN (不是从图像绘制单元6发送的像素 数据Dw)进行压縮处理是很重要的。如上所述，在其中像素数据Djn 从图像绘制单元6到LCD驱动器3的传输和与像素数据DrN对应的数 据线的驱动是异步的情形中，从图像绘制单元6传输到LCD驱动器3
的像素数据D!n不必与用于在当前帧周期中驱动数据线的像素数据DIN
一致。因此，如果通过对从图像绘制单元6发送的像素数据D^进行压 縮处理而获得的压縮的图像数据存储在过驱动存储器13中，则存储在 过驱动存储器13中的压縮的图像数据不必与实际上用于在前一帧周期
中驱动数据线的像素数据D!n—致。这可能是进行不适当的过驱动处理
的原因。如本实施方式中，通过对从显示存储器12读取的像素数据 D^进行压缩处理，可将与实际上用于前一帧中的数据线驱动的像素数 据D^对应的压縮的图像数据存储在过驱动存储器13中。
接下来，将详细描述用于产生压縮的图像数据的过驱动处理电路 14的构造和操作。图5是显示过驱动处理电路14的构造的框图。过驱动 处理电路14包括RB平均电路31、 G并行-串行(P/S)转换电路32和33、 并行-串行(P/S)转换电路34、过驱动LUT电路35、加法电路36、视频 /静止图像确定电路37、和选择器38。应当注意，在下面过驱动处理电 路14的描述中，假定像素阵列4的像素数为240x320 (即，H = 240， V =320)，显示存储器12中存储的像素数据D^为24位数据(SPk=24)， 且过驱动存储器B中存储的压縮的图像数据是以12位表现两个像素的灰度的数据(即，2=六)，将描述每个电路的操作。
RB平均电路31压縮当前存储在显示存储器12中的像素数据DIN， 从而产生压縮的像素数据，并将其存储在过驱动存储器13中。如上所 述，在本实施方式中，每个压縮的像素数据都是2xz位数据，并根据 水平布置的两个像素的像素数据Dw产生。平均电路31并行接收两个 像素的像素数据DIN，并并行输出与两个像素对应的压縮的像素数据。 压縮的像素数据的产生过程在R显示点的数据和B显示点的数据(R 数据和B数据)与G显示点的数据(G数据)之间不同。将详细描述 压縮的像素数据的格式及其产生过程。
图6是显示由平均电路31产生的压縮的像素数据的格式的示图。每 个压縮的像素数据都包括四个数据R平均数据51、第一G压縮数据52、 B平均数据53和第二G压縮数据54。 R平均数据51是与两个像素的R显示 点对应的数据，并计算为所述两个像素的R数据的平均值的高位。第一 G压縮数据52是与所述两个像素中一个像素的G显示点对应的数据。在 本实施方式中，为所述一个像素的G显示点的G数据的高位用作第一G 压縮数据52。 B平均数据53是与所述两个像素的B显示点对应的数据， 并计算为所述两个像素的B数据的平均值的高位。第二G压縮数据54是 与所述两个像素中另一个像素的G显示点对应的数据。在本实施方式 中，为所述另一个像素的G显示点的G数据的高位用作第二G压縮数据 54。在图6的例子中，R平均数据51和B平均数据53每个都是两位，第一 G压縮数据52和第二G压縮数据54每个都是四位。因此，每个压縮像素 数据是12位数据(即，z = 6)。
通过将这样产生的压縮的像素数据写入到过驱动存储器13中，可 控制过驱动存储器13的容量。在其中显示存储器12中存储的像素数据 D^是24位数据(即，在k二24的情形中)且压縮的像素数据是12位数据 (每两个像素)(即，在z二6的情形中)的情形中，过驱动存储器13 的容量为显示存储器12的容量的四分之一。就是说，尽管本实施方式中的LCD驱动器13存储两帧的像素的灰度的数据，但其仅需要具有用 于存储1.25帧的像素数据D^的容量的存储器。
G并行-串行转换电路32对从RB平均电路31输出的压縮的像素数 据的第一G压縮数据52和第二G压縮数据54进行并行-串行转换。具体地 说，当接收到包括R平均数据5K第一G压縮数据52、 B平均数据53和 第二G压縮数据54的压縮的像素数据时，并行-串行转换电路32在第一 时钟周期中输出R平均数据51、第一G压縮数据52和B平均数据53，并 且在第二时钟周期中输出R平均数据51、第二G压縮数据54和B平均数 据53。应当注意，在图5中，R平均数据51表示为标记"Rave"，第一G 压縮数据52和第二G压縮数据54表示为标记"G"，并且B平均数据53 表示为标记"Bave"。此外，应当注意，对于每个压縮的像素数据，R 平均数据51和B平均数据53输出两次。从并行-串行转换电路32输出的 数据是与当前帧的每个像素的灰度对应的压縮数据，并且之后称作当 前帧压縮数据C。
G并行-串行转换电路33从过驱动存储器13接收压縮的像素数据， 并对来自过驱动存储器13的压縮的像素数据的第一G压縮数据52和第 二G压縮数据54进行并行-串行转换。更具体地说，当接收到包括R平均 数据51、第一G压縮数据52、 B平均数据53和第二G压縮数据54的压縮 的像素数据时，并行-串行转换电路33在第一时钟周期中输出R平均数 据51、第一G压縮数据52和B平均数据53，并且在第二时钟周期中输出 R平均数据51、第二G压縮数据54和B平均数据53。之后，重复相同的 操作。从并行-串行转换电路33输出的数据是与前一帧的每个像素的灰 度对应的压縮数据，并且之后称作前一帧压縮数据P。
并行-串行转换电路34接收在水平方向上并行布置的两个像素的 图像数据D^，并一个像素一个像素地输出图像数据DIN。当图像数据 Dw是k位数据时，并行-串行转换电路34的输入的数据宽度是2xk位， 输出的数据宽度是k位。从并行-串行转换电路34输出的数据是与当前帧的每个像素的灰度对应的像素数据，之后称作当前帧数据。
过驱动(OD) LUT电路35使用从并行-串行转换电路34接收的 当前帧数据和从并行-串行转换电路33接收的前一帧压縮数据P，通过 表査询处理来确定过驱动值。这里，过驱动值是为了提高液晶的响应 特性而加到原始显示点的灰度上的值，其是为R显示点、G显示点和B 显示点的每个而计算的。在本实施方式中，过驱动值是6位数据。
详细地说，LUT电路35存储用于R和B的査询表35a和用于G 的查询表35b。如图7A中所示，用于R和B的査询表35a是用于确定 R显示点和B显示点的过驱动值的查询表，其确定在当前帧数据的R 数据或B数据的高位(在本实施方式中，最高四位)、前一帧压縮数 据的R平均数据51或B平均数据53和过驱动值之间的对应性。在图 7A中，每条斜线都表示过驱动值为零。使用当前帧数据的R数据或B 数据的最高四位确定过驱动值。在过驱动值是6位数据，且R平均数 据51和B平均数据53每个都是二位的情形中，用于R和B的查询表 35a的尺寸为16x4x6位。通过利用査询表35a， LUT电路35根据当前 帧数据的R数据的高位和前一帧压縮数据的R平均数据51来确定R 显示点的过驱动值，并且通过利用查询表35a，根据当前帧数据的B数 据的高位和前一帧压縮数据的B平均数据53来确定B显示点的过驱动 值。
另一方面，如图7B中所示，用于G的查询表35b是用于确定G 显示点的过驱动值的查询表，其确定在当前帧数据的G数据的高位(在 本实施方式中，最高四位)、前一帧压縮数据的G数据(即，第一G 压缩数据52或第二 G压縮数据54)和过驱动值之间的对应性。在图 7B中，每条斜线都表示过驱动值为零。在使用当前帧数据的G数据的 最高四位确定过驱动值、过驱动值是6位数据、以及第一G压縮数据 52或第二 G压縮数据每个都是四位的情形中，用于G的查询表35b的 尺寸为16x16x6位。使用查询表35b， LUT电路35根据当前帧数据的G数据的高位和前一帧压縮数据的G数据(即，第一 G压縮数据52 或第二G压缩数据54)来确定G显示点的过驱动值。
加法电路36将由LUT电路35计算的R显示点、G显示点和B 显示点的过驱动值分别加到从并行-串行转换电路34接收的当前帧数 据的R数据、G数据和B数据，并且由此产生过驱动图像数据。
视频/静止图像确定电路37确定目标像素的灰度在前一帧与当前 帧之间是否相同，并输出表示确定结果的一致信号。当从并行-串行转 换电路32接收的当前帧压縮数据C和前一帧压縮数据P彼此一致时， 视频/静止图像确定电路37将一致信号设为"1"，当不是这样时，将 一致信号设为"0"。
这里，重要的是，当前帧压縮数据C和前一帧压縮数据P在目标 像素上均经过相同的处理。当前帧压縮数据C是通过平均电路31和并 行-串行转换电路32对从显示存储器读出的当前帧图像数据进行处理 而获得的图像数据。与此相对地，前一帧压縮数据P是如下获得的图 像数据。就是说，已经通过平均电路31处理了从显示存储器读出的图 像数据并已将其存储在过驱动存储器13中。随后，该数据已经从过驱 动存储器13读取作为前一帧图像数据，并已经经过并行-串行转换电路 33处理。就是说，当前帧压縮数据C是其目标像素经过平均电路31 和并行-串行转换电路处理的当前帧的图像数据，而前一帧压縮数据P 是经过类似处理的前一帧的图像数据。因此，当其是静止图像时，当 前帧压縮数据C和前一帧压缩数据P将彼此一致。
选择器38响应于来自视频/静止图像确定电路37的一致信号输出 当前帧数据或过驱动图像数据。具体地说，当一致信号为数据"l"时， 选择器38输出当前帧数据，当一致信号为数据"0"时，选择器38输 出当过驱动图像数据。选择器38的输出作为处理后图像数据被供给到 移位寄存器15。当前帧压縮数据C和前一帧压縮数据P彼此一致时， 如此产生的处理后图像数据与当前帧数据一致，当前帧压縮数据C和前一帧压縮数据P彼此不同时，如此产生的处理后图像数据与过驱动 图像数据一致。
本实施方式中的过驱动处理电路14的一个优点在于，对于多个像
素的每个数据，都进行过驱动处理电路14和显示存储器12之间的存 取和过驱动处理电路14与过驱动存储器13之间的存取。具体地说， 本实施方式中的过驱动处理电路14构造成从显示存储器12并行接收 两个像素的图像数据DIN。此外，本实施方式中的过驱动处理电路14 构造成在过驱动处理电路14中写入与两个像素对应的压縮的图像数据 并从中将其读出。根据这种构造，可减小过驱动处理电路14与显示存 储器12之间的存取次数以及过驱动处理电路14与过驱动存储器13之 间的存取次数，并可减小显示存储器12和过驱动存储器13消耗的电 力。
本实施方式中的过驱动处理电路14的另一个优点在于，在产生压 縮的像素数据时R数据和B数据的压縮比Cr和Cb比G数据的压縮比 Ce高。具体地说，在本实施方式中，R数据，G数据和B数据的压縮
比Ck， C(j和CB满足下面的关系式
CR<CG ... (la) CB<CG ... (lb)， 其中压縮比CR， Cg禾卩Cb是 CR=nR/{2x(k/3)} (2a) C(5 = (2xnG)/{2x(k/3)} (2b) CB = nB/{2x(k/3)} (2c)
在方程(2a)到(2c)中，nR是压縮的像素数据的R平均数据51 的位数，iig是第一 G压縮数据52和第二 G压縮数据54每个的位数， nB是B平均数据53的位数。如在图5的例子中，在其中k为24位， nK和nB为二位，且nc为四位的情形中，满足下面的关系CR=CB=12.5% CG = 50%。
应当注意，"压縮比高"是指由方程(2a)到(2c)确定的Cp Qj和Cb具有小的信。
通过利用人对红色和蓝色的可视性低于人对绿色的可视性的事 实，这种处理可减小过驱动处理所需的硬件资源的量，同时控制在像 素阵列4上显示的图像的图像质量的降低。在过驱动处理中，当R显 示点、G显示点和B显示点的灰度的数据量增加时(即当R数据、G 数据和B数据的位数变多时)，可更精确地确定过驱动值并可提高显 示图像的图像质量。然而，即使因为人对红色和蓝色的可视性相对较 低而减少压縮的像素数据中包含的R显示点和B显示点的灰度的数据， 显示图像的图像质量的降低仍较小。减少R显示点和B显示点的灰度 的数据相当地减小了过驱动存储器13的容量，可有效减少硬件资源。 另一方面，如果因为人对绿色的可视性相对较高而减少G显示点的灰 度的数据，则显示图像的图像质量的降低将变大。在本实施方式中， 根据这种结论产生压縮的像素数据，从而R数据和B数据的压縮比比 G数据的高。根据压縮的像素数据的这种产生技术，可减小过驱动处 理所需的硬件资源的量，同时控制在像素阵列4上显示的图像的图像 质量的降低。
如上所述，本实施方式的液晶显示器1可将嵌在LCD驱动器3中 的存储器的容量增加控制到最小，同时像素数据D^从图像绘制单元6 到LCD驱动器3的传输速率(即，像素数据Dw到显示存储器12的写 入速率)是可变的。
此外，本实施方式中的液晶显示器1可减小过驱动处理电路14与 显示存储器12之间的存取次数以及过驱动处理电路14与过驱动存储器13之间的存取次数。为了减小显示存储器12和过驱动存储器13消 耗的电力，优选的是减小存取的次数。
此外，本实施方式中的液晶显示器1通过将压縮的像素数据中的 R数据和B数据的压縮比设定为比G数据的压縮比高，可减小过驱动 处理所需的硬件资源的量，同时保持在像素阵列4上显示的图像的图 像质量。
应当注意，在本实施方式中，尽管R平均数据51计算为两个像素 的R数据的平均值的高位，但为了产生R平均数据51,可使用三个或 更多个像素的R数据。类似地，为了产生B平均数据53，可使用三个 或更多个像素的B数据。 一般地，如果使用n个像素的R数据和B数 据来计算R平均数据和B平均数据，则压縮的像素数据包括R平均数
据、B平均数据、和通过从n个像素的每个G数据提取出高位而获得 的第一到第n个G压縮数据。
[第二个实施方式〗
在根据本发明第二个实施方式的具有LCD驱动器的LCD显示装置 中，使用具有与第一个实施方式不同的构造的过驱动处理电路。图8是 显示本发明第二个实施方式中的过驱动处理电路14A的构造的框图。过 驱动处理电路14A包括压縮电路41、并行-串行(P/S)转换电路42、展 开电路43、并行-串行转换电路44、压縮电路45、展开电路46、 OD LUT 电路47、加法电路48、视频/静止图像确定电路49、和选择器50。
对于每两个像素，图像数据D^从显示存储器12供给到过驱动处 理电路14A。压縮电路41接收每个像素的图像数据DjN的R数据、G 数据和B数据的高位(在本实施方式中为四个高位)，并分别对R数 据、G数据和B数据的高位进行压縮处理，从而产生压縮的图像数据。 在本实施方式中，压縮的图像数据是以总共z位表现一个像素的R显 示点、G显示点和B显示点的灰度的数据，在图8的例子中z等于六。对于每两个像素，压縮电路41将产生的压縮的图像数据并行写入过驱
动存储器13。在图8的例子中，将两个像素的压縮的图像数据的12位 并行写入过驱动存储器13中。
并行-串行转换电路42从过驱动存储器13并行读出两个像素的所 述压縮的图像数据，进行并行-串行转换，并为每一个像素输出所述压 縮的图像数据。
展开电路43将从并行-串行转换电路42输出的压縮的图像数据展 开。从展开电路43输出的数据是表现前一帧的每个像素的每个显示点 的灰度的数据，之后称作前一帧展开数据P。在本实施方式中，前一帧 展开数据P是以四位表现R显示点、G显示点和B显示点的灰度的数 据(总共12位)。
另一方面，并行-串行转换电路44并行接收在水平方向上排列的 两个像素的图像数据Djk，并一个像素一个像素地输出接收的图像数据 DIN。当图像数据Dw为k位数据时，并行-串行转换电路44的输入的 数据宽度为2xk位，输出的数据宽度为k位。从并行-串行转换电路44 输出的数据是当前帧数据，即与当前帧的每个像素的灰度对应的像素 数据。
压縮电路45和展开电路46是下面这样的电路，用于以与从展开 电路43输出的前一帧展开数据P相同的格式产生当前帧展开数据C。 压縮电路45接收从并行-串行转换电路44输出的当前帧数据的R数据、 G数据和B数据的高位(在本实施方式中为最高四位)，并对R数据、 G数据和B数据的高位进行压縮处理，从而产生压縮的图像数据。压 縮电路45和压縮电路41以相同的法则进行压縮处理。不同点在于， 压縮电路45并行处理两个像素的图像数据Djk的高位，而压縮电路45 处理一个像素的当前帧数据的高位。在本实施方式中，由压縮电路45 产生的压縮的图像数据是以总共z位表现一个像素的R显示点、G显示点和B显示点的灰度的数据。
展开电路46展开从压縮电路45输出的压縮的图像数据，从而产 生当前帧展开数据C。从展开电路46输出的当前帧展开数据C是表现 当前帧的每个像素的显示点的灰度的数据。在本实施方式中，当前帧 展开数据C是以四位表现一个像素的R显示点、G显示点和B显示点 的灰度的每个的数据(总共12位)。
根据从展开电路43接收的前一帧展开数据P和从展开电路46接 收的当前帧展开数据C， LUT电路47通过表査询确定过驱动值。为R 显示点、G显示点和B显示点的每个计算过驱动值，并且在本实施方 式中过驱动值为6位数据。图9显示了在LUT电路47中设置的査询表 的内容。在图9中，每条斜线都表示过驱动值为零。在本实施方式中， 查询表通常用于确定R显示点、G显示点和B显示点的过驱动值。在 LUT电路47中设置的查询表描述了当前帧展开数据C、前一帧展开数 据P和过驱动值之间的对应性。利用查询表，LUT电路47根据当前帧 展开数据C和前一帧展开数据P确定R显示点、G显示点和B显示点 的过驱动值。
加法电路48将由LUT电路35计算的R显示点、G显示点和B 显示点的过驱动值分别加到从并行-串行转换电路44接收的当前帧数 据的R数据、G数据和B数据，并且由此产生过驱动图像数据。
视频/静止图像确定电路49确定目标像素的灰度在前一帧与当前 帧之间是否彼此一致(大致地)，并输出表示确定结果的一致信号。 更具体地说，当从展开电路43接收的前一帧展开数据P与从展开电路 46接收的当前帧展开数据C彼此一致时，视频/静止图像确定电路49 将一致信号设为"1"，当不是这样时，将一致信号设为"0"。
选择器50响应于来自视频/静止图像确定电路49的一致信号输出当前帧数据或过驱动图像数据。具体地说，当一致信号为数据"l"时， 选择器50输出当前帧数据，当一致信号为数据"0"时，选择器50输
出过驱动图像数据。选择器50的输出作为处理后图像数据被供给到移 位寄存器15。当当前帧展开数据C和前一帧展开数据彼此一致时，由 此产生的处理后图像数据与当前帧数据一致，当当前帧展开数据C和 前一帧展开数据彼此不同时，由此产生的处理后图像数据与过驱动图 像数据一致。
此外，在第二个实施方式的过驱动处理电路14A的构造中，像素 数据DjN从图像绘制单元6到LCD驱动器3的传输速率(即，像素数 据D^到显示存储器12的写入速率)是可变的，同时可将嵌在LCD驱 动器3中的存储器的容量增加抑制到最小。
此外，对于第二个实施方式的过驱动处理电路14A的构造，与第 一个实施方式一样，可减小过驱动处理电路14A与显示存储器12之间 的存取次数以及过驱动处理电路14A与过驱动存储器13之间的存取次 数，并可减小显示存储器12和过驱动存储器13消耗的电力。
应当注意，与第一个实施方式类似，在第二个实施方式的过驱动 处理电路14A中，如此产生压縮的像素数据，即R数据和B数据的压 縮比C^和CB可以变得比G数据的压縮比CG高。如上所述，可减小过 驱动处理所需的硬件资源的量，同时保持在像素阵列4上显示的图像 的图像质量。
尽管在上面结合几个实施方式描述了本发明，但本领域技术人员 应当清楚，提供这些实施方式仅仅是为了解释本发明，不应依靠它们 以限制的含义解释所附的权利要求。
权利要求
1. 一种液晶显示装置，包括LCD面板；和LCD驱动器，其中所述LCD驱动器包括第一存储器，其具有比一个帧的图像数据的容量大的容量，且构造成从外部接收图像数据并将所述图像数据存储在其中；第二存储器；过驱动处理电路，其构造成压缩从所述第一存储器读出的图像数据以产生压缩图像数据，将产生的压缩图像数据写入到所述第二存储器中，以及基于从所述第一存储器读出的当前帧的图像数据和从所述第二存储器读出的前一帧的压缩图像数据来进行过驱动处理，从而产生处理后图像数据；和数据线驱动部，其构造成响应于所述处理后图像数据来驱动所述LCD面板的数据线。
2. 根据权利要求l所述的液晶显示装置，其中对于每两个或更多 个像素，所述过驱动处理电路从所述第一存储器读取所述图像数据。
3. 根据权利要求2所述的液晶显示装置，其中所述过驱动处理电 路包括并行/串行转换电路，其构造成对从所述第一存储器读出的所述当前帧图像数据进行并行/串行转换处理，从而为每一像素输出图像数据； 和处理后图像数据产生部，其构造成基于从所述并行/串行转换电路 输出的当前帧图像数据和从所述第二存储器读出的所述前一帧压縮图 像数据来计算所述处理后图像数据。
4. 根据权利要求2所述的液晶显示装置，其中所述过驱动处理电路每两个或更多个像素地来对所述第二存储器进行所述压縮图像数据 的写入操作和读取操作。
5. 根据权利要求4所述的液晶显示装置，其中所述两个或更多个 像素的每个包含用于红色显示的R显示点、用于绿色显示的G显示点和 用于蓝色显示的B显示点，每个图像数据包含表示所述R显示点的灰度的R数据、表示所述G 显示点的灰度的G数据和表示所述B显示点的灰度的B数据，以及每个所述压縮图像数据包含通过从所述两个或更多个像素的R数 据的平均值提取高位而计算的R平均数据、通过从所述两个或更多个像 素的G数据的平均值提取高位而计算的G平均数据和通过从所述两个或 更多个像素的B数据的平均值提取高位而计算的B平均数据。
6. 根据权利要求l所述的液晶显示装置，其中所述LCD面板具有 多个像素，每个像素包含用于红色显示的R显示点、用于绿色显示的G 显示点和用于蓝色显示的B显示点，每个图像数据包含表示R显示点的灰度的R数据、表示G显示点的 灰度的G数据和表示B显示点的灰度的B数据，以及在所述压縮图像数据的产生中，所述R数据和所述B数据的压縮比 高于所述G数据的压縮比。
7. 根据权利要求l所述的液晶显示装置，其中所述过驱动处理电 路包括压縮处理电路，其构造成压縮从所述第一存储器读出的所述当前 帧图像数据，从而产生所述压縮图像数据；过驱动图像数据产生电路，其构造成基于从所述第二存储器读出 的所述前一帧压縮图像数据来对从所述第一存储器读出的所述当前帧 图像数据进行过驱动处理，从而产生过驱动图像数据；视频/静止图像确定电路，其构造成将从所述压縮处理电路接收的 当前帧压縮图像数据与从所述第二存储器读出的所述前一帧压缩图像数据进行比较；以及选择器，其构造成响应于从所述视频/静止图像确定电路的输出，选择从所述第一存储器读出的所述当前帧图像数据和所述过驱动图像 数据中的一个作为处理后图像数据。
8. —种LCD驱动器，包括第一存储器，其构造成从外部接收图像数据并将所述图像数据存储在其中；第二存储器；过驱动处理电路，其构造成压縮从所述第一存储器读出的图像数 据以产生压縮图像数据，将产生的压缩图像数据写入到所述第二存储 器中，以及基于从所述第一存储器读出的当前帧的图像数据和从所述 第二存储器读出的前一帧的压縮图像数据来进行过驱动处理，从而产生处理后图像数据；和数据线驱动部，其构造成响应于所述处理后图像数据来驱动LCD 面板的数据线。
9. 根据权利要求8所述的LCD驱动器，其中对于每两个或更多个 像素，所述过驱动处理电路从所述第一存储器读取所述图像数据。
10. 根据权利要求9所述的LCD驱动器，其中所述过驱动处理电路包括并行/串行转换电路，其构造成对从所述第一存储器读出的所述当 前帧图像数据进行并行/串行转换处理，从而为每一像素输出图像数据； 以及处理后图像数据产生部，其构造成基于从所述并行/串行转换电路 输出的所述当前帧图像数据和从所述第二存储器读出的所述前一帧压 縮图像数据来计算所述处理后图像数据。
11. 根据权利要求9所述的LCD驱动器，其中所述过驱动处理电路每两个或更多个像素地来对所述第二存储器进行所述压縮图像数据的 写入操作和读取操作。
12. 根据权利要求11所述的LCD驱动器，其中所述两个或更多个 像素的每个包含用于红色显示的R显示点、用于绿色显示的G显示点和 用于蓝色显示的B显示点，每个图像数据包含表示R显示点的灰度的R数据、表示G显示点的 灰度的G数据和表示B显示点的灰度的B数据，以及每个所述压縮图像数据包含通过从所述两个或更多个像素的R数 据的平均值提取高位而计算的R平均数据、通过从所述两个或更多个像 素的G数据的平均值提取高位而计算的G平均数据和通过从所述两个或 更多个像素的B数据的平均值提取高位而计算的B平均数据。
13. 根据权利要求8所述的LCD驱动器，其中所述LCD面板具有多 个像素，每个像素包含用于红色显示的R显示点、用于绿色显示的G显 示点和用于蓝色显示的B显示点，每个图像数据包含表示R显示点的灰度的R数据、表示G显示点的 灰度的G数据和表示B显示点的灰度的B数据，以及在所述压縮图像数据的产生中，所述R数据和所述B数据的压縮比 高于所述G数据的压縮比。
14. 根据权利要求8所述的LCD驱动器，其中所述过驱动处理电路包括压縮处理电路，其构造成压縮从所述第一存储器读出的所述当前 帧图像数据，从而产生所述压縮图像数据；过驱动图像数据产生电路，其构造成基于从所述第二存储器读出 的所述前一帧压縮图像数据来对从所述第一存储器读出的所述当前帧 图像数据进行过驱动处理，从而产生过驱动图像数据；视频/静止图像确定电路，其构造成将从所述压縮处理电路接收的 所述当前帧压縮图像数据与从所述第二存储器读出的所述前一帧压縮图像数据进行比较；以及选择器，其构造成响应于从所述视频/静止图像确定电路的输出， 来选择从所述第一存储器读出的所述当前帧图像数据和所述过驱动图 像数据中的一个作为所述处理后图像数据。
15. —种LCD驱动器的操作方法，包括从外部接收图像数据，从而将所述图像数据存储在所述LCD驱动 器的第一存储器中；压縮从所述第一存储器读出的所述图像数据，从而产生压縮图像 数据；将产生的压縮图像数据写入到所述LCD驱动器的第二存储器中； 基于从所述第一存储器读出的当前帧的图像数据和从所述第二存储器读出的前一帧的压縮图像数据来进行过驱动处理，从而产生处理后图像数据；以及响应于所述处理后图像数据驱动LCD面板的数据线。
全文摘要
本发明涉及一种液晶显示器、LCD驱动器和LCD驱动器的操作方法。在本发明的一个方面中，液晶显示装置包括液晶显示(LCD)面板；和LCD驱动器。所述LCD驱动器包括第一存储器，其具有比一帧的图像数据的容量大的容量且构造成从外部接收图像数据并将图像数据存储在其中；第二存储器；过驱动处理电路，其构造成压缩从所述第一存储器读出的图像数据以产生压缩的图像数据，将产生的压缩的图像数据写入到所述第二存储器中，并根据从所述第一存储器读出的当前帧的图像数据和从所述第二存储器读出的前一帧的压缩的图像数据进行过驱动处理，从而产生处理后图像数据；和数据线驱动部分，其构造成响应于所述处理后图像数据驱动所述LCD面板的数据线。
文档编号G09G3/36GK101425277SQ200810171039
公开日2009年5月6日 申请日期2008年10月31日 优先权日2007年10月31日
发明者能势崇, 降旗弘史 申请人:恩益禧电子股份有限公司