一种时钟恢复系统和方法

专利名称：一种时钟恢复系统和方法
技术领域：
本发明涉及一种时钟恢复系统和方法，尤其涉及的是一种用于级联控 制单线传输方案的时钟恢复系统和方法。
背景技术：
随着LED的广泛使用，采用LED发射三基色以按照像素形成图像的 LED显示装置已经被大量制造，并用于运动场、建筑物侧面、火车站内的 信息显示板或广告板上。
LED显示装置主要包括控制电路和若干LED。在LED控制领域，主要 存在着单总线并行传输结构、多线(如两线、四线)串行传输结构以及单 线串行传输结构等3种用于系统内级联控制信号传输的方案。
如图1所示为单线串行传输方案示意图，图中所示系统中各灯具之间 采用单根信号线进行连接，灯具的控制信号由左端的控制器发出，由左向
右依次传输经过灯具1至灯具n。这种级联方式将时钟信号及数据信号集成 在一条级联传输线上，相对于单总线并行传输结构及多线串行传输结构来 说，在保证了系统级联性能的前提下，降低了系统复杂度和系统实现的成 本。
在这样的系统当中，每一级灯具的控制装置需要对串行输入信号进行 时钟信号恢复，以获得灯点控制信号的釆样值，从而进行灯点显示的控制；
行重建，从而生成级联输出数据，因此，控制装置还需要对串行输入信号 进行数据重建时钟的恢复。
在现有的技术方案当中， 一种方法是采用固定的级联串行数据位宽， 取本地时钟频率的某一分频值作为级联信号的频率值，并在固定位置使用 该时钟信号对级联数据进行采样取值，以实现显示控制信号的生成及输出 信号的重建；另一种方法则是对级联串行信号的周期长度及每1位数据高 低电平的长度做出范围限定，并在相应位置使用本地时钟信号对级联信号 采样取值，当级联数据的周期或高、低电平的长度超过上述范围，则视为
无效信号。
由上可见，现有的时钟恢复方法对整个级联《连中的级联串行信号周期
提出严格的要求，增加了系统控制的难度、降低了系统的抗干扰能力；另
一方面，如果要增强系统的抗干扰能力，则必须增大级联信号的周期长度, 而这会降低级l关传输速率，从而降低了系统的显示性能。 因此，现有技术存在缺陷，有待于进一步改进。

发明内容
本发明所要解决的技术问题是，针对现有技术的不足，提供一种时钟
恢复系统和方法，尤其是LED控制系统单线串行传输方案的时钟恢复系统 和方法
技术领域：
本发明的技术方案如下
一种时钟恢复系统，其中，包括本地时钟模块，时钟信号提取模块； 所述本地时钟模块用于给所述时钟信号提取模块提供本地时钟信号;所述 时钟信号提取模块包含
计数器1,用于对预设位数输入信号累计包含的本地时钟个数进行计 数，得到第一计数结果，发送给除法器l;
计数器2，用于对每位输入信号所包含的本地时钟个数进行计数，得到 第二计数结果，发送给除法器2;
除法器l，用于计算所述预设位数输入信号中，平均每位输入信号所包 含的本地时钟个数，得到第三计数结果，发送给除法器2;
除法器2，用于计算所述第二计数结果和所述第三计数结果的比值，输 出给时钟输出单元；
时钟输出单元，用于在所述比值为预设数值时，在各预设数值对应的 输出时刻，输出各个预设置时钟信号，其中，各相邻预设数值对应的输出 时刻，相互间隔至少两个本地时钟周期。
所述的时钟恢复系统，其中，所述时钟输出单元设置判断子单元，用
于判断在所述除法器2输出为第一预设数值、第二预设数值、第三预设数 值时，分别输出第一时钟信号、第二时钟信号、第三时钟信号的高电平， 各高电平的持续时间为 一个本地时钟周期。
一种时钟恢复方法，其中，该方法包含以下步骤 Al、发送本地时钟信号；
A2、对预设位数输入信号累计包含的本地时钟个数进行计数，得到 第一计数结果；
A3、对每位输入信号所包含的本地时钟个数进行计数，得到第二计 数结果；
A4、计算所述预设位数输入信号中，平均每位输入信号所包含的本
地时钟个数，得到第三计数结果；
A5、计算所迷第二计数结果和所述第三计数结果的比值；
A6、在所迷比值为预设数值时，在各预设数值对应的输出时刻，输
出各个预设置时钟信号，其中，各相邻预设数值对应的输出时刻，相互
间隔至少两个本地时钟周期。
所述的时钟恢复方法，其中，步骤A2、 A3中，每位输入信号为一个完 整周期的脉冲信号。
所述的时钟恢复方法，其中，步骤A2、 A3中，所述输入信号设置为 以高电平时间较长的信号为逻辑1,高电平时间较短的信号为逻辑O,其中 逻辑1的高电平时间比逻辑O的高电平时间至少大两个本地时钟周期。
所述的时钟恢复方法，其中，步骤A6中，各相邻预设数值对应的输出 时刻，相互间隔两个本地时钟周期。
所述的时钟恢复方法，其中，步骤A6中，在所述比值为第一预设数值、
第二预设数值、第三预设数值时，在各预设数值对应的输出时刻，分别输 出第一时钟信号、第二时钟信号、第三时钟信号。
所述的时钟恢复方法，其中，在分别输出第一时钟信号、第二时钟信
号、第三时钟信号时，执行以下步骤分别输出第一时钟信号、第二时钟
信号、第三时钟信号的高电平，各高电平的持续时间均为一个本地时钟周期。
所述的时钟恢复方法，其中，所述第一预设数值、所述第二预设数值、 所述第三预设数值分别为二分之一、四分之一、四分之三。
所述的时钟恢复方法，其中，所述第一预设数值、所述第二预设数值、 所述第三预设数值分别为八分之五、八分之三、一。
采用上述方案，通过提取级联输入数据的时钟信号，直接在级联串行 输入数据中恢复出时钟信号，增加了系统实现的灵活性，提高了级联性能。


图l是现有技术的单线传输方案示意图； 图2为本发明中串行数据每1位信号的协定方法； 图3是本发明时钟恢复系统的结构示意图； 图4是本发明的一种优选实施例的波形时序图； 图5是本发明的一种优选实施例的波形时序图； 图6是本发明的 一种优选实施例的波形时序图。
具体实施例方式
以下结合附图和具体实施例，对本发明进行详细说明。 实施例1
如图3所示，本发明提供一种时钟恢复系统，该系统包含了本地时钟
模块和时钟信号提取模块，本地时钟模块为时钟信号提取模块提供本地时 钟信号，时钟信号提取模块包含了计数器1、计数器2、除法器l、除法器
2及时钟输出单元，其中，计数器1对连续n位级联串行输入信号sin累计 包含的本地时钟周期个数进行计数，得到第一计数结果time—last,并将 time」ast发送给除法器1,其中n的取值由系统预设；除法器1将time—last 的值除以n得到第二计数结果time—last—ave,并将time—last—ave发送给除法 器2;计数器2对每一位串行输入信号sin所包含的本地时钟个数进行计数 得到计数结果cnt,并将cnt发送给除法器2;除法器2根据输入的cnt和 time—last—ave得出二者比值elk—choose,发送给时钟输出单元，时钟输出单 元根据不同的clk一choose值，在clk一choose为系统预设的数值时，在该预 设数值的对应输出时刻，输出不同的时钟信号。在本发明中elk—choose的 取值对本发明的实现是关键的，对于clk一choose的取值需要满足的基本条 件是，三个clk一choose取J直在一个信号周期的范围内的时间间隔至少为本 地时钟周期的两倍，也即在一个信号周期内选取三个时间点，各点之间两 两间隔至少2个本地时钟周期，这样才能有区别地才是:f又出三个不同的时钟 信号，用于单线传输方案的级联串行数据重建输出。
比如可以在clk_choose的值等于二分之一时，在除法器2输出二分之 一的时刻，时钟输出单元输出第一时钟信号d—sync;在clk_choose的值等 于四分之一时，在除法器2输出四分之一的时刻，时钟输出单元输出第二 时钟信号dO—sync;在clk一choose的值等于四分之三时，在除法器2输出四 分之三的时刻，时钟输出单元输出第三时钟信号dl一sync,完成时钟恢复的 过程。
当然，本发明不限于仅仅恢复三个时钟信号，在需要的情况下，利用 上述系统的发明思想，同样可以恢复出四个、五个甚至更多需要的时钟信 号。
上述系统中time—last及time—last—ave的取值，是采用之前多位信号周
期的输入信号中，所含本地时钟clk个数的总数及其平均值；例如，采用至 少2位信号周期的输入信号所含本地时钟clk个数的总数及其平均值，而非 之前1位信号周期的输入信号所含本地时钟elk个数，这样的做法可以避 免因输入信号sin突变而导致时钟信号d—sync、 d0—sync、 dl—sync提取位置 出现较大偏移，从而使后面利用上述三个时钟信号进行数据信号采样的模 块出现错误。 实施例2
本发明提供一种时钟恢复方法，该方法包含以下步骤本地时钟模块 向时钟信号提取模块提供频率一致的本地时钟信号；计数器1使用本地时 钟信号，对系统预先设定固定位数的级联输入信号累计包含的本地时钟个 数进行计数，得到第一计数结果time—last;计数器2使用本地时钟信号对 每位输入信号所包含的本地时钟个数进行计数，得到第二计数结果;除法 器1根据第一计数结果计算所述预设的固定位数输入信号中，平均每位输 入信号所包含的本地时钟个数，得到第三计数结果time一last—ave;除法器2 计算所述第二计数结果和所述第三计数结果的比值dk一choose。
然后，在所述比值为第一预设数值时，时钟输出单元输出第一时钟信 号；在所述比值为第二预设数值时，时钟输出单元输出第二时钟信号；在 所述比值为第三预设数值时，时钟输出单元输出第三时钟信号；其中，所 述第一预设数值、第二预设数值、第三预设数值的输出时刻，两两间隔至 少两个本地时钟周期。这样，能够保证提取出的各个时钟信号的高电平不 会重合在一起。
如图4所示是该方法一种实施例的时序图，在该时序图中，逻辑1的 高电平时间为5个本地时钟周期，逻辑0的高电平时间为2个本地时钟周 期，逻辑1的高电平时间比逻辑0的高电平时间大3个本地时钟周期，系 统预设的统计位数为16位，即系统设定对图4中所示第2位输入信号之前 16位的输入信号所累计包含的本地时钟个数进行计数，在本例中第一计数
结果为128,在除法器1中使用128除以16得到平均每位数据包含的本地 时钟个数time—last—ave为8，除法器2输出第二计数结果和第三计数结果的 比值，时钟输出单元在除法器2输出比值elk—choose为二分之一时，输出 第一时钟信号d—sync信号的高电平，在clk_choose为四分之一时，输出第 二时钟信号d0_sync信号的高电平，在clk一choose为四分之三时，输出第三 时钟信号dl_sync信号的高电平。
如图4所示，四分之一、二分之一、四分之三相互之间，间隔了两个 本地时钟周期。
并且，上述3个高电平均在1个本地时钟信号周期之后降为低电平。 时钟输出单元在除法器2输出比值clk一choose为其他数值时，保持时钟信 号的低电平不变。使用这种方法，直接从输入的级联信号中提取到时钟信 号，不需要限定输入信号的脉宽范围，实现了系统的灵活性要求。
实施例3
作为一种信号协定方法，在实施例2的基础上，如图2所示，级联输 入信号使用一个完整周期的脉沖信号作为1位，即在一位数据当中包含了 高电平和低电平。这样，有利于提高时钟信号提取的准确度。
实施例4
作为一种信号协定方法，在实施例2的基础上，级联输入信号可以通 过不同的占空比来区分每1位信号的逻辑O和逻辑1,逻辑1的高电平时间 大于逻辑0的高电平时间至少两个本地时钟周期。如图5所示，是该优选 实施例的波形时序图，在该实施例中，逻辑1的高电平时间为6个本地时 钟周期，逻辑0的高电平时间为2.5个本地时钟周期，逻辑l的高电平时间 比逻辑0高电平时间大3.5个本地时钟周期，图示第2位输入信号之前16 位的输入信号平均每位包含的本地时钟个数time—last—ave为8，时钟输出单 元在elk—choose为二分之一时，输出第一时钟信号d_sync的高电平，在 elk—choose为四分之一时，输出第二时钟信号dO—sync的高电平，在
clk_choose为四分之三时，输出第三时钟信号dl一sync的高电平，上述3个 高电平均在1个本地时钟周期之后降为低电平。
再如图6所示，逻辑1的高电平时间为9个本地时钟周期，逻辑0的 高电平时间为5个本地时钟周期，逻辑1的高电平时间比逻辑0的高电平 时间大4个本地时钟周期，在图示第2位输入信号之前，对连续的IO位信 号所累计包含的时钟个数进行计数，计数结果为150，则该10位输入信号 平均每位包含的本地时钟个数time—last—ave为15,时钟输出单元在 clk_choose为十五分之七时，输出第一时钟信号d—sync的高电平，在 clk一choose为十五分之三时，输出第二时钟信号dO—sync的高电平，在 clk一choose为十五分之十时，输出第三时钟信号dl一sync的高电平，上述3 个高电平均在1个本地时钟周期之后降为低电平。这样在每位级联信号高 电平相差4个本地时钟的情况下同样精确的恢复出了三个时钟信号，达到 了预期的发明效果。
实施例5
在实施例2至4中，时钟输出单元，输出时钟信号的方法可以是在 除法器2输出三个预设数值时，分别输出三个时钟信号的高电平，该时钟 信号的高电平时间经过与本地时钟周期相等的时间后降下，即各高电平的 持续时间均为 一个本地时钟周期。这样能够避免在三个预设数值输出时刻 间隔较小时，提取到三个时钟信号高电平距离较近甚至重合在一起，从而 影响后续数据重建输出。
实施例6
在实施例5的基础上，优选在除法器2输出的第一预设数值为二分之
一时，输出第一时钟信号的高电平；在第二预设数值为四分之一时，输出 第二时钟信号的高电平；在第三预设数值为四分之三时，输出第三时钟信
号的高电平，上述各高电平在经过一个时钟周期后将为低电平。这种情况 下，三个预设数值的输出时刻之间，间隔两个本地时钟周期，能够准确无
误地提取到三个时钟信号。
通过本发明技术方案得到的第一时钟信号d一sync信号用于对每1位串 行输入信号sin进行采样得到该位信号的采样值；第二时钟信号d0一sync信 号用于在重建输出信号时确定逻辑0的高电平下降时刻，第三时钟信号 dl一sync用于在重建输出信号时确定逻辑1的高电平下降时刻。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以 改进或变换，比如本领域技术人员在本发明的教导下也可选择第 一预设数 值、第二预设数值和第三预设数值分别为八分之五、八分之三、 一，还可 以选择十六分之七、十六分之三、十六分之十等等取值，对于这样的变换， 均应落入本发明的权利要求保护范围。
权利要求
1、一种时钟恢复系统，其特征在于，包括本地时钟模块，时钟信号提取模块；所述本地时钟模块用于给所述时钟信号提取模块提供本地时钟信号；所述时钟信号提取模块包含计数器1，用于对预设位数输入信号累计包含的本地时钟个数进行计数，得到第一计数结果，发送给除法器1；计数器2，用于对每位输入信号所包含的本地时钟个数进行计数，得到第二计数结果，发送给除法器2；除法器1，用于计算所述预设位数输入信号中，平均每位输入信号所包含的本地时钟个数，得到第三计数结果，发送给除法器2；除法器2，用于计算所述第二计数结果和所述第三计数结果的比值，输出给时钟输出单元；时钟输出单元，用于在所述比值为预设数值时，在各预设数值对应的输出时刻，输出各个预设置时钟信号，其中，各相邻预设数值对应的输出时刻，相互间隔至少两个本地时钟周期。
2、 根据权利要求1所述的时钟恢复系统，其特征在于，所述时钟输 出单元设置判断子单元，用于判断在所述除法器2输出为第一预设数值、 第二预设数值、第三预设数值时，分别输出第一时钟信号、第二时钟信号、 第三时钟信号的高电平，各高电平的持续时间为 一个本地时钟周期。
3、 一种时钟恢复方法，其特征在于，该方法包含以下步骤 Al、发送本地时钟信号；A2、对预设位数输入信号累计包含的本地时钟个数进行计数，得到 第一计数结果；A3、对每位输入信号所包含的本地时钟个数进行计数，得到第二计 数结果；A4、计算所述预设位数输入信号中，平均每位输入信号所包含的本地时钟个数，得到第三计数结果；A5、计算所述第二计数结果和所述第三计数结果的比值；A6、在所述比值为预设数值时，在各预设数值对应的输出时刻，输出各个预设置时钟信号，其中，各相邻预设数值对应的输出时刻，相互间隔至少两个本地时钟周期。
4、 根据权利要求3所述的时钟恢复方法，其特征在于，步骤A2、 A3中，每位输入信号为一个完整周期的脉冲信号。
5、 根据权利要求3所述的时钟恢复方法，其特征在于，步骤A2、 A3中，所述输入信号设置为以高电平时间较长的信号为逻辑1,高电平 时间较短的信号为逻辑O,其中逻辑1的高电平时间比逻辑O的高电平时间 至少大两个本地时钟周期。
6、 根据权利要求3所述的时钟恢复方法，其特征在于，步骤A6中， 各相邻预设数值对应的输出时刻，相互间隔两个本地时钟周期。
7、 根据权利要求3至6任一所述的时钟恢复方法，其特征在于，步 骤A6中，在所述比值为第一预设数值、第二预设数值、第三预设数值时， 在各预设数值对应的输出时刻，分别输出第一时钟信号、第二时钟信号、 第三时钟信号。
8、 根据权利要求7所述的时钟恢复方法，其特征在于，在分别输出 第一时钟信号、第二时钟信号、第三时钟信号时，执行以下步骤分别输 出第一时钟信号、第二时钟信号、第三时钟信号的高电平，各高电平的持 续时间均为 一个本地时钟周期。
9、 根据权利要求7所述的时钟恢复方法，其特征在于，所述第一预 设数值、所述第二预设数值、所述第三预设数值分别为二分之一、四分之 一、四分之三。
10、 根据权利要求7所述的时钟恢复方法，其特征在于，所述第一预 设数值、所述第二预设数值、所述第三预设数值分别为八分之五、八分之
全文摘要
本发明公开了一种时钟恢复系统和时钟恢复方法，时钟恢复系统包括本地时钟模块，时钟信号提取模块；所述本地时钟模块用于给所述时钟信号提取模块提供时钟信号所述时钟信号提取模块包含计数器1，计数器2，除法器1，除法器2及时钟输出单元。本发明的时钟恢复系统通过提取级联输入数据的时钟信号，在级联串行输入数据中恢复时钟信号，恢复出的时钟信号精确度高，错误率低。
文档编号G09F9/33GK101394703SQ200810224520
公开日2009年3月25日 申请日期2008年10月17日 优先权日2008年10月17日
发明者伍更新, 公培森, 邵寅亮 申请人:北京巨数数字技术开发有限公司