专利名称：显示装置的移位寄存器的制作方法
技术领域：
本发明相关于一种移位寄存器，尤指一种液晶显示器的移位寄存器。
背景技术：
液晶显示器(liquid crystal display, LCD)具有低辐射、体积小及低耗能等优 点，已逐渐取代传统的阴极射线管显示器(cathode ray tube display, CRT),因而 被广泛地应用在笔本记电脑、个人数字助理(personal digital assistant, PDA)、 平面电视，或移动电话等资讯产品上。传统液晶显示器的方式是利用外部驱 动芯片来驱动面板上的像素以显示影像，但为了减少元件数目并降低制造成 本，近年来逐渐发展成将驱动电路的结构直接制作于显示面板上，例如应用 将栅极驱动电路(gate driver)整合于液晶面板(gate on array, GOA)的技术。
请参考图1，图1为现有技术中一液晶显示装置100的简化模块示意图。 图1仅显示了液晶显示装置100的部分结构，包含复数条栅极线GL(1) GL(N)、 一移位寄存器(shift register) 110、 一时钟(clock)产生器120和一 电源供应器130。时钟产生器120可提供移位寄存器IIO运作所需的起始脉冲 信号VST和两时钟信号CK和XCK，而电源供应器130可提供移位寄存器110 运作所需的操作电压VSS。时钟信号CK和XCK以预定周期在高低电位之间 切换极性，且在同一时间具相反极性。移位寄存器110包含有复数级串接的 移位寄存单元SR (1) SR (N)，每一级移位寄存单元耦接于相对应的栅 极线、下一级移位寄存单元的第一输入端IN1，以及前一级移位寄存单元的第 二输入端IN2。依据时钟信号CK、 XCK和起始脉冲信号VST，移位寄存器 110可分别通过移位寄存单元SR(1) SR(N)依序输出栅极驱动信号GS(1) GS(N)至相对应的栅极线GL(1) GL(N)。请参考图2，图2为现有技术的液晶显示装置100中一第n级移位寄存单 元SR (n)的示意图(n为介于l和N之间的整数)。移位寄存单元SR (n) 包含一第一输入端IN1、 一第二输入端IN2、 一输出端OUT、 一节点Q(n)、 —输入电路10、一提升电路(pull-up circuit)20、 一下拉电路(pull-down circuit) 30，以及一维持电路40。移位寄存单元SR (n)的第一输入端IN1耦接于前 一级移位寄存单元SR (n-l)的输出端OUT，第二输入端IN2耦接于下一级 移位寄存单元SR (n+l)的输出端OUT，而输出端OUT (n)耦接于下一级 移位寄存单元SR (n+l)的第一输入端IN1和栅极线GL(n)。在现有技术的液 晶显示装置100中，输入电路10的晶体管开关Tl依据前一级栅极驱动信号 GS(n-l)来维持节点Q(n)的电位，提升电路20的晶体管开关T2和T3分别依 据节点Q(n)的电位和下一级栅极驱动信号GS(n+l)来输出栅极驱动信号 GS(n)，下拉电路30的晶体管开关T4依据下一级栅极驱动信号GS(n+l)来维 持节点Q(n)的电位，而维持电路40的晶体管开关T5依据时钟信号CK来控 制节点Q(n)和输出端OUT之间的信号导通路径。现有技术的液晶显示装置 100需依据下一级栅极驱动信号GS(n+l)来维持节点Q(n)的电位，电路布局复 杂，同时亦无法有效地维持输出端OUT的电位。
请参考图3，图3为现有技术中一液晶显示装置200的简化模块示意图。 图2仅显示了液晶显示装置200的部分结构，包含复数条栅极线GL(1) GL(N)、 一移位寄存器210、 一时钟产生器220和一电源供应器230。时钟产 生器220可提供移位寄存器210运作所需的起始脉冲信号VST和两时钟信号 CK和XCK，而电源供应器230可提供移位寄存器210运作所需的操作电压 VDD和VSS。时钟信号CK和XCK以预定周期在高低电位之间切换极性， 且在同一时间具相反极性。移位寄存器210包含有复数级串接的移位寄存单 元SR (1) SR (N)，每一级移位寄存单元的输出端耦接于相对应的栅极 线和下一级移位寄存单元。依据时钟信号CK、 XCK和起始脉冲信号VST， 移位寄存器210可分别通过移位寄存单元SR (1) SR (N)依序输出栅极驱动信号GS(1) GS(N)至相对应的栅极线GL(1) GL(N)。
请参考图4，图4为现有技术的液晶显示装置200中一第n级移位寄存单 元SR (n)的示意图(n为介于1和N之间的整数)。移位寄存单元SR (n) 包含一输入端IN(n)、 一输出端OUT (n)、 一输入电路10、 一提升电路20， 以及一下拉电路30。移位寄存单元SR(n)的输入端IN(n)耦接于前一级移位 寄存单元SR (n-l )，而输出端OUT (n)耦接于下一级移位寄存单元SR (n+l ) 和栅极线GL(n)。在现有技术的液晶显示装置200中，输入电路10的晶体管 开关Tl依据前一级栅极驱动信号GS(n-l)来维持节点Ql(n)的电位，提升电路 20的晶体管幵关T2和T3分别依据节点Ql(n)和Q2(n)的电位来输出栅极驱动 信号GS(n)，下拉电路30的晶体管开关T4 T6则用来维持节点Ql(n)和Q2(n) 的电位。现有技术的液晶显示装置200不需使用下一级栅极驱动信号GS(n+l) 来做为反馈信号，但仍有电路布局复杂的缺点。
发明内容
本发明提供一种移位寄存器，其包含复数级串接的移位寄存单元，其中 每一级移位寄存单元包含一输入端、 一输出端、 一第一节点、 一第二节点、 一输入电路、 一提升电路，以及一下拉电路。该级移位寄存单元于输入端接 收一输入电压，并于输出端提供一输出电压。输入电路依据该输入电压的电 位来控制一第一时钟信号和该第一节点之间的信号导通路径。提升电路依据 该第一节点的电位来控制一第二时钟信号和该输出端之间的信号导通路径以 提供该输出电压，其中该第一和第二时钟信号以一预定周期在一高电位和一 低电位之间切换极性，且在同一周期内该第一和第二时钟信号的极性相反。 下拉电路包含一下拉单元和一控制单元。该下拉单元依据该第二节点的电位 来维持该第一节点或该输出端的电位，而该控制单元依据该第一时钟信号、 该第二时钟信号和该第一节点的电位来维持该第二节点的电位。
本发明另提供一种移位寄存器，其包含复数级串接的移位寄存单元，其中每一级移位寄存单元包含一输入端、 一输出端、 一第一节点、 一第二节点、 一输入电路、 一提升电路，以及一下拉电路。该级移位寄存单元于输入端接 收一输入电压，并于输出端提供一输出电压。输入电路依据该输入电压的电 位来控制一第一时钟信号和该第一节点之间的信号导通路径。提升电路依据 该第一节点的电位来控制一第二时钟信号和该输出端之间的信号导通路径以 提供该输出电压，其中该第一和第二时钟信号系以一预定周期在一高电位和 一低电位之间切换极性，且在同一周期内该第一和第二时钟信号的极性相反。 下拉电路包含一下拉单元和一控制单元。该下拉单元依据该第二节点的电位 来维持该第一节点或该输出端的电位，而该控制单元依据依据一偏压和该第 一节点的电位来维持该第二节点的电位。
在本发明的液晶显示装置中，下拉电路能以较少元件来进行下拉运作， 不但能简化电路布局，同时亦能有效地维持输出端OUT的电位。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面 描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中一液晶显示装置的简化模块示意图2为图1的液晶显示装置中一第n级移位寄存单元的示意图3为现有技术中另一液晶显示装置的简化模块示意图4为图3的液晶显示装置中一第n级移位寄存单元的示意图5为本发明中一液晶显示装置的简化模块示意图6为本发明第一实施例中一第n级移位寄存单元的示意图； 图7为本发明第二实施例中一第n级移位寄存单元的示意图S为本发明中另一液晶显示装置的简化模块示意图；图9为本发明第三实施例中一第n级移位寄存单元的示意图10为本发明第四实施例中一第n级移位寄存单元的示意图
附图标号
10 14 输入电路VST起始脉冲信号
20 24提升电路CK、 XCK 时钟信号
30 34 下拉电路Q(n)、 P(n) 节点
41 44 下拉单元T1 TS 晶体管开关
51 54控制单元VDD、 VSS 电压
40 维持电路OUT、 OUT (n) 输出端
100、 200、 300、 400液晶显示装置
110、 210、 310、 410移位寄存器
120、 220、 320、 420时钟产生器
130、 230、 330、 430电源供应器
IN1、 IN2、 IN (n)输入端
GL(1) GL(N)、 GL(n) GS(1) GS(N)、 GS(n) SR (1) SR (N) 、 SR (n-l) SR (n) 、 SR (n+l)
具体实施例方式
[极驱动
Y丄-
移位寄存单元
请参考图5，图5为本发明中一液晶显示装置300的简化模块示意图。图 5仅显示了液晶显示装置300的部分结构，包含复数条栅极线GL(1) GL(N)、 一移位寄存器310、 一时钟产生器320和一电源供应器330。时钟产生器320 可提供移位寄存器310运作所需的起始脉冲信号VST和两时钟信号CK和 XCK，而电源供应器330可提供移位寄存器310运作所需的操作电压VSS。 时钟信号CK和XCK以预定周期在高低电位之间切换极性，且在同一时间具相反极性。移位寄存器310包含有复数级串接的移位寄存单元SR (1) SR (N)，每一级移位寄存单元的输出端耦接于相对应的栅极线和下一级移位寄 存单元的输入端。依据时钟信号CK、 XCK和起始脉冲信号VST，移位寄存 器310可分别通过移位寄存单元SR (1) SR (N)依序输出栅极驱动信号 GS(1) GS(N)至相对应的栅极线GL(1) GL(N)。
请参考图6，图6为本发明第一实施例的液晶显示装置300中一第n级移 位寄存单元SR (n)的示意图(n为介于1和N之间的整数)。移位寄存单 元SR (n)包含一输入端IN (n)、 一输出端OUT (n)、节点Q(n)和P(n)、 一输入电路ll、 一提升电路21，以及一下拉电路31。移位寄存单元SR(N) 的输入端IN (n)耦接于前一级移位寄存单元SR (n-l),而移位寄存单元 SR (n)的输出端OUT (n)耦接于下一级移位寄存单元SR (n+1)和栅极线 GL(n)。
输入电路11包含一晶体管开关T1，其栅极耦接于移位寄存单元SR (n) 的输入端IN(n)以接收栅极驱动信号GS(n-l)，其漏极耦接于时钟产生器320 以接收时钟信号XCK，而其源极耦接于节点Q(n)，因此能依据栅极驱动信号 GS(n-l)来控制时钟信号XCK和节点Q(n)之间的信号导通路径。提升电路21 包含一晶体管开关T2，其栅极耦接于节点Q(n)，漏极耦接于时钟产生器320 以接收时钟信号CK，而源极耦接于的输出端OUT (n)，因此能依据节点 Q(n)的电位来控制时钟信号CK和输出端OUT (n)之间的信号导通路径。
下拉电路31包含一下拉单元41和一控制单元51，下拉单元41可依据节 点P(n)的电位来维持节点Q(n)或输出端OUT(n)的电位，而控制单元51可依 据时钟信号CK、时钟信号XCK和节点Q(n)的电位来维持节点P(n)的电位。 在本发明第一实施例的下拉电路31中，下拉单元41包含晶体管开关T3和 T4:晶体管开关T3的栅极耦接于节点P(n)，漏极耦接于输出端OUT (n)， 而源极耦接于电源供应器330以接收操作电压VSS，因此能依据节点P(n)的 电位来维持输出端OUT(n)的电位；晶体管开关T4的栅极耦接于节点PO)，漏极耦接于节点Q(n)，而源极耦接于电源供应器330以接收操作电压VSS， 因此能依据节点P(n)的电位来维持节点Q(n)的电位。另一方面，控制单元51 包含晶体管开关T5 T7:晶体管开关T5的栅极和漏极皆耦接于时钟产生器 320以接收时钟信号CK，而源极耦接于节点P(n)，因此能依据时钟信号CK 来维持节点P(n)的电位；晶体管开关T6的栅极和漏极皆耦接于时钟产生器320 以接收时钟信号XCK，而源极耦接于节点P(n)，因此能依据时钟信号XCK 来维持节点P(n)的电位；晶体管开关T7的栅极耦接于节点Q(n)，漏极耦接于 节点P(n)，而源极耦接于电源供应器330以接收操作电压VSS，因此能依据 节点Q(n)的电位来维持节点P(n)的电位。
在第n级输出周期外的其它时间内，移位寄存单元SR (n)输出具低电 位的栅极驱动信号GS(n)，因此节点Q(n)需维持在低电位以确保晶体管开关 T2为关闭，如此栅极驱动信号GS(n)的电位才不会被时钟信号CK所影响。 假设时钟信号CK和XCK的责任周期(duty cycle)皆为1/2，此时由控制单 元51中晶体管开关T5和T6来分别控制50。/。的下拉运作当时钟信号CK具 高电位时，晶体管开关T5为导通而晶体管开关T6为关闭，节点P(n)会通过 导通的晶体管开关T5拉至时钟信号CK的高电位，进而开启晶体管开关T3 和T4以分别将输出端OUT(n)和节点Q(n)拉至低电位偏压VSS;当时钟信号 XCK具高电位时，晶体管开关T6为导通而晶体管开关T5为关闭，节点P(n) 会通过导通的晶体管开关T6拉至时钟信号XCK的高电位，进而开启晶体管 开关T3和T4以分别将输出端OUT(n)和节点Q(n)拉至低电位偏压VSS。
在第n级输出周期内，节点Q(n)需维持在高电位以开启晶体管开关T2， 进而输出具高电位的栅极驱动信号GS(n)。在进入移位寄存单元SR (n)的输 出周期前，输入电路11的晶体管开关T1会被前一级输出周期的高电位栅极 驱动信号GS(n-l)幵启，进而将节点Q(n)拉至时钟信号XCK的高电位。此时 控制单元51的晶体管开关T7亦会被导通，因此节点P(n)会被拉至低电位偏 压VSS，进而关闭晶体管开关T3和T4以停止下拉运作。请参考图7，图7为本发明第二实施例的液晶显示装置300中一第n级移 位寄存单元SR (n)的示意图(n为介于1和N之间的整数)。移位寄存单 元SR (n)包含一输入端IN (n)、 一输出端OUT (n)、节点Q(n)和P(n)、 一输入电路12、 一提升电路22，以及一下拉电路32。本发明第二实施例的输 入电路12和提升电路22和第一实施例的输入电路U和提升电路21的结构 相同，不同之处在于本发明第二实施例中下拉电路32的结构。本发明第二实 施例的下拉电路32包含一下拉单元42和一控制单元52。下拉单元42包含晶 体管开关T3和T4，可依据节点P(n)的电位来维持节点Q(n)或输出端OUT(n) 的电位。控制单元52包含晶体管开关T5 T8，晶体管开关T5和T6可依据 时钟信号CK和XCK来维持节点P(n)的电位，而并联的晶体管开关T7和T8 能依据节点Q(n)的电位来维持节点P(n)的电位。并联的晶体管开关T7和T8 驱动能力较强，因此本发明第二实施例的液晶显示装置300在维持节点P(X) 的电位时能提供更佳的下拉运作。
请参考图8，图8为本发明中一液晶显示装置400的模块示意图。图S仅 显示了液晶显示装置400的部分结构，包含复数条栅极线GL(1) GL(N)、 一 移位寄存器410、 一时钟产生器420和一电源供应器430。时钟产生器420可 提供移位寄存器410运作所需的起始脉冲信号VST和两时钟信号CK和XCK， 而电源供应器430可提供移位寄存器410运作所需的操作电压VDD和VSS。 时钟信号CK和XCK以预定周期在高低电位之间切换极性，且在同一时间具 相反极性。移位寄存器410包含有复数级串接的移位寄存单元SR (1) SR (N)，每一级移位寄存单元的输出端耦接于相对应的栅极线和下一级移位寄 存单元的输入端。依据时钟信号CK、 XCK和起始脉冲信号VST，移位寄存 器410可分别通过移位寄存单元SR (1) SR (N)依序输出栅极驱动信号 GS(1) GS(N)至相对应的栅极线GL(1) GL(N)。
请参考图9，图9为本发明第三实施例的液晶显示装置400中一第n级移 位寄存单元SR (n)的示意图(n为介于1和N之间的整数)。移位寄存单元SR (n)包含一输入端IN (n)、 一输出端OUT (n)、节点Q(n)和P(n)、 —输入电路13、 一提升电路23，以及一下拉电路33。移位寄存单元SR (N) 的输入端IN (n)耦接于前一级移位寄存单元SR (n-l)，而移位寄存单元 SR (n)的输出端OUT (n)耦接于下一级移位寄存单元SR (n+l)和栅极线 GL(n)。
输入电路13包含一晶体管开关T1，其栅极耦接于移位寄存单元SR (n) 的输入端IN(n)以接收栅极驱动信号GS(n-l)，其漏极耦接于时钟产生器420 以接收时钟信号XCK，而其源极耦接于节点Q(n)，因此能依据栅极驱动信号 GS(n-l)来控制时钟信号XCK和节点Q(n)之间的信号导通路径。提升电路23 包含一晶体管开关T2，其栅极耦接于节点Q(n)，漏极耦接于时钟产生器420 以接收时钟信号CK，而源极耦接于输出端OUT (n)，因此能依据节点Q(n) 的电位来控制时钟信号CK和输出端OUT (n)之间的信号导通路径。
下拉电路33包含一下拉单元43和一控制单元53，下拉单元43可依据节 点P(n)的电位来维持节点Q(n)或输出端OUT(n)的电位，而控制单元53可依 据时钟信号CK、时钟信号XCK和节点Q(n)的电位来维持节点P(n)的电位。 在本发明第三实施例的下拉电路33中，下拉单元43包含晶体管开关T3和 T4:晶体管开关T3的栅极耦接于节点P(n),漏极耦接于输出端OUT (n)， 而源极耦接于电源供应器430以接收操作电压VSS，因此能依据节点P(n)的 电位来维持输出端OUT(n)的电位；晶体管开关T4的栅极耦接于节点P(n)， 漏极耦接于节点Q(n)，而源极耦接于电源供应器430以接收操作电压VSS， 因此能依据节点P(n)的电位来维持节点Q(n)的电位。另一方面，控制单元53 包含晶体管开关T5和T6:晶体管开关T5的栅极和漏极皆耦接于电源供应器 430以接收操作电压VDD，而源极耦接于节点P(n)，因此能依据操作电压VDD 来维持节点P(n)的电位；晶体管开关T6的栅极耦接于节点Q(n)，漏极耦接于 节点P(n)，而源极耦接于电源供应器430以接收操作电压VSS，因此能依据 节点Q(n)的电位来维持节点P(n)的电位。在第n级输出周期外的其它时间内，移位寄存单元SR (n)输出具低电 位的栅极驱动信号GS(n)，因此节点Q(n)需维持在低电位以确保晶体管开关 T2为关闭，如此栅极驱动信号GS(n)的电位才不会被时钟信号CK所影响， 此时由控制单元53的晶体管开关T5来控制下拉运作，通过导通的晶体管开 关T5将节点P(n)拉至操作电压VDD的高电位。在第n级输出周期内，节点 Q(n)需维持在高电位以开启晶体管开关T2，进而输出具高电位的栅极驱动信 号GS(n)。在进入移位寄存单元SR (n)的输出周期前，输入电路13的晶体 管幵关T1会被前一级输出周期的高电位栅极驱动信号GS(n-l)开启，进而将 节点Q(n)拉至时钟信号XCK的高电位。此时下拉单元43的晶体管开关T6 亦会被导通，因此节点P(n)会被拉至低电位偏压VSS，进而关闭晶体管幵关 T3禾卩T4以停止下拉运作。
请参考图10，图10为本发明第四实施例的液晶显示装置300中一第n级 移位寄存单元SR (n)的示意图(n为介于1和N之间的整数)。移位寄存 单元SR (n)包含一输入端IN (n)、 一输出端OUT (n)、节点Q(n)和P(n)、 一输入电路14、 一提升电路24，以及一下拉电路34。本发明第四实施例的输 入电路14和提升电路24和第三实施例的输入电路13和提升电路23的结构 相同，不同之处在于本发明第四实施例中下拉电路34的结构。本发明第四实 施例的下拉电路34包含一下拉单元44和一控制单元54。下拉单元44包含晶 体管开关T3和T4，可依据节点P(n)的电位来维持节点Q(n)或输出端OUT(n) 的电位。控制单元54包含晶体管开关T5、 T7、 T8,晶体管开关T5的栅极和 漏极皆耦接于电源供应器430以接收操作电压VDD，而源极耦接于节点P(n)， 因此能依据操作电压VDD来维持节点P(n)的电位，而并联的晶体管开关T7 和T8能依据节点Q(n)的电位来维持节点P(n)的电位。并联的晶体管开关T7 和T8驱动能力较强，因此本发明第四实施例的液晶显示装置300在维持节点 P(n)的电位时能提供更佳的下拉运作。
在前述实施例中，晶体管开关T1 T8可为薄膜晶体管(thin film transistor,TFT)开关，或其它具类似功能的元件。在本发明的液晶显示装置中，下拉电 路能以较少元件来进行下拉运作，不但能简化电路布局，同时亦能有效地维 持输出端OUT的电位。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种移位寄存器，其特征在于，所述移位寄存器包含复数级串接的移位寄存单元，其中每一级移位寄存单元包含一输入端，用来接收一输入电压；一输出端，用来提供一输出电压；一第一节点；一第二节点；一输入电路，用来依据所述输入电压的电位来控制一第一时钟信号和所述第一节点之间的信号导通路径；一提升电路，用来依据所述第一节点的电位来控制一第二时钟信号和所述输出端之间的信号导通路径以提供所述输出电压，其中所述第一和第二时钟信号以一预定周期在一高电位和一低电位之间切换极性，且在同一周期内所述第一和第二时钟信号的极性相反；及一下拉电路，包含一下拉单元，用来依据所述第二节点的电位来维持所述第一节点或所述输出端的电位；及一控制单元，用来依据所述第一时钟信号、所述第二时钟信号和所述第一节点的电位来维持所述第二节点的电位。
2. 如权利要求1所述的移位寄存器，其特征在于，所述输入电路包含 一第一开关，包含一第一端，用来接收所述第一时钟信号； 一第二端，耦接于所述第一节点；及 一控制端，耦接于该级移位寄存单元的输入端。
3. 如权利要求1所述的移位寄存器，其特征在于，所述提升电路包含 一第二开关，包含一第一端，用来接收所述第二时钟信号；一第二端，耦接于所述输出端；及 一控制端，耦接于所述第一节点。
4. 如权利要求1所述的移位寄存器，其特征在于，所述下拉单元包含 一第三开关，包含一第一端，耦接于所述输出端； 一第二端，用来接收一偏压；及 一控制端，耦接于所述第二节点。
5. 如权利要求1所述的移位寄存器，其特征在于，所述下拉单元包含 一第四开关，包含一第一端，耦接于所述第一节点； 一第二端，用来接收一偏压；及 一控制端，耦接于所述第二节点。
6. 如权利要求1所述的移位寄存器，其特征在于，所述控制单元包含 一第五开关，包含一第一端，用来接收所述第一时钟信号； 一第二端，耦接于所述第二节点；及 一控制端，耦接于所述第五开关的第一端； 一第六开关，包含一第一端，用来接收所述第二时钟信号；一第二端，耦接于所述第二节点；及一控制端，耦接于所述第六开关的第一端；及一第七开关，包含一第一端，耦接于所述第二节点；一第二端，用来接收一偏压；及一控制端，耦接于所述第一节点。
7. 如权利要求6所述的移位寄存器，其特征在于，所述控制单元另包含:一第八开关，包含 一第一端，耦接于所述第二节点； 一第二端，用来接收所述偏压；及 一控制端，耦接于所述第七开关的控制端。
8.如权利要求1所述的移位寄存器，其特征在于，所述输入电路包含: 一第一开关，包含一第一端，用来接收所述第一时钟信号； 一第二端，耦接于所述第一节点；及 一控制端，耦接于该级移位寄存单元的输入端 所述提升电路包含-一第二开关，包含一第一端，用来接收所述第二时钟信号；一第二端，耦接于所述输出端；及一控制端，耦接于所述第一节点；所述下拉单元包含一第三开关，包含一第一端，耦接于所述输出端；一第二端，用来接收一偏压；及一控制端，耦接于所述第二节点；一第四开关，包含一第一端，耦接于所述第一节点；一第二端，用来接收所述偏压；及一控制端，耦接于所述第二节点；且该控制单元包含一第五开关，包含一第一端，用来接收所述第一时钟信号；一第二端，耦接于所述第二节点；及 一控制端，耦接于所述第五开关的第一端； 一第六开关，包含一第一端，用来接收所述第二时钟信号； 一第二端，耦接于所述第二节点；及 一控制端，耦接于所述第六开关的第一端；及 一第七开关，包含 一第一端，耦接于所述第二节点； 一第二端，用来接收所述偏压；及 一控制端，耦接于所述第一节点。
9. 如权利要求8所述的移位寄存器，其特征在于，该控制单元另包含 一第八开关，包含一第一端，耦接于所述第二节点； 一第二端，用来接收所述偏压；及 一控制端，耦接于所述第七开关的控制端。
10. 如权利要求1所述的移位寄存器，其特征在于，该级移位寄存器的输 入端耦接于一前级移位寄存器的输出端以接收所述输入信号。
11. 一种移位寄存器，其特征在于，所述移位寄存器包含复数级串接的移 位寄存单元，其中每一级移位寄存单元包含一输入端，用来接收一输入电压； 一输出端，用来提供一输出电压； 一第一节点； 一第二节点；一输入电路，用来依据所述输入电压的电位来控制一第一时钟信号和所 述第一节点之间的信号导通路径；一提升电路，用来依据所述第一节点的电位来控制一第二时钟信号和所述输出端之间的信号导通路径以提供所述输出电压，其中所述第一和第二时 钟信号以一预定周期在一高电位和一低电位之间切换极性，且在同一周期内 所述第一和第二时钟信号的极性相反；及 一下拉电路，包含一下拉单元，用来依据所述第二节点的电位来维持所述第一节点或所述 输出端的电位；及一控制单元，用来依据一第一偏压和所述第一节点的电位来维持所述第 二节点的电位。
12. 如权利要求ll所述的移位寄存器，其特征在于，所述输入电路包含 一第一开关，包含一第一端，用来接收所述第一时钟信号； 一第二端，耦接于所述第一节点；及 一控制端，耦接于该级移位寄存单元的输入端。
13. 如权利要求ll所述的移位寄存器，其特征在于，所述提升电路包含 一第二开关，包含一第一端，用来接收所述第二时钟信号； 一第二端，耦接于所述输出端；及一控制端，耦接于所述第一节点。
14. 如权利要求ll所述的移位寄存器，其特征在于，所述下拉单元包含 一第三开关，包含一第一端，耦接于所述输出端； 一第二端，用来接收一第二偏压；及 一控制端，耦接于所述第二节点。
15. 如权利要求ll所述的移位寄存器，其特征在于，所述下拉单元包含 一第四开关，包含一第一端，耦接于所述第一节点；一第二端，用来接收一第二偏压；及 一控制端，耦接于所述第二节点。
16. 如权利要求ll所述的移位寄存器，其特征在于，所述控制单元包含: 一第五开关，包含一第一端，用来接收所述第一偏压；一第二端，耦接于所述第二节点；及 一控制端，耦接于所述第五开关的第一端；及一第六开关，包含一第一端，耦接于所述第二节点； 一第二端，用来接收一第二偏压；及 一控制端，耦接于所述第一节点。
17. 如权利要求16所述的移位寄存器，其特征在于，所述控制单元另包一第七开关，包含 一第一端，耦接于所述第二节点； 一第二端，用来接收所述第二偏压；及 一控制端，耦接于所述第六开关的控制端。
18. 如权利要求ll所述的移位寄存器，其特征在于，所述输入电路包含: 一第一开关，包含一第一端，用来接收所述第一时钟信号； 一第二端，耦接于所述第一节点；及 一控制端，耦接于该级移位寄存单元的输入端； 所述提升电路包含 一第二开关，包含一第一端，用来接收所述第二时钟信号； 一第二端，耦接于所述输出端；及一控制端，耦接于所述第一节点；所述下拉单元包含一第三开关，包含一第一端，耦接于所述输出端；一第二端，用来接收一第二偏压；及一控制端，耦接于所述第二节点一第四开关，包含一第一端，耦接于所述第一节点；一第二端，用来接收所述第二偏压；及一控制端，耦接于所述第二节点；且所述控制单元包含一第五开关，包含一第一端，用来接收所述第一偏压；一第二端，耦接于所述第二节点；及一控制端，耦接于所述第五开关的第一端；及一第六开关，包含一第一端，耦接于所述第二节点；一第二端，用来接收所述第二偏压；及一控制端，耦接于所述第一节点。
19. 如权利要求18所述的移位寄存器，其特征在于，所述控制单元另包一第七开关，包含 一第一端，耦接于所述第二节点； 一第二端，用来接收所述第二偏压；及 一控制端，耦接于所述第六开关的控制端。
20. 如权利要求18所述的移位寄存器，其特征在于，所述第一偏压的电位高于所述第二偏压的电位。
21.如权利要求11所述的移位寄存器，其特征在于，所述移位寄存器的输入端耦接于一前级移位寄存器的输出端以接收所述输入信号。
全文摘要
移位寄存器包含复数级串接的移位寄存单元，每一级移位寄存单元包含一输入电路、一提升电路，以及一下拉电路。移位寄存单元于一输入端接收一输入电压，并于一输出端提供一输出电压。输入电路依据输入电压来控制一第一时钟信号和一第一节点之间的信号导通路径。提升电路依据第一节点的电位来控制一第二时钟信号和输出端之间的信号导通路径。下拉电路包含一下拉单元和一控制单元。下拉单元依据第二节点的电位来维持第一节点或输出端的电位。控制单元依据第一时钟信号、第二时钟信号和第一节点的电位来维持第二节点的电位。在本发明的液晶显示装置中，下拉电路能以较少元件来进行下拉运作，不但能简化电路布局，同时还能有效地维持输出端OUT的电位。
文档编号G09G3/20GK101609719SQ200910159190
公开日2009年12月23日 申请日期2009年7月22日 优先权日2009年7月22日
发明者赖威任 申请人:友达光电股份有限公司