运算放大电路以及显示装置的制作方法

专利名称：运算放大电路以及显示装置的制作方法
技术领域：
本发明涉及运算放大电路以及显示装置，尤其涉及包括差动放大部的运算放大电路。
背景技术：
近些年，液晶面板以及有机EL (organic electroluminescence :电致发光)面板 被利用于便携式设备、小型移动设备以及大型面板设备。并且，液晶面板以及有机EL(电致 发光)面板被利用于市场日趋扩大的电视等映像设备领域中的显示装置。在这种显示装置 中，为了更加接近自然画质，多阶度化(8bit — 10bit — 12bit)以及显示面板的高画质化 正在不断地推广。并且，对于显示装置所具备的显示驱动器LSI，则被要求降低输出端子之 间的输出电压的不均一性(偏差)。 例如，在专利文献1和专利文献2中公开了在以往的技术中降低这种输出电压的 不均一性的方法。 以下对专利文献1所述的输出电路300进行说明。
图18示出了专利文献1所述的输出电路300的构成。 在图18所示的输出电路300中，在差动级的差动晶体管的源极和差动级的电流源 晶体管的漏极上被并联连接有多组电阻和开关。 在图18所示的输出电路300中，被形成有包括差动晶体管302和304的运算放大 器，在差动晶体管302和分支点306之间被连接有电阻RA1 ，在差动晶体管304和分支点306 之间被连接有电阻RB1。 并且，在差动晶体管302和分支点306之间，多组电阻RA2、RA3、RA4、…分别与多 个开关310相连接，同样，在差动晶体管304和分支点306之间，多组电阻RB2、RB3、RB4、… 分别与多个开关310相连接。 以下，对具有以上这种构成的输出电路300的工作进行说明。
首先，将分别被连接于电阻RA2、RA3、RA4、…的开关310全部设为接通状态，将分 别被连接于电阻RB2、 RB3、 RB4、…的开关310全部设为断开状态，在这种状态下进行输出 电路300的输出。由于电阻RA2、RA3、RA4、…被并联连接，因此，在只有相同的电流流入到 差动晶体管302和304时，差动晶体管304的源极和分支点306之间的电压比差动晶体管 302的源极和分支点306之间的电压大。因此，在将差动晶体管302和304的栅极电压都设 为相同的无偏置的状态之时，输出电路300的输出电压在比向输入320输入的电压高的状 态下是稳定的。 如以上的说明，输出电路300对分别连接于并联连接的电阻RA2、 RA3、 RA4、…的 开关310进行控制。S卩，通过变更并联连接的电阻的数量来改变合成电阻值。因此，输出电 路300变更了输出电压。 专利文献1日本特开2007-116493号公报
专利文献2日本特开平6-35414号公报
在此，由于在以往的显示驱动装置中阶度数量比较少，因此，即使在具有数十mV 的输出电压偏差的运算放大电路(输出电路300)中，也不会对显示画质产生过大的影响。
然而，由于近些年的面板开发技术的提高以及多阶度化，因此即使是数十mV的输 出电压偏差，也会成为使显示画质降低的原因。因此，在针对液晶面板以及有机EL(电致发 光)面板的运算放大电路中被要求进一步降低输出电压的偏差。 在此，输出电压偏差是指，在制造工序中随机发生的不均一。因此，若想通过改善 制造工序来将输出电压的偏差抑制到数mV左右，则需要花费过大的成本和时间，在现实中 是比较困难的。 另外，如专利文献1所述，在通过增加电路来降低输出电压偏差的情况下，显示驱 动装置的电路面积也会增加。在此，尤其是针对液晶面板以及有机EL(电致发光)面板的 显示驱动装置，则更被要求小面积化。也就是说，最好是尽量少增加电路的面积。

发明内容
于是，本发明的目的在于提供一种既能够抑制电路面积的增加，又能够降低输出 电压的不均一性(偏差)的运算放大电路以及显示装置。 为了达成上述的目的，本发明所涉及的运算放大电路包括差动放大部，所述差动 放大部包括形成第一差动对的第一差动晶体管和第二差动晶体管；以及向所述第一差动 对提供电流的电流源晶体管；所述运算放大电路还包括第一可变电阻元件，该第一可变 电阻元件被连接于所述第一差动晶体管和所述第二差动晶体管的至少一方的源极与所述 电流源晶体管的漏极之间；所述第一可变电阻元件包括第一端子和第二端子；被串联连 接的多个第一电阻元件；以及第一校正电压选择电路，通过变更被连接于所述第一端子和 所述第二端子之间的、所述被串联连接的多个第一电阻元件的级数，从而变更所述第一端 子和所述第二端子之间的电阻值。 根据这种构成，本发明所涉及的运算放大电路通过将第一可变电阻元件的电阻值 设定成输出电压偏差减小，从而能够降低运算放大电路的输出电压偏差。
并且，本发明所涉及的运算放大电路具有第一可变电阻元件，该第一可变电阻元 件包括被串联连接的多个第一电阻元件。据此，与具有包括被并联连接的多个电阻元件的 可变电阻元件的运算放大电路相比，本发明所涉及的运算放大电路能够实现小面积化。而 且，本发明所涉及的运算放大电路能够容易地使输出电压偏差的调整间隔成为等间隔。
这样，本发明所涉及的运算放大电路能够在抑制电路面积增加的情况下降低输出 电压偏差。 并且，也可以是，所述第一可变电阻元件被连接于所述第一差动晶体管的源极与 所述电流源晶体管的漏极之间；所述运算放大电路还包括第二可变电阻元件，该第二可 变电阻元件被连接于所述第二差动晶体管的源极与所述电流源晶体管的漏极之间；所述第 二可变电阻元件包括第三端子和第四端子；被串联连接的多个第二电阻元件；以及第二 校正电压选择电路，通过变更被连接于所述第三端子和所述第四端子之间的、所述被串联 连接的多个第二电阻元件的级数，从而变更所述第三端子和所述第四端子之间的电阻值。
根据这种构成，本发明所涉及的运算放大电路能够降低正的以及负的输出电压偏 差。
6
并且，也可以是，所述运算放大电路还具有校正极性切换电路，对第一模式和第二模式进行切换，所述第一模式是指，在将所述第一可变电阻元件连接于所述第一差动晶体管的源极与所述电流源晶体管的漏极之间的状态下，不使该第一可变电阻元件连接于所述第二差动晶体管的源极与所述电流源晶体管的漏极之间，所述第二模式是指，在将所述第一可变电阻元件连接于所述第二差动晶体管的源极与所述电流源晶体管的漏极之间的状态下，不使该第一可变电阻元件连接于所述第一差动晶体管的源极与所述电流源晶体管的漏极之间。 根据此构成，本发明所涉及的运算放大电路能够降低正的以及负的输出电压偏差。而且，与具有两个可变电阻元件的运算放大电路的情况相比，本发明所涉及的运算放大电路能够使电路面积减小。 并且，也可以是，所述运算放大电路还包括可变电流源，将多个电流值中的某个电流值的电流有选择地提供给所述第一差动晶体管以及所述第二差动晶体管的至少一方的源极。 根据此构成，本发明所涉及的运算放大电路在能够扩大输出电压偏差的调整范围的情况下，还能够使输出电压偏差的调整间隔变得细小。 并且，也可以是，所述运算放大电路还包括电压可变电路，将多个电压值中的某个电压值的电压有选择地输出到所述电流源晶体管的栅极。 根据此构成，本发明所涉及得运算放大电路在能够扩大输出电压偏差的调整范围的情况下，还能够使输出电压偏差的调整间隔变得细小。 并且，也可以是，所述第一校正电压选择电路包括多个第一开关，该多个第一开关被设置成与所述多个第一电阻元件的每一个相对应，使对应的所述第一电阻元件的两端短路或断开。 根据此构成，本发明能够以小面积来实现输出电压偏差的调整间隔成为等间隔的运算放大电路。 并且，也可以是，所述多个第一电阻元件的各个电阻值不同。 并且，也可以是，所述第一校正电压选择电路包括多个第一开关，该多个第一开关的每一个的一端被分别连接于所述多个第一电阻元件的串联连接的两端以及分支点，而另一端被连接于所述第一端子以及所述第二端子中的一方。 并且，也可以是，所述第一电阻元件的电阻值的温度依存性是，所述第一开关的电阻值的温度依存性的反方向的特性。 根据此构成，本发明所涉及的运算放大电路能够缓解输出电压偏差的温度依存性。 并且，也可以是，所述第一差动晶体管和所述第管。 并且，也可以是，所述第一差动晶体管和所述第管。 并且，也可以是，所述第一差动晶体管和所述第管；所述差动放大部还包括形成第二差动对的第三差动晶体管和第四差动晶体管；所述第三差动晶体管和所述第四差动晶体管是P沟道M0S晶体管。
二差动晶体管是N沟道M0S晶体二差动晶体管是P沟道M0S晶体二差动晶体管是N沟道M0S晶体
并且，本发明所涉及的运算放大电路包括差动放大部，所述差动放大部包括形成第一差动对的第一差动晶体管和第二差动晶体管；以及向所述第一差动对提供电流的电流源晶体管；所述运算放大电路还包括第一可变电阻元件，该第一可变电阻元件被连接于所述第一差动晶体管和所述第二差动晶体管的至少一方的源极与所述电流源晶体管的漏极之间；所述第一可变电阻元件包括第一端子和第二端子；晶体管，该晶体管的源极端子以及漏极端子的一方被连接于所述第一端子，该晶体管的所述源极端子以及所述漏极端子的另一方被连接于所述第二端子；以及电压可变电路，通过向所述晶体管提供多个电压值中的某个电压值的电压，来变更所述晶体管的导通电阻。 根据这种构成，本发明所涉及的运算放大电路通过将第一可变电阻元件的电阻值
设定成输出电压偏差减小，从而能够降低运算放大电路的输出电压偏差。 而且，本发明所涉及的运算放大电路通过具有包括晶体管的第一可变电阻元件，
从而能够实现小面积化。 这样，本发明所涉及的运算放大电路在能够抑制电路面积增加的情况下，降低输出电压偏差。 并且，也可以是，所述晶体管的栅极端子被施加有一定的电压；所述电压可变电路通过变更晶体管的衬底偏压，从而变更所述晶体管的导通电阻。 根据此构成，本发明所涉及的运算放大电路通过变更晶体管的栅极电压，从而能够变更第一可变电阻元件的电阻值。 并且，也可以是，所述晶体管被提供有一定的衬底偏压；所述电压可变电路通过变更所述晶体管的栅极电压，从而变更所述晶体管的导通电阻。 根据此构成，本发明所涉及的运算放大电路通过变更晶体管的衬底偏压，从而能够变更第一可变电阻元件的电阻值。 并且，本发明所涉及的显示装置显示与图像数据相对应的图像，该显示装置包括显示面板，显示所述图像；以及显示驱动装置，驱动所述显示面板；所述显示面板包括被配置成矩阵状的多个发光像素；以及按每一行或每一列设置的多个源极线；所述显示驱动装置包括多个所述运算放大电路，该多个运算放大电路的每一个被设置于所述源极线的每一线，向对应的所述源极线输出与所述图像数据相对应的信号电压。 根据此构成，本发明所涉及的显示装置由于能够降低显示面板中的显示不均匀，因此能够提高显示画质。 并且，也可以是，所述显示面板为有机EL面板。 根据此构成，与具有液晶面板的显示装置相比，在具有需要进一步使输出电压偏
差降低的有机EL面板的显示装置中，能够降低运算放大电路的输出电压偏差。 并且，本发明不仅能够作为上述这样的运算放大电路实现，而且能够作为能够降
低这种运算放大电路的输出电压偏差的运算放大电路的调整方法来实现，并且，能够作为
使计算机执行这样的运算放大电路的调整方法的程序来实现。 并且，这样的程序可以通过CD-ROM等记录介质或互联网等传输介质来分发。
而且，本发明可以作为实现这样的运算放大电路的功能的一部分或全部的半导体集成电路(LSI)来实现，并且能够作为具有这样的运算放大电路的显示驱动装置或显示装置来实现。
8
因此，本发明能够提供一种运算放大电路以及显示装置，能够在抑制电路面积的增加的情况下，降低输出电压偏差。


图1示出了本发明的实施例所涉及的显示装置。 图2示出了本发明的实施例所涉及的驱动部的构成。 图3是示出本发明的实施例所涉及的显示装置的工作的时间图。 图4是本发明的实施例1所涉及的运算放大电路的比较例子的电路图。 图5是本发明的实施例1所涉及的运算放大电路的电路图。 图6示出了本发明的实施例1所涉及的可变电阻元件的电阻值的一个例子。 图7是本发明的实施例1所涉及的运算放大电路的调整方法的流程图。 图8是本发明的实施例1所涉及的运算放大电路的调整方法的时间图。 图9是本发明的实施例2所涉及的运算放大电路的电路图。 图10是本发明的实施例2所涉及的、在调整正的输出电压偏差时的运算放大电路的调整方法的时间图。 图11是本发明的实施例2所涉及的、在调整负的输出电压偏差时的运算放大电路的调整方法的时间图。 图12是本发明的实施例3所涉及的运算放大电路的电路图。 图13是本发明的实施例4所涉及的运算放大电路的电路图。 图14示出了本发明的实施例所涉及的可变电阻元件的变形例的构成。 图15示出了本发明的实施例所涉及的可变电阻元件的变形例的电阻值的一个例子。 图16是本发明的实施例所涉及的运算放大电路的变形例的电路图。 图17是本发明的实施例所涉及的运算放大电路的变形的电路图。 图18是以往的输出电路的电路图。
具体实施例方式以下参照附图，对本发明的实施例进行说明。 并且，对于本发明的实施例，将对多个实施例进行说明，以下，首先对多个实施例中共同的部分进行说明。
图1是示出本发明的实施例所涉及的显示装置10的构成的方框图。
图1所示的显示装置10显示与被输入的图像数据相对应的图像。该显示装置10
具有有机EL(电致发光)面板111和显示驱动装置110。 有机EL面板111是用于显示与图像数据相对应的图像的显示面板。该有机EL面板lll具有被排列为矩阵状的多个像素112、在每个列设置的多个源极线115、在每行设置的多个栅极线116。 各像素112具有有机EL(电致发光)元件。该有机EL元件在对应的栅极线116被选择时，按照对应的源极线115的电压值来发光。 显示驱动装置110驱动有机EL面板111 。该显示驱动装置110具有多个源极驱动
9器113、多个栅极驱动器117、以及定时控制器118。 多个源极驱动器113驱动多个源极线115。并且，多个栅极驱动器117驱动多个栅极线116。 定时控制器118对源极驱动器113和栅极驱动器117驱动多个源极线115和多个栅极线116的定时进行控制。 多个源极驱动器113具有在每个列设置的多个驱动部114。 并且，图1所示的显示装置10虽然具有多个源极驱动器113和多个栅极驱动器117，也可以具有一个源极驱动器113和一个栅极驱动器117。
图2示出了驱动部114的构成例子。 如图2所示，驱动部114具有运算放大电路122、选择部123、第一锁存部124以及第二锁存部125。并且，在驱动部114被输入有由定时控制器118输出的数据信号126和数据获取信号127以及数据传输信号128。在此，数据信号126与以像素表示的像素数据相对应。并且，被输入到多个驱动部114的数据获取信号127各不相同。并且，在多个驱动部114中被输入有共同的数据传输信号128。 第一锁存部124以数据获取信号127的变化定时来获取数据信号126。并且，第一锁存部124将获取的数据信号126作为第一锁存数据129来输出。 第二锁存部125以数据传输信号128的变化的定时来获取第一锁存数据129。并且，第二锁存部125将获取的第一锁存数据129作为第二锁存数据130来输出。
选择部123将作为数字值的第二锁存数据130转换为模拟电压的模拟信号131。具体而言，选择部123选择与第二锁存数据130的数字值相对应的模拟电压，并将选择了的模拟电压作为模拟信号131输出给运算放大电路122。 运算放大电路122将与模拟信号131相对应的模拟电压输出到源极线115。 S卩，运算放大电路122将与图像数据相对应的信号电压输出到源极线115。 以下，对具有这种构成的显示装置10的工作进行说明。图3是示出显示装置10的工作的流程图。 并且，图3所示的栅极线116a、116b以及116c分别表示多个栅极线116中的某个信号。例如，栅极线116a、116b以及116c是从上方开始的第一行到第三行的栅极线116。
并且，第一锁存数据129a、第二锁存数据130a以及源极线115a与驱动部114a相对应，第一锁存数据129n、第二锁存数据130n以及源极线115n与驱动部114n相对应。在此，驱动部114a以及驱动部114n例如是多个驱动部114中的与两端的列相对应的驱动部114。 在图3所示的时刻T 1的定时，第一锁存部124按照数据获取信号127来获取从定时控制器118传送来的数据信号126。并且，该工作针对显示装置10所具有的所有驱动部114按顺序进行。 在时刻T2，数据信号126被获取到所有的第一锁存部124。 接着，在时刻T3的定时，栅极驱动器117按照来自定时控制器118的指令，仅对栅极线116a输出"高"。在此，"高"状态是指显示状态，"低"状态是指非显示状态。
并且，在时刻T3的定时，数据传输信号128上升。据此，多个第二锁存部125获取第一锁存数据129，并将第二锁存数据130传输到选择部123。
并且，选择部123按照从第二锁存部125传输来的第二锁存数据130来选择所希望的模拟电压，并将选择了的模拟电压作为模拟信号131输出给运算放大电路122。
运算放大电路122将与从选择部123输出的模拟信号131相对应的模拟电压输出到源极线115。 这样，栅极线116使与图像数据相对应的电压施加到"高"状态的像素112。因此，通过按每一行来反复进行这个工作，从而进行所有的行对像素112的电压施加。据此，显示全画面，即进行一帧的显示。 以下对实施例1至4中的运算放大电路122的具体例子进行说明。
(实施例l) 在本发明的实施例l，对图2所示的运算放大电路122的一个实施例的运算放大电路122A进行说明。 图4是用于进行比较的图，是一般的运算放大电路222的电路图。 图4所示的运算放大电路222是具有反相输入端子和非反相输入端子以及输出端
子Vout的运算放大器。 反相输入端子被连接于输出端子Vout。据此，运算放大电路222将被施加到非反相输入端子的电压值输出到输出端子Vout。 该运算放大电路222具有差动放大部31 (差动级)和输出部32 (输出级)。
差动放大部31对反相输入端子的电压和非反相输入端子的电压的电压差进行放大，并输出表示放大后的电压差的电压。输出部32将由差动放大部31输出的电压输出到输出端子Vout。 并且，差动放大部31包括形成差动对的差动晶体管100和101、向该差动对提供电流的电流源晶体管102、负载晶体管103和104。 图5是本发明的实施例1所涉及的运算放大电路122A。对于与图4相同的要素赋予相同的符号。 图5所示的运算放大电路122A除具有图4所示的运算放大电路222的构成以外，还包括可变电阻部15A。可变电阻部15A被连接有分支点Nl (电流原晶体管102的漏极)、非反相输入侧的差动晶体管100的源极、反相输入侧的差动晶体管101的源极，该可变电阻部15A按照控制信号regn[n: 1]和控制信号regp [n: 1]，来变更分支点Nl和差动晶体管100的源极之间的电阻值以及分支点Nl和差动晶体管101的源极之间的电阻值。该可变电阻部15A具有可变电阻元件21和22。 可变电阻元件21被连接于非反相输入侧的差动晶体管100的源极和电流源晶体管102的漏极之间。具体而言，可变电阻元件21的第一端子与非反相输入侧的差动晶体管100的源极相连接，第二端子与分支点Nl相连接。可变电阻元件22被连接在反相输入侧的差动晶体管101的源极和电流源晶体管102的漏极之间。具体而言，可变电阻元件22的第三端子与反相输入侧的差动晶体管101的源极相连接，第四端子与分支点Nl相连接。
并且，可变电阻元件21具有n(1以上的整数)个串联连接的电流电压转换器41和校正电压选择电路51。 各个电流电压转换器41是将电流转换为电压的电阻元件。并且，n个电流电压转换器41的电阻值分别不同。
校正电压选择电路51通过变更被串联连接于第一端子和第二端子之间的电流电 压转换器41的级数，从而变更第一端子和第二端子之间的电阻值。该校正电压选择电路51 具有n个开关SWl (1)至SWl (n)。并且，在没有特殊区别n个开关SWl (1)至SWl (n)的情况 下，记作开关SWl。 n个开关SWl (1)至SWl (n)被设置成与n个电流电压转换器41分别对应，使对应 的电流电压转换器41的两端短路或断开。 换而言之，一个电流电压转换器41和一个开关SW1并联连接，并联连接的一个电 流电压转换器41和一个开关SWl为一组，n个这样的组被串联连接。 并且，n个开关SWl(l)至SWl(n)由n比特的可变电阻元件控制信号regp [n: 1]被 控制成短路或断开。 可变电阻元件22的构成与可变电阻元件21相同，具有n个串联连接的电流电压 转换器42和校正电压选择电路52。 各个电流电压转换器42是将电流转换为电压的电阻元件。并且，n个电流电压转 换器42的电阻值各不相同。 校正电压选择电路52通过变更被串联连接于第三端子和第四端子之间的电流电 压转换器42的级数，来变更第三端子和第四端子之间的电阻值。该校正电压选择电路52 具有n个开关SW2(1)至SW2(n)。另外，在不需要对这n个开关SW2 (1)至SW2 (n)进行特别 区别的情况下，记作开关SW2。 n个开关SW2 (1)至SW2 (n)被设置成分别与n个电流电压转换器42相对应，从而 使对应的电流电压转换器42的两端短路或断开。 换言之，一个电流电压转换器42和一个开关SW2并联连接，并联连接的一个电流 电压转换器42和一个开关SW2为一组，n个这样的组为串联连接。 并且，n个开关SW2(1)至SW2 (n)由n比特的可变电阻元件控制信号regn[n: 1]被 控制成短路或断开。 以下，对具有以上这种构成的运算放大电路122A的工作进行说明。 可变电阻元件21接受可变电阻元件控制信号regp[n:l]，并将n个开关SW1(1)至
SWl(n)控制成短路或断开。 同样，可变电阻元件22接受可变电阻元件控制信号regn[n: 1]，并将n个开关 SW2(1)至SW2(n)控制成短路或断开。 该可变电阻元件控制信号regp[n:l]以及可变电阻元件控制信号regn[n: 1]例如 是显示装置10所具有的其他的电路(图中未示出)，或者由显示装置10的外部的装置输 入。 —组被并联连接的一个电流电压转换器41和一个开关SW1所组成的组的电阻值， 在开关SW1为接通的情况下，可以考虑成为0 Q ，在开关SW1为断开的情况下，成为电流电压 转换器41的电阻值。 同样， 一组被并联连接的一个电流电压转换器42和一个开关SW2所组成的组的电 阻值，在开关SW2为接通的情况下，可以考虑成为0 Q ，在开关SW2为断开的情况下，成为电 流电压转换器42的电阻值。 例如，电流电压转换器41为一级串联连接的情况下，即n = 1的情况下，可变电阻
12元件21的电阻值成为0Q和电流电压转换器41的电阻值R这两个值之中的某一个。
并且，电流电压转换器41为两级串联连接的情况下，即n = 2的情况下，若将两个 电流电压转换器41的电阻值设为R以及2R的情况下，可变电阻元件21的电阻值成为0 Q 、 电阻值R的一倍、两倍、以及三倍这四个值中的某一个。 图6示出了 n = 2的情况下的可变电阻元件控制信号regp [n: 1]、多个开关 SWl(l)至SW(n)的接通与断开状态、以及可变电阻元件21的电阻值。
并且，可变电阻元件22的电阻值也与可变电阻元件21相同。 运算放大电路122A通过电流源晶体管102流过电流Ir，从而使电流Ip流到可变 电阻元件21，使电流In流到可变电阻元件22。 在此，与可变电阻元件21的电阻值和流到可变电阻元件21的电流Ip相对应，非
反相输入侧的差动晶体管100的源极和分支点Nl之间产生电压差A Vp。 同样，与可变电阻元件22的电阻值和流到可变电阻元件22的电流In相对应，反
相输入侧的差动晶体管101的源极和分支点Nl之间产生电压差A Vn。 以下对因产生了 AVn禾P AVp，从而输出电压偏差得以降低的原理进行说明。 首先，在图4所记载的运算放大电路222中，在将电压Vin施加到非反相输入的情
况下，运算放大电路222的输出电压Vout由以下的(公式1)来表示。 Vout = (Vin-Vp)+Vn (公式1) 在此，Vp是差动晶体管100的阈值电压和差动晶体管100的过载电压的和，Vn是 差动晶体管101的阈值电压和差动晶体管101的过载电压的和。 在Vp和Vn相等的情况下，Vout = Vin，没有输出电压偏差。然而，由于制造过程 上的不均一，因此Vp和Vn不相等。S卩，产生输出电压偏差。 另外，图5所记载的本发明的实施例1所涉及的运算放大电路122A的输出电压
Vout由以下(公式2)来表示。 Vout = (Vin- (Vp+ A Vp)) + (Vn+ A Vn) (公式2) 如(公式2)所示，即使在因制造过程中产生不均一而造成Vp和Vn不相等的情况
下，运算放大电路122A也能够通过调整AVp和AVn，来降低输出电压偏差。 S卩，为了成为Vp+AVp = Vn+AVn的关系，从而通过调整AVp和AVn来使Vout
=Vin。这样，本发明的实施例1所涉及的运算放大电路122A能够使输出电压偏差接近于0V。 作为调整AVp和AVn的方法，在Vout针对Vin输出较高电压时产生输出电压偏 差的情况下，通过保持并调整AVp> AVn的关系，从而能够将输出电压偏差调整为接近于 0V。 相反，在Vout针对Vin输出较低电压时产生输出电压偏差的情况下，通过保持并
调整AVn> AVp的关系，从而能够将输出电压之间的偏差调整为接近于OV。 以下，对降低运算放大电路122A中的输出电压偏差的调整方法的一个例子进行说明。 图7是该调整方法的流程图。并且，图8是该调整方法的时间图。并且，以下以n =2为例进行说明。
在此，图8所示的regp[2:l]是用于使可变电阻元件21的电阻值发生变化的控制
信号。regn[2:l]是用于使可变电阻元件22的电阻值发生变化的控制信号。 并且，在图8中以产生正的输出电压偏差为前提。并且，AVp是在可变电阻元件
21的两端产生的电压差，AVn是在可变电阻元件22的两端产生的电压差。 并且，以下所示的调整方法由显示装置10的外部的调整装置进行。并且，该调整
方法的一部分或全部可以由显示装置IO所具有的其他的电路(图中未示出)来进行。并
且，该调整方法的一部分也可以由对上述调整装置进行操作的用户来进行。 首先，调整装置测定不对输出电压偏差进行校正的状态下的运算放大电路122A
的输出电压偏差(S101)。 具体而言，在图8的期间Tll，调整装置将regp[2:l]和regn[2:l] —起设定为 "00"。据此，可变电阻元件21和22的电阻值均成为0 Q 。 S卩，使分支点Nl和差动晶体管100 的源极短路，并使分支点Nl和差动晶体管101的源极短路。这样，A Vp成为Ip X 0 X R " 0V， AVn成为InXOXR " 0V。 调整装置测定这种状态下的运算放大电路122A的输出电压Vout。 接着，调整装置判断是产生了正的输出电压偏差还是产生了负的输出电压偏差
(S102) 。 S卩，调整装置判断测定的输出电压Vout是比期望值大还是小。 并且，调整装置在测定的输出电压Vout与期望值相等的情况下，或者输出电压
Vout和期望值之间的差在预先规定的值以下的情况下，由于输出电压偏差在预先规定的值
以下，因此判断为不需要调整，不进行以下所示的调整。 在此，如图8所示，设定产生了正的输出电压偏差。 在正的输出电压偏差的情况下(S102的"是")，调整装置一边变更AVp—边测定 输出电压Vout(S103)。 具体而言，调整装置在期间T12，在将regn[2:l]固定为"00"的状态下，使 regp [2:1]变化为"01 "、" 10"、" 11 "。这样，由于可变电阻元件22的电阻值被固定为0 Q ， 因此AVn被固定为InX0XR" 0V的状态。并且，与regp[2:1]相对应，可变电阻元件21 的电阻值发生变化，AVp发生变化。 具体而言，如图8所示，若将regp[2:l]的设定变化为"01"、"10"、"11"，则AVp
增大。这样，输出电压Vout接近于期望值。S卩，输出电压之间的偏差变小。
接着，调整装置判定各个设定中的输出电压偏差为最小的regp[2:l]的设定。并 且，调整装置将输出电压偏差为最小的regp[2:l]的设定固定为校正后的设定(S105)。 具体而言，调整装置在输出电压偏差成为最小之时，停止regp[2:l]的数据的递增，固定 regp[2:l]的数据。 在图8所示的例子中，输出电压偏差成为最小的设定是，regp[2:l] ="11"、 regn[2:l] ="00"。在这种情况下成为Vout " Vin(Vp+A Vp " Vn+A Vn的关系成立)。这 样，输出电压偏差能够接近于0V。 另外，在产生了负的输出电压偏差的情况下(S102的"否")，通过增加可变电阻元 件22的电阻值，同样能够使输出电压偏差接近于0V。具体而言，调整装置一边变更AVn 一边测定输出电压Vout(S104)。之后，调整装置判定各个设定中的输出电压偏差为最小的 regn[2:l]的设定。并且，调整装置将输出电压偏差为最小的regn [2:1]的设定固定为校正后的设定(S105)。 如以上所述，本发明的实施例1所涉及的运算放大电路122A通过使两个可变电阻 元件21和22产生AVn和A Vp，从而能够降低正负双方的输出电压偏差。
并且，本发明的实施例1所涉及的运算放大电路122A与图18所示的以往的输出 电路300相比，能够使电路面积减小。 具体而言，在以往的输出电路300，若要使调整间隔成为等间隔，则需要接通、断开 每个SW310。例如，若要对输出电压以16个阶段进行调整，则以往的输出电路300需要16 组由电阻和开关组成的组。 然而，本发明的实施例1所涉及的运算放大电路122A则能够以4组由电阻和开关 组成的组，以调整间隔为等间隔的16个阶段对输出电压进行调整。这样，本发明的实施例 l所涉及的运算放大电路122A与以往的输出电路相比，能够使电路面积减小。
并且，在以往的输出电路300中，为了使电路面积减小，所进行的控制不是使 SW310 —个一个地接通，而是使多个同时接通，这样，能够以4个由电阻和开关组成的组来 对输出电压进行16个阶段的调整。然而，在采用这种方法的情况下，使并联连接的电阻的 合计电阻等间隔地变更是困难的。因此，调整后的输出电压针对理论值会出现被细微调整 的情况和被粗略调整的情况，从而造成调整本身出现偏差的问题。 对此，本发明的实施例1所涉及的运算放大电路122A能够以4组由电阻和开关组 成的组，以调整间隔为等间隔的16个阶段对输出电压进行调整。 并且，本发明的实施例1所涉及的运算放大电路122A与以往的输出电路300相 同，都是利用4组由电阻和开关组成的组，在要实现同一个调整范围的情况下，本发明的实 施例1所涉及的运算放大电路122A更能够使电路面积减小。其原因是，此调整范围是以可 变电阻元件能够获得的最大电阻值来决定的。因此，在以往的输出电路300中，需要将电阻 值最大的电阻的电阻值作为该最大的电阻值。另外，在本发明的实施例l所涉及的运算放 大电路122A中，只要将这4个电阻值的合计作为该最大电阻值即可。 这样，本发明的实施例1所涉及的运算放大电路122A所具备的4个电阻值的合计 值比输出电路300所具备的4个电阻值的合计值小。 因此，本发明的实施例1所涉及的运算放大电路122A与以往的输出电路300相 比，能够减小电路面积。 这样，本发明的实施例1所涉及的运算放大电路122A能够在抑制电路面积的增加 的情况下降低输出电压偏差。 并且，在本发明的实施例1中，虽然利用具有可变电阻元件21和可变电阻元件22 这两个可变电阻元件的运算放大电路122A进行了说明，不过，在只要能够降低正负某一方 的输出电压偏差即可的情况下，运算放大电路122A也可以仅具有可变电阻元件21和可变 电阻元件22的某一个。通过这种构成，能够实现运算放大电路122A的小面积化。
(实施例2) 在本发明的实施例2中，对图2所示的运算放大电路122的一个实施例，即运算放 大电路122B进行说明。 图9是本发明的实施例2所涉及的运算放大电路122B的电路图。并且，对于与图 5相同的要素赋予相同的符号，在此省略重复说明。
图9所示的运算放大电路122B与图5所示的运算放大电路122A的构成相比，具 有可变电阻部15B，以取代可变电阻部15A。该可变电阻部15B具有可变电阻元件21和校 正极性切换电路61。 可变电阻元件21被连接于非反相输入侧的差动晶体管100的源极和反相输入侧 的差动晶体管101的源极与电流源晶体管102的漏极之间。具体而言，可变电阻元件21 的第一端子被连接于校正极性切换电路61，可变电阻元件21的第二端子被连接于分支点 Nl (电流源晶体管102的漏极)。并且，可变电阻元件21的构成与图5所示的可变电阻元 件21相同。 校正极性切换电路61对第一模式和第二模式进行切换，所述第一模式是，在使可 变电阻元件21被连接于非反相输入侧的差动晶体管100的源极和分支点Nl之间的情况 下，使该可变电阻元件21不被连接于反相输入侧的差动晶体管101的源极和分支点Nl之 间；所述第二模式是，在使可变电阻元件21被连接于反相输入侧的差动晶体管101的源极 和分支点Nl之间的情况下，使该可变电阻元件21不被连接于非反相输入侧的差动晶体管 100的源极和分支点Nl之间。 具体而言，校正极性切换电路61在第一模式时，在使可变电阻元件21的第一端 子与非反相输入侧的差动晶体管100的源极相连接的情况下，使反相输入侧的差动晶体管 101的源极和电流源晶体管102的漏极短路。并且，校正极性切换电路61在第二模式时，在 使可变电阻元件21的第一端子与反相输入侧的差动晶体管101的源极相连接的情况下，使 非反相输入侧的差动晶体管100的源极和电流源晶体管102的漏极短路。
该校正极性切换电路61包括开关SWn、开关SWp、开关NSWn、以及开关NSWp。
开关SWp被连接于可变电阻元件21的第一端子和差动晶体管100的源极之间，通 过控制信号CntSWp而被控制成短路或断开。该开关SWp在校正极性切换电路61的设定为 第一模式时，使差动晶体管100的源极和可变电阻元件21的第一端子之间短路，在校正极 性切换电路61的设定为第二模式时，使差动晶体管100的源极和可变电阻元件21的第一 端子之间断开。 开关SWn被连接于可变电阻元件21的第一端子和差动晶体管101的源极之间，由 控制信号CntSWn被控制为短路或断开。该开关SWn在校正极性切换电路61的设定为第二 模式时，使差动晶体管101的源极和可变电阻元件21的第一端子之间短路，在校正极性切 换电路61的设定为第一模式时，使差动晶体管101的源极和可变电阻元件21的第一端子 之间断开。 开关NSWp被连接于分支点Nl和差动晶体管101的源极之间，由控制信号CntNSWp
被控制成短路或断开。该开关NSWp在校正极性切换电路61的设定为第一模式时，使反相
输入侧的差动晶体管101的源极和分支点Nl之间短路，在校正极性切换电路61的设定为
第二模式时，使反相输入侧的差动晶体管101的源极和分支点Nl之间断开。 开关NSWn被连接于分支点Nl和差动晶体管100的源极之间，由控制信号CntNSWn
被控制成短路或断开。该开关NSWn在校正极性切换电路61的设定为第二模式时，使非反
相输入侧的差动晶体管100的源极和分支点Nl之间短路，在校正极性切换电路61的设定
为第一模式时，使非反相输入侧的差动晶体管100的源极和分支点Nl之间断开。 并且，控制信号CntSWn、控制信号CntSWp、控制信号CntNSWn以及控制信号
16CntNSWp例如是显示装置10所具有的其他的电路(图中未示出)或者是由显示装置10的 外部被输入的信号。 以下，对具有这种构成的本发明的实施例2所涉及的运算放大电路122B的工作进 行说明。 可变电阻元件21接受可变电阻元件控制信号regp[n:l]，将n个开关SW1(1)至 SWl(n)控制为短路或断开。 在开关SWl被短路的情况下，被并联连接的一个电流电压转换器41和一个开关 SWl所组成的组的合计电阻值，作为较理想的值可以考虑是OQ 。并且，在开关SW1被断开 的情况下，并联连接的一个电流电压转换器41和一个开关SWl所组成的组的合计电阻值， 作为较理想的值可以考虑是成为电流电压转换器41的电阻值。 例如，电流电压转换器41为一级串联连接的情况下，即n = 1的情况下，可变电阻 元件21的电阻值成为0Q和电流电压转换器41的电阻值R这两个值中的某一个。
并且，在电流电压转换器41为两级串联连接的情况下，即n = 2的情况下，若将两 个电流电压转换器41的电阻值设定为R和2R时，可变电阻元件21的电阻值成为0Q和电 阻值R的一倍、两倍、三倍这四个值中的某一个。 通过电流源晶体管102使电流Ir流过，从而运算放大电路122B使电流Ip流入到 非反相输入侧的差动晶体管100，使电流In流入到反相输入侧的差动晶体管101。
并且，校正极性切换电路61按照控制信号CntSWp、控制信号CntSWn、控制信号 CntNSWp以及控制信号CntNSWn，来切换是将电流Ip和电流In中的哪一个流入到可变电阻 元件21。 具体而言，在输出电压Vout比非反相输入电压大的情况下，即产生的正的输出电 压偏差的情况下，按照控制信号CntSWp以及控制信号CntSWn，使开关SWp接通，使开关SWn 断开。并且，按照控制信号CntNSWp，使开关NSWp接通，按照控制信号CntNSWn，使开关NSWn 断开。 这样，校正极性切换电路61设定第一模式，并使电流Ip流入到可变电阻元件21。
S卩，在第一模式中，由于电流Ip，而在非反相输入侧的差动晶体管100的源极和分 支点Nl之间产生与可变电阻元件21的电阻值相对应的电压差A Vp。 另外，在输出电压Vout比非反相输入电压小的情况下，即在产生了负的输出电压 偏差的情况下，按照控制信号CntSWp以及控制信号CntSWn，使开关SWn接通，使开关SWp断 开。并且，按照控制信号CntNSWp，开关NSWp断开，按照控制信号CntNSWn，开关NSWn接通。
这样，校正极性切换电路61设定第二模式，使电流In流入到可变电阻元件21。
S卩，在第二模式中，由于电流In，而在反相输入侧的差动晶体管101的源极和分支 点Nl之间产生与可变电阻元件21的电阻值相对应的电压差A Vn。 并且，由于产生AVn禾P A Vp因而能够降低输出电压偏差的说明与实施例1的记 载相同。 以下，对在运算放大电路122B，降低输出电压偏差的调整方法的一个例子进行说 明。 图10和图11是该调整方法的时间图。 在此，图10以及图ll所示的regp[n:l]是用于使可变电阻元件21的电阻值发生变化的控制信号。如以上的说明那样，CntSWp、 CntSWn、 CntNSWn以及CntNSWp是被输入到 校正极性切换电路61的控制信号。A Vp和A Vn是在可变电阻元件21的两端产生的电压差。 并且，在图10中，regp[n:l]为n = 2，并以产生了正的输出电压偏差为前提。
并且，在图11中，regp[n:l]为n = 2，并以产生了负的输入电压偏差为前提。
并且，该调整方法的大致流程与图7相同。 首先，调整装置测定不对输出电压之间的偏差进行校正的状态下的运算放大电路 122B的输出电压偏差(SIOI)。 并且，在测定该输出电压偏差之时，调整装置进行以下工作(l)使开关NSWn和开 关NSWp同时接通；或者(2)通过使regp[2:1]设定为"00"，从而在使分支点Nl和差动晶 体管100的源极短路的状态下，能够使分支点Nl和差动晶体管101的源极短路。接着，调 整装置判断是产生了正的输出电压偏差还是产生了负的输出电压偏差(S102)。
以下，对图IO所示的产生了正的输出电压偏差的情况(S102的"是")进行说明。
如图10所示，控制信号CntSWp和CntNSWp是接通对应的开关的逻辑值，控制信号 CntSWn和CntNSWn是断开对应的开关的逻辑值。这样，成为电流Ip流过可变电阻元件21 的第一模式。 在图10的期间T21，可变电阻元件21为0Q ， A Vp为Ip X 0 X R " 0V。在保持这 种设定状态的情况下，产生较大的输出电压偏差。 在图10的期间T22，调整装置一边变更AVp—边测定输出电压Vout(S103)。具 体而言，可变电阻元件21的电阻值按照regp[2:l]来变化。 如图10所示，若将regp[2:l]的设定变化为"Ol"、" 10"、" 11 "，则AVp增大，输出 电压Vout接近期望值。 接着，调整装置判定各个设定中的输出电压的偏差最小的regp[2:l]的设定。并 且，调整装置将输出电压的偏差最小的regp[2:l]的设定固定为校正后的设定(S105)。
在图IO所示的例子中，输出电压的偏差成为最小的设定是，regp[2:l] ="11"。 在这种情况下成为Vout " Vin (Vp+ A Vp " Vn+ A Vn的关系成立)。这样，输出电压的偏差 能够接近于OV。 以下，对图11所示的产生了负的输出电压偏差的情况(S102的"否")进行说明。
如图11所示，控制信号CntSWp和CntNSWp是断开对应的开关的逻辑值，控制信号 CntSWn和CntNSWn是接通对应的开关的逻辑值。这样，成为电流In流过可变电阻元件21 的第二模式。 在图11的期间T31，可变电阻元件21为OQ ， A Vn为InXOXR " 0V。在这种设 定状态下，产生与以往的运算放大电路222同样的输出电压偏差。 在图11的期间T32，调整装置一边变更AVn—边测定输出电压Vout(S104)。具 体而言，可变电阻元件21的电阻值按照regp[2:l]来变化。 如图11所示，若将regp[2:l]的设定变化为"Ol"、" 10"、" 11 "，则AVn增大，输出 电压Vout接近期望值。 接着，调整装置判定各个设定中的输出电压的偏差最小的regp[2:l]的设定。并 且，调整装置将输出电压偏差最小的regp[2:l]的设定固定为校正后的设定(S105)。
18
在图11所示的例子中，输出电压偏差成为最小的设定是，regp[2:l] ="11"之时。 在这种情况下成为Vout " Vin (Vp+ A Vp " Vn+ A Vn的关系成立)。这样，输出电压偏差能 够接近于ov。 这样，本发明的实施例2所涉及的运算放大电路122B与实施例1相同，能够在抑 制电路面积的增加的情况下降低正负双方的输出电压偏差。 而且，由于运算放大电路122B具有校正极性切换电路61，因此A Vn和A Vp可以 由一个可变电阻元件21产生。这样，与本发明的实施例1所涉及的运算放大电路122A相 比，能够进一步使电路面积减小。
(实施例3) 在本发明的实施例3，对图2所示的运算放大电路122的一个实施例的运算放大电 路122C进行说明。 图12是本发明的实施例3所涉及的运算放大电路122C的电路图。对于与图5相 同的要素赋予相同的符号，省略重复说明。 图12所示的运算放大电路122C除具有图5所示的运算放大电路122A的构成以 外，还包括可变电流源81和82。 可变电流源81被连接于非反相输入侧的差动晶体管100的源极和偏置电压之间， 向非反相输入侧的差动晶体管100的源极提供正或负的电流Icp。并且，可变电流源81选 择性地将x阶段的电流值中的某个电流值的电流提供给差动晶体管100的源极。S卩，由可 变电流源81生成的电流Icp的电流值在x阶段是可变的。并且，该电流值由可变电流源控 制信号Icntp[x:l]控制。 可变电流源82被连接于反相输入侧的差动晶体管101的源极和偏置电压之间，向 反相输入侧的差动晶体管101的源极提供正或负的电流Icn。并且，可变电流源82选择性 地将x阶段的电流值中的某个电流值的电流提供给差动晶体管101的源极。S卩，由可变电 流源82生成的电流Icn的电流值在x阶段是可变的。并且，该电流值由可变电流源控制信 号Icntn[x:l]控制。 并且，可变电流源控制信号Icntp[x:l]以及可变电流源控制信号Icntn[x:l]例 如是显示装置IO所具有的其他的电路(图中未示出)，或者由显示装置10的外部的装置输 入。 以下，对具有以上这种构成的本发明的实施例3所涉及的运算放大电路122C的工 作进行说明。 可变电阻元件21接受可变电阻元件控制信号regp[n:l]，并将n个开关SW1(1)至 SWl(n)控制成短路或断开。 同样，可变电阻元件22接受可变电阻元件控制信号regn[n: 1]的信号，并将n个 开关SW2(1)至SW2(n)控制成短路或断开。 在开关SW1被短路的情况下，被并联连接的一个电流电压转换器41和一个开关 SW1所组成的组的合计电阻值，作为较理想的值可以考虑是OQ 。并且，在开关SW1被断开 的情况下，并联连接的一个电流电压转换器41和一个开关SW1所组成的组的合计电阻值， 作为较理想的值可以考虑是成为电流电压转换器41的电阻值。 同样，在开关SW2被短路的情况下，被并联连接的一个电流电压转换器42和一个开关SW2所组成的组的合计电阻值，作为较理想的值可以考虑是0 Q 。并且，在开关SW2被 断开的情况下，并联连接的一个电流电压转换器42和一个开关SW2所组成的组的合计电阻 值，作为较理想的值可以考虑是成为电流电压转换器42的电阻值。 例如，电流电压转换器41为一级串联连接的情况下，即n = 1的情况下，可变电阻 元件21的电阻值成为0Q和电流电压转换器41的电阻值R这两个值之中的某一个。
并且，电流电压转换器41为两级串联连接的情况下，即n = 2的情况下，若将两个 电流电压转换器41的电阻值设为R以及2R的情况下，可变电阻元件21的电阻值成为0 Q 、 电阻值R的一倍、两倍、以及三倍这四个值中的某一个。 通过电流源晶体管102使电流Ir流过，从而运算放大电路122C使电流Ip流入到
非反相输入侧的差动晶体管100，使电流In流入到反相输入侧的差动晶体管101。 在此，在可变电阻元件21流过电流Iap，该电流I即是通过对电流Ip加上来自可
变电流源81的电流Icp或减去来自可变电流源81的电流Icp而得到的。 同样，在可变电阻元件22流过电流Ian，该电流Ian是通过对电流In加上来自可
变电流源82的电流Icn或减去来自可变电流源82的电流Icn而得到的。 并且，按照可变电阻元件21的电阻值和流到可变电阻元件21的电流I即，产生电
压差AVp。该AVp可以通过变更可变电阻元件控制信号regp[n:l]和可变电流源控制信
号Icntp[x:l]来变更。 并且，按照可变电阻元件22的电阻值和流到可变电阻元件22的电流Ian，产生电 压差AVn。该AVn可以通过变更可变电阻元件控制信号regn[n:l]和可变电流源控制信 号Icntn[x:l]来变更。 并且，由于产生AVn和AVp，因此能够降低输出电压的偏差的说明与实施例1的 记载相同。这样，本发明的实施例3所涉及的运算放大电路122C与实施例1相同，能够在 抑制电路面积的增加的情况下降低正负双方的输出电压偏差。 并且，本发明的实施例3所涉及的运算放大电路122C除具有实施例1所涉及的运
算放大电路122A的构成以外，还通过具有可变电流源81以及可变电流源82，从而能够利用
可变电阻元件21以及22和可变电流源81以及82，来变更AVn和AVp。 据此，实施例3所涉及的运算放大电路122C与实施例1所涉及的运算放大电路
122A相比，除能够对应发生了较大的输出电压偏差的情况以外，还能够对输出电压偏差的
调整进行更精细地设定。 并且，实施例3所涉及地运算放大电路122C能够以较小的面积来实现与实施例1 所涉及的运算放大电路122A同等程度的输出电压的偏差的调整范围以及调整间隔。
例如，可以通过以一个晶体管来构成可变电流源81以及82，从而实现小面积化。
并且，在本发明的实施例3中，虽然利用具有可变电阻元件21和可变电阻元件22 这两个可变电阻元件的运算放大电路122C进行了说明，不过，在只要能够降低正负某一方 的输出电压偏差就可以的情况下，运算放大电路122C也可以仅具有可变电阻元件21和可 变电阻元件22的某一个。 并且，运算放大电路122C也可以仅具有可变电流源81和可变电流源82之中的、 与输出电压偏差的正负相对应的一方。 通过这种构成，能够实现运算放大电路122C的小面积化。
并且，运算放大电路122C在既具有可变电阻元件21以及可变电阻元件22的情况 下，也可以仅具有可变电流源81以及可变电流源82中的一方，也可以在仅具有可变电阻元 件21以及可变电阻元件22中的一方的情况下，既具有可变电流源81又具有可变电流源 82。 并且，在上述的实施例3中，对在实施例1中说明的运算放大电路122A的基础上 还具有可变电流源81以及可变电流源82的构成进行了说明，不过也可以在实施例2所涉 及的运算放大电路122B的基础上还具有可变电流源81以及可变电流源82。
(实施例4) 在本发明的实施例4，对图2所示的运算放大电路122的一个实施例的运算放大电 路122D进行说明。 图13是本发明的实施例4所涉及的运算放大电路122D。对于与图5相同的要素 赋予相同的符号，省略重复说明。 图13所示的运算放大电路122D除具有图5所示的运算放大电路122A的构成以 外，还具有电压可变电路91。电压可变电路91控制电流源晶体管102的栅极电压。该电压 可变电路91按照电压可变电路控制信号Vset[m: 1]，选择性地将m阶段的电压值中的某个 电压值的电压输出到电流源晶体管102的栅极。 并且，电压可变电路控制信号Vset[m:l]例如是显示装置10所具有的其他的电路 (图中未示出)，或者由显示装置10的外部的装置输入。 以下，对具有以上这种构成的本发明的实施例4所涉及的运算放大电路122D的工 作进行说明。 可变电阻元件21接受可变电阻元件控制信号regp[n:l]，并将n个开关SW1(1)至 SWl(n)控制成短路或断开。 同样，可变电阻元件22接受可变电阻元件控制信号regn[n: 1]的信号，并将n个 开关SW2(1)至SW2(n)控制成短路或断开。 在开关SW1被短路的情况下，被并联连接的一个电流电压转换器41和一个开关 SW1所组成的组的合计电阻值，作为较理想的值可以考虑是0 Q 。 并且，在开关SW1被断开的情况下，并联连接的一个电流电压转换器41和一个开 关SW1所组成的组的合计电阻值，作为较理想的值可以考虑是成为电流电压转换器41的电 阻值。 同样，在开关SW2被短路的情况下，被并联连接的一个电流电压转换器42和一个 开关SW2所组成的组的合计电阻值，作为较理想的值可以考虑是0 Q 。 并且，在开关SW2被断开的情况下，并联连接的一个电流电压转换器42和一个开 关SW2所组成的组的合计电阻值，作为较理想的值可以考虑是成为电流电压转换器42的电 阻值。 例如，电流电压转换器41为一级串联连接的情况下，即n = 1的情况下，可变电阻 元件21的电阻值成为OQ和电流电压转换器41的电阻值R这两个值之中的某一个。
并且，电流电压转换器41为两级串联连接的情况下，即n = 2的情况下，若将两个 电流电压转换器41的电阻值设为R以及2R的情况下，可变电阻元件21的电阻值成为0 Q 、 电阻值R的一倍、两倍、以及三倍这四个值中的某一个。
21
并且，按照电压可变电路控制信号Vset[n:l]，电压可变电路91变更电流源晶体
管102的栅极电压。据此，能够变更流过电流源晶体管102的电流IrX a 。 例如，电流Ir成为a倍的情况下，较理想的是，电流Ip X a流入到非反相输入侧
的差动晶体管100，电流InX a流入到反相输入侧的差动晶体管101。 因此，通过控制可变电阻元件21的电阻值和流入到可变电阻元件21的电流
IpX a ，从而能够在非反相输入侧的差动晶体管100的源极和分支点N1之间产生任意的电
压差AVpX a 。 同样，通过控制可变电阻元件22的电阻值和流入到可变电阻元件22的电流 IpX a ，从而能够在反相输入侧的差动晶体管101的源极和分支点N1之间产生任意的电压 差AVnX a 。 并且，若替换成AVnX a = AVn和替换成AVpX a = AVp，则能够降低输出电 压的偏差的说明与实施例l所记载的内容相同。这样，本发明的实施例4所涉及的运算放 大电路122D与实施例1相同，能够在抑制电路面积增加的情况下，降低正负双方的输出电 压偏差。 而且，本发明的实施例4所涉及的运算放大电路122D由于能够变更电流源晶体管 102的栅极电压，因此与实施例1所涉及的运算放大电路122A相比，能够更精细地变更在可 变电阻元件21和22的两端产生的电压差A Vp和A Vn。 而且，实施例4所涉及的运算放大电路122D与实施例1所涉及的运算放大电路
122A相比，即使在发生了较大的输出电压的偏差的情况下也能够对应。 并且，在本发明的实施例4中，虽然利用具有可变电阻元件21和可变电阻元件22
这两个可变电阻元件的运算放大电路122D进行了说明，不过，在只要能够降低正负某一方
的输出电压的偏差即可的情况下，运算放大电路122D也可以仅具有可变电阻元件21和可
变电阻元件22的某一个。 通过这种构成，能够实现运算放大电路122D的小面积化。 并且，在上述的实施例4中，对在实施例1中说明的运算放大电路122A的基础上
还具有电压可变电路91的构成进行了说明，不过也可以在实施例2所涉及的运算放大电路
122B或实施例3所涉及的运算放大电路122C的基础上还具有电压可变电路91。 另外，本发明并非受以上的实施例l至4所限定，可以进行各种变更，这些变更不
用说也被包含在本发明的范围内。 例如，在本发明的实施例1至4中，举例示出了以差动对为N沟道M0S晶体管对构 成的运算放大电路122A至122D，以差动对为P沟道M0S晶体管对构成的运算放大电路也能 够适用于本发明。 而且，运算放大电路122A至122D也可以包括以N沟道M0S晶体管对构成的第一 差动对和以P沟道M0S晶体管对构成的第二差动对。 S卩，即使是以Rail to Rail (轨对轨)型的多个差动对构成的运算放大电路，也可 以以同样的设计思维来适用于本发明。 并且，最好是校正电压选择电路51(52)的电阻值的温度依存性与开关SW1(SW2) 的电阻值的温度依存性为反方向的特性。 通过设定为这种构成，校正电压选择电路51(52)的电阻值能够通过由开关SW1(SW2)的电阻值的温度而产生的变动来抵消自身因温度而带来的变动。这样，能够缓解 输出电压的偏差对温度的依存性。 并且，可变电阻元件21和22的构成并非受以上所述的构成所限，也可以采用以下 的构成。 图14示出了上述的可变电阻元件21和22的其他的例子的可变电阻元件21A的 构成。 图14所示的可变电阻元件21A具有n-l (n为2以上的整数)个串联连接的电流 电压转换器41和校正电压选择电路51A。 另外，在图14中示出了 n = 4的例子。各个电流电压转换器41是将电流转换为 电压的电阻元件。 例如，n-l个电流电压转换器41的电阻值是相等的。校正电压选择电路51A通过 变更被串联连接在第一端子A和第二端子B之间的电流电压转换器41的级数，从而变更第 一端子A和第二端子B之间的电阻值。该校正电压选择电路51A具有n个开关SWy(1)至 SWy(n)。 并且，在没有特殊区别n个开关SWy (1)至SWy (n)的情况下，记作开关SWy。 n个 开关SWy(l)至SWy(n)的每一个的一端被分别连接于n_l个电流电压转换器41的串联连 接的分支点以及该串联连接的两端，而另一端被连接于第二端子B。 并且，n个开关SWy(l)至SWy(n)由n比特的可变电阻元件控制信号regp [n: 1]被 控制成短路或断开。 图15示出了 n = 4的情况下的可变电阻元件控制信号regp [n: 1]、多个开关
SWy(l)至SWy(n)的接通与断开状态、以及可变电阻元件21A的电阻值。 如图15所示，在使三个电流电压转换器41的电阻值相等的状态下，通过仅使四个
开关SWy(l)至SWy(4)中的一个接通，从而能够实现等间隔的调整间隔。 并且，在利用图15所示的可变电阻元件21A的情况以及在以往的输出电路300想
要实现同一调整范围的情况中，利用图15所示的可变电阻元件21A的情况更能够使电路面
积减小。其原因是，此调整范围是以可变电阻元件能够获得的最大电阻值来决定的。因此，
在以往的输出电路300中，需要将电阻值最大的电阻的电阻值作为该最大的电阻值。 另一方面，在利用图15所示的可变电阻元件21A的情况下，可以将多个电流电压
转换器41的电阻值的合计作为该最大的电阻值。 这样，利用图15所示的可变电阻元件21A的情况也和利用图5等所示的可变电阻
元件21以及22的情况一样，与以往的输出电路300相比，能够减小电路面积。 并且，在对可变电阻元件21A和图5所示的可变电阻元件21相比较的情况下，由
于图5等所示的可变电阻元件21更能够以小的面积来实现调整间隔为等间隔的输出电压
调整，因此更好。 并且，也可以取代可变电阻元件21以及22而采用以下所示的构成。
图16示出了上述可变电阻元件21以及22的另外的一个例子，示出了具有可变电 阻元件21B的运算放大电路122E的构成。对于与图9相同的要素赋予相同的符号。
图16所示的运算放大电路122E针对图9所示的运算放大电路122B而言，具有可 变电阻元件21B以取代可变电阻元件21。可变电阻元件21B具有晶体管92B和电压可变电路91B。 晶体管92B的源极端子以及漏极端子的一方被连接于可变电阻元件21B的第一端
子，晶体管92B的源极端子以及漏极端子的另一方被连接于可变电阻元件21B的第二端子。 并且，晶体管92B中被提供有作为衬底偏压的一定的偏置电压。 电压可变电路91B按照控制信号Vset [n: 1]，通过将n阶段的电压值中的某一电压
值的电压提供到晶体管92B的栅极端子，从而变更晶体管92B的导通电阻。 g卩，电压可变电路91B通过变更晶体管92B的栅极电压，从而变更可变电阻元件
21B的第一端子和第二端子之间的电阻值(晶体管92B的导通电阻)。 通过这种构成，由于能够以一个晶体管和电压可变电路构成以多个电阻元件和开
关所组成的组所构成的可变电阻元件，因此能够减小可变电阻元件的面积。 而且，也可以取代可变电阻元件21以及22而采用以下所示的构成。 图17示出了上述可变电阻元件21以及22的另外的一个例子，示出了具有可变电
阻元件21C的运算放大电路122F的构成。对于与图9相同的要素赋予相同的符号。 图17所示的运算放大电路122F针对图9所示的运算放大电路122B而言，具有可
变电阻元件21C以取代可变电阻元件21。可变电阻元件21C具有晶体管92C和电压可变电
路91C。 晶体管92C的源极端子以及漏极端子的一方被连接于可变电阻元件21C的第一端 子，晶体管92C的源极端子以及漏极端子的另一方被连接于可变电阻元件21C的第二端子。
并且，晶体管92C的栅极端子中被施加有一定的偏置电压。 电压可变电路91C按照控制信号Vset [n: 1]，通过将n阶段的电压值中的某一电压 值的电压提供到晶体管92C，从而变更晶体管92C的导通电阻。 具体而言，电压可变电路91C通过以n阶段来变更晶体管92C的衬底偏压，从而变 更晶体管92C的导通电阻。这样，电压可变电路91C变更可变电阻元件21C的第一端子和 第二端子之间的电阻值(晶体管92C的导通电阻)。 通过这种构成，由于能够以一个晶体管和电压可变电路构成以多个电阻元件和开
关所组成的组所构成的可变电阻元件，因此能够减小可变电阻元件的面积。 另外，上述的实施例1所涉及的运算放大电路122A、实施例3所涉及的运算放大电
路122C以及实施例4所涉及的运算放大电路122D也可以具有图16所示的可变电阻元件
21B或图17所示的可变电阻元件21C。 并且，在上述的实施例1至4中，举例说明了将本发明适用于一般的运算放大电路 的一个例子，作为一般的运算放大电路也可以采用周知的其他的电路构成。例如，也可以在 上述的电流源晶体管102中采用共阴共栅的电流镜型的差动电流源。换言之，实施例1至4 所涉及的运算放大电路122A至122F还可以具有，被连接于电流源晶体管102和分支点Nl 之间的、用于降低电流源晶体管102的偏差的电阻元件等。此电阻元件例如可以是栅极电 压由偏置电压固定的晶体管。 并且，图l以及图2所示的显示装置10所包括的各个处理部典型地可以作为集成 电路LSI来实现。这些可以分别被制成一个芯片，也可以将其中的一部分或全部制作在一 个芯片中。 并且，集成电路化的方法也不仅限于LSI，也可以通过专用电路或通用处理器来实现。LSI制造后，也可以利用能够程序化的现场可编程门阵列(FPGA:Field Programmable
Gate Array)，或利用可再构成LSI内部的电路单元的接续或设定的可重装处理器。 而且，若随着半导体技术的进步或派生的其它技术而出现可以替换LSI等集成电
路的技术的情况下，当然也可以利用这些新出现的技术使各个处理部集成化。 并且，显示装置10的功能中的一部分也可以由CPU等处理器执行程序来实现。 而且，本发明也可以作为上述程序，还可以作为记录上述程序的记录媒体。并且，
上述的程序可以通过互联网等传输介质来分发。 并且，本发明也可以作为用于降低上述运算放大电路122A至122D中的某一个的 输出电压的偏差的运算放大电路的调整方法来实现。而且，也可以作为显示驱动装置110 或显示装置10的调整方法来实现。 并且，本发明也可以作为上述调整装置和包括运算放大电路122A至122D中的某 一个的运算放大电路的调整系统来实现，也可以作为包括上述调整装置的显示驱动装置 110或显示装置10来实现。而且，这些调整装置的功能也可以作为专用的电路(硬盘)来 实现，也可以通过CPU等处理器执行程序(软件)来实现，也可以通过他们的组合来实现。
并且，在上述的说明中，使本发明的实施例1至4所涉及的运算放大电路122A至 122D包括在具有有机E L面板lll的显示装置10中为例进行了说明，在其他的显示装置中 也可以适用本发明。例如，可以将本发明适用于具有液晶显示面板的显示装置。
并且，在以上的例子中所采用的数字都是为了对本发明进行具体说明而举的例 子，本发明不受举例示出的数字所限。而且，以高/低来表示的逻辑等级或者以接通/断开 来表示的开关的状态也是为了具体说明本发明而举的例子，即使通过与举例示出的逻辑等 级或者开关状态不同的组合也能够得到同样得结果。并且，晶体管等的n型以及p型等也 是为了具体说明本发明而举的例子，通过使他们反转也能够得到同样的结果。并且，构成要 素之间的连接关系也是为了具体说明本发明而举的例子，实现本发明的功能的连接关系不 受此限。 并且，也可以组合上述实施例1至4所涉及的运算放大电路122A至122D以及变 形例的功能中的至少一部分。 本发明能够适用于运算放大电路以及显示装置。并且，由于本发明能够降低运算 放大电路的输出电压偏差，因此比较适合于针对电源电路以及平板显示器的驱动器。并且， 本发明能够适用于具有液晶面板以及有机EL面板的便携式设备、小型移动设备以及大型 面板设备。
2权利要求
一种运算放大电路，包括差动放大部，所述差动放大部包括形成第一差动对的第一差动晶体管和第二差动晶体管；以及向所述第一差动对提供电流的电流源晶体管；所述运算放大电路还包括第一可变电阻元件，该第一可变电阻元件被连接于所述第一差动晶体管和所述第二差动晶体管的至少一方的源极与所述电流源晶体管的漏极之间；所述第一可变电阻元件包括第一端子和第二端子；被串联连接的多个第一电阻元件；以及第一校正电压选择电路，通过变更被连接于所述第一端子和所述第二端子之间的、所述被串联连接的多个第一电阻元件的级数，从而变更所述第一端子和所述第二端子之间的电阻值。
2. 如权利要求l所述的运算放大电路，所述第一可变电阻元件被连接于所述第一差动晶体管的源极与所述电流源晶体管的 漏极之间；所述运算放大电路还包括第二可变电阻元件，该第二可变电阻元件被连接于所述第二差动晶体管的源极与所述 电流源晶体管的漏极之间；所述第二可变电阻元件包括 第三端子和第四端子； 被串联连接的多个第二电阻元件；以及第二校正电压选择电路，通过变更被连接于所述第三端子和所述第四端子之间的、所 述被串联连接的多个第二电阻元件的级数，从而变更所述第三端子和所述第四端子之间的 电阻值。
3. 如权利要求l所述的运算放大电路，所述运算放大电路还具有校正极性切换电路，对第一模式和第二模式进行切换，所述 第一模式是指，在将所述第一可变电阻元件连接于所述第一差动晶体管的源极与所述电流 源晶体管的漏极之间的状态下，不使该第一可变电阻元件连接于所述第二差动晶体管的源 极与所述电流源晶体管的漏极之间，所述第二模式是指，在将所述第一可变电阻元件连接 于所述第二差动晶体管的源极与所述电流源晶体管的漏极之间的状态下，不使该第一可变 电阻元件连接于所述第一差动晶体管的源极与所述电流源晶体管的漏极之间。
4. 如权利要求l所述的运算放大电路， 所述运算放大电路还包括可变电流源，将多个电流值中的某个电流值的电流有选择地提供给所述第一差动晶体 管以及所述第二差动晶体管的至少一方的源极。
5. 如权利要求l所述的运算放大电路， 所述运算放大电路还包括电压可变电路，将多个电压值中的某个电压值的电压有选择地输出到所述电流源晶体管的栅极。
6. 如权利要求l所述的运算放大电路，所述第一校正电压选择电路包括多个第一开关，该多个第一开关被设置成与所述多个 第一电阻元件的每一个相对应，使对应的所述第一电阻元件的两端短路或断开。
7. 如权利要求6所述的运算放大电路， 所述多个第一电阻元件的各个电阻值不同。
8. 如权利要求l所述的运算放大电路，所述第一校正电压选择电路包括多个第一开关，该多个第一开关的每一个的一端被 分别连接于所述多个第一电阻元件的串联连接的两端以及分支点，而另一端被连接于所述 第一端子以及所述第二端子中的一方。
9. 如权利要求6所述的运算放大电路，所述第一 电阻元件的电阻值的温度依存性是，所述第一开关的电阻值的温度依存性的 反方向的特性。
10. 如权利要求l所述的运算放大电路，所述第一差动晶体管和所述第二差动晶体管是N沟道M0S晶体管。
11. 如权利要求l所述的运算放大电路，所述第一差动晶体管和所述第二差动晶体管是P沟道M0S晶体管。
12. 如权利要求l所述的运算放大电路，所述第一差动晶体管和所述第二差动晶体管是N沟道M0S晶体管； 所述差动放大部还包括形成第二差动对的第三差动晶体管和第四差动晶体管； 所述第三差动晶体管和所述第四差动晶体管是P沟道M0S晶体管。
13. —种运算放大电路，包括差动放大部， 所述差动放大部包括形成第一差动对的第一差动晶体管以及第二差动晶体管；以及 向所述第一差动对提供电流的电流源晶体管； 所述运算放大电路还包括第一可变电阻元件，该第一可变电阻元件被连接于所述第一差动晶体管和所述第二差 动晶体管的至少一方的源极与所述电流源晶体管的漏极之间； 所述第一可变电阻元件包括 第一端子以及第二端子；晶体管，该晶体管的源极端子以及漏极端子的一方被连接于所述第一端子，该晶体管 的所述源极端子以及所述漏极端子的另一方被连接于所述第二端子；以及电压可变电路，通过向所述晶体管提供多个电压值中的某个电压值的电压，来变更所 述晶体管的导通电阻。
14. 如权利要求13所述的运算放大电路， 所述晶体管的栅极端子被施加有一定的电压；所述电压可变电路通过变更晶体管的衬底偏压，从而变更所述晶体管的导通电阻。
15. 如权利要求13所述的运算放大电路， 所述晶体管被提供有一定的衬底偏压；所述电压可变电路通过变更所述晶体管的栅极电压，从而变更所述晶体管的导通电阻。
16. —种显示装置，显示与图像数据相对应的图像，该显示装置包括 显示面板，显示所述图像；以及 显示驱动装置，驱动所述显示面板；所述显示面板包括被配置成矩阵状的多个发光像素；以及 按每一行或每一列设置的多个源极线； 所述显示驱动装置包括权利要求1所述的多个运算放大电路，该多个运算放大电路的每一个被设置于所述源 极线的每一线，向对应的所述源极线输出与所述图像数据相对应的信号电压。
17. 如权利要求16所述的显示装置， 所述显示面板为有机EL面板。
全文摘要
本发明所涉及的运算放大电路包括差动放大部。差动放大部包括形成第一差动对的第一差动晶体管和第二差动晶体管；以及向所述第一差动对提供电流的电流源晶体管。所述运算放大电路还包括第一可变电阻元件，该第一可变电阻元件被连接于所述第一差动晶体管和所述第二差动晶体管的至少一方与所述电流源晶体管的漏极之间；所述第一可变电阻元件包括第一端子和第二端子；被串联连接的多个第一电阻元件；以及第一校正电压选择电路，通过变更被连接于所述第一端子和所述第二端子之间的、被串联连接的多个第一电阻元件的级数，从而变更第一端子和第二端子之间的电阻值。
文档编号G09G3/32GK101714854SQ20091017917
公开日2010年5月26日 申请日期2009年9月29日 优先权日2008年10月6日
发明者小岛友和, 小岛宽, 小川宗彦, 西和义 申请人:松下电器产业株式会社