专利名称：应用于显示器的图像数据处理模块及数据线驱动电路的制作方法
技术领域：
本发明涉及一种图像数据处理模块及相关的数据线驱动电路，尤指一种应用于显 示器以协调两种不同数据传输格式的图像数据处理模块及数据线驱动电路。
背景技术：
一般的液晶显示器在显示画素数据时均会以一栅极线驱动电路(Gate Line Driving Circuit)与一数据线驱动电路(Data Line Driving Circuit)来决定在显示面板 上显示画素的时脉与相关数值，其中这些相关数值包含显示画素所使用的亮度、灰阶值等。
请参阅图1，其为一般显示器中所使用的数据线驱动电路的简略示意图。如图1 所示，数据线驱动电路100包含一振荡器(Oscillator) 110、图像数据处理模块105、一图像 数据选取及显示模块170、一电源调变模块160及一数据线驱动单元180。图像数据处理模 块105包含一时序产生器120、一位址计数器140、一图像显示数据随机存取内存(Graphic Display Data Random Access Memory，GDDRAM) 150 及一系统介面 130。振荡器 110 与时序 产生器120共同用来产生一时脉。系统介面130以一第一数据格式来控制时序产生器120 所产生的该时脉。地址计数器140根据时序产生器120所产生的该时脉来计算在图像显示 数据随机存取内存150上欲存取的画素数据的地址。图像显示数据随机存取内存150根据 系统介面130所使用的该第一数据格式来储存画素数据，并以串流方式输出画素数据。图 像数据选取及显示模块170在显示图像显示数据随机存取内存150以串流方式所输出的画 素数据前先行暂存该画素数据，并配合电源调变模块160所提供的参考电压、灰阶值曲线、 亮度曲线等来决定如何显示所先行暂存的画素数据。数据线驱动单元180会根据图像数据 选取及显示模块170决定显示画素数据的方式来控制显示面板上的多条数据线。
一般来说，系统介面130所使用的该第一数据格式以单一画素数据包含八位的方 式来处理画素数据，因此图像显示数据随机存取内存150亦以八位为单位来储存每一笔画 素数据，且时序产生器120亦以八位的画素数据为准来产生对应的时脉(例如以一个周期 读取八位以读取一笔完整画素数据的方式)，以使地址计数器140可以准确的计算出在图 像显示数据随机存取内存150上读取数据的方式。然而，由于目前一般显示器所使用的薄 膜晶体管驱动集成电路主要支持单一画素数据包含六个位的一第二数据格式，因此图1所 示的数据线驱动电路100便无法顺利支持该第二数据格式。发明内容
为了解决上述一般数据线驱动电路所使用的八位画素数据格式无法顺利支持薄 膜晶体管液晶显示器所使用的六位画素数据格式，本发明提供可支持六位画素数据格式的 一种应用于显示器的移位暂存模块以及数据线驱动电路。
本发明的实施例揭露一种应用于显示器的数据线驱动电路的图像数据处理模块。 该图像数据处理模块包含一时序产生器、一系统介面、一移位暂存模块、及一图像显示数据 随机存取内存。该时序产生器用来产生一时脉。该系统介面用来以一第一数据传输格式产4生一第一画素数据串流。该移位暂存模块接收该时脉，并根据该时脉对该第一画素数据串 流进行移位处理以产生一第二画素数据串流。该第二画素数据串流符合一第二数据传输格 式，且该第二画素数据串流所包含的位数少于该第一画素数据串流所包含的位数。该图像 显示数据随机存取内存用来接收并暂存该第二画素数据串流。
本发明的实施例揭露一种用于显示器的数据线驱动电路。该数据线驱动电路包含 一图像数据处理模块、一振荡器(Oscillator)、一电源调变模块、一图像数据选取及显示模 块、及一数据线驱动单元。该图像数据处理模块包含一时序产生器、一系统介面、一移位暂 存模块、及一图像显示数据随机存取内存。该时序产生器用来产生一时脉。该系统介面根 据一第一数据传输格式产生一第一画素数据串流。该移位暂存模块接收该时脉，并根据该 时脉对该第一画素数据串流进行移位处理以产生一第二画素数据串流。该第二画素数据串 流符合一第二数据传输格式，且该第二画素数据串流所包含的位数少于该第一画素数据串 流所包含的位数。该图像显示数据随机存取内存用来接收并暂存该第二画素数据串流。该 振荡器与该时序产生器共同配合产生该时脉。该电源调变模块提供显示该第二画素数据串 流时所需的参考电压、灰阶值曲线、及亮度曲线。该图像数据选取及显示模块自该图像显 示数据随机存取内存接收该第二画素数据串流，并根据该电源调变模块所提供的该参考电 压、该灰阶值曲线、及该亮度曲线来决定显示该第二画素数据串流的方式。该数据线驱动单 元用来根据该图像数据选取及显示模块所决定显示该第二画素数据串流的方式，来控制一 显示面板上的多个资料线，以显示该第二画素数据串流。
图1为一般显示器中所使用的数据线驱动电路的简略示意图。
图2为本发明的实施例所揭露的一图像数据处理模块及包含该图像数据处理模 块的一数据线驱动电路的简略示意图。
图3为图2所示的移位暂存模块的示意图。
图4为图3所示的移位暂存模块中部分信号的简略波形示意图。
具体实施方式
本发明的实施例揭露一种图像数据处理模块及包含该图像数据处理模块的数据 线驱动电路。该图像数据处理模块将系统介面所输入的八位画素数据以移位的方式转换为 适合薄膜晶体管液晶显示器所使用的六位画素数据，以在不需修改系统介面所输出的画素 数据格式的前提下顺利的使薄膜晶体管液晶显示器所使用的数据线驱动电路可以顺利运作。
请参阅图2，其为本发明的实施例所揭露的一图像数据处理模块205及包含图像 数据处理模块205的一数据线驱动电路200的简略示意图。相较于图1所示的图像数据处 理模块105，图像数据处理模块205另外增加一移位暂存模块210，来将系统介面130所产 生的八位画素数据以移位方式转换为六位画素数据，并同时改以支持八位画素数据的第二 数据格式使时序产生器120产生配合六位画素数据的该第二数据格式的时脉，如此一来， 当图像显示数据随机存取内存150接收到移位暂存模块210所传输的六位画素数据时，便 可直接以该第二数据格式暂存该六位画素数据。另在图2中，振荡器110用来与时序产生器120共同产生时脉，电源调变模块160提供显示该六位画素数据时所需的参考电压、灰阶 值曲线、亮度曲线；图像数据选取及显示模块170由图像显示数据随机存取内存150接收 该六位画素数据，并根据电源调变模块160所提供的参考电压、灰阶值曲线、亮度曲线来决 定如何显示该六位画素数据的方式。数据线驱动单元180会根据图像数据选取及显示模块 170决定显示该六位画素数据的方式来控制显示面板上的多条数据线，以显示该六位画素 数据。
请一并参阅图3，其为根据本发明的实施例所揭露的图2所示的移位暂存模块210 的示意图。如图3所示，移位暂存模块210包含多个串联的D正反器FFO、FFl、FF2、FF3、 FF4、FF5、FF6、FF7，其中以八位的该第一数据格式所表示的一画素数据串流DSR由系统介 面130传输而来。移位暂存模块210另由时序产生器120接收一时脉CP，并由系统介面130 接收一重置(Reset)信号CR;当重置信号CR为低电位时代表系统介面130欲将移位暂存模 块210所包含的多个D正反器FF0-FF7的状态重置。时脉CP耦接于所有移位暂存模块210 中的多个D正反器FF0-FF7的时脉输入端C，且该每一 D正反器为正缘触发。重置信号CR 输入于多个D正反器FF0-FF7的重置端。在多个D正反器FF0-FF7中，第一个D正反器FFO 的输入端D直接接收画素数据串流DSR，D正反器FF0-FF6并各自以其输出端Q与下一个D 正反器的输入端D相耦接的方式进行串联，且最后一个D正反器FF7的输出端Q未输出信 号至其它D正反器，以完整加载画素数据串流DSR中单一笔画素数据所包含的八个位。利 用如图3所示D正反器FF0-FF7的串联，D正反器FF7会储存单一笔画素数据中的最高权位 位(Most Significant Bit)，而D正反器FFO会储存该笔画素数据中的最低权位位(Least Significant Bit)。在 D 正反器 FF0-FF7 的八个输出信号 Q7、Q6、Q5、Q4、Q3、Q2、Q1、Q0 中， 仅有Q2-Q7所代表的六个位会被移位暂存模块210输出至图像显示数据随机存取内存150， 而将具有较低权位的两个输出信号QO及Ql加以排除，以在损失最小程度的精确度的情况 下将原先以八个位表示的画素数据串流DSR包含的每一笔画素数据更换为以Q2-Q7表示的 六位画素数据，而达到欲使数据线驱动电路可以顺利运作的目的。
图3所述的移位暂存模块210的运作方式简述如下。系统介面130在一次传输八 位的画素数据串流DSR之前，会先以低电位的重置信号CR将移位暂存模块210中的多个D 正反器FF0-FF7的状态皆加以重置，接着各D正反器会开始接收单一笔画素数据中所包含 的八个位。由于移位暂存模块210为正缘触发，因此在时脉CP由低电位转为高电位时，各 D正反器会将其所暂存的位往下一个与其耦接的D正反器传输；举例来说，在时脉CP的某 一周期中，当时脉CP由低电位转为高电位时，D正反器FF3会将其原本所暂存的位透过其 输出端Q传送至D正反器FF4的输入端D。如此一来，假设画素数据串流DSR的单一笔画 素数据” 10100101”开始输入至移位暂存模块210并经过时脉CP的八个周期后，D正反器 FF0-FF7会各自存放该画素数据所包含的八个位，使得输出信号Q7代表该画素数据中的最 高权位位1，且输出信号Q6-Q2各自依序代表位0、1、0、0、1。换言之，最后移位暂存模块210 输出至图像显示数据随机存取内存150的单一笔六位画素数据为” 101001”，而达成将以八 位的该第一数据格式表示的画素数据” 10100101”转换为以六位的该第二数据格式表示的 画素数据” 101001”的目的。
请参阅图4，其为图3所示的移位暂存模块210中部分信号的简略波形示意图。如 图4所示，在重置信号CR由低电位进入高电位后(亦即停止重置D正反器FF0-FF7之后)，每当时脉CP进入升缘状态时，输出信号QO的信号会被传递至输出信号Q1，输出信号Ql的 信号会被传递至输出信号Q2，其它输出信号的传递方式皆依此类推。为了图面的简略，仅图 标输出信号Q0-Q3的波形示意图，然输出信号Q4-Q7可由图3的叙述及图4的图示而可容 易推知。
图3所示的移位暂存模块210仅为本发明的一实施例，然而将图2所示的移位暂 存模块210以其它可使用移位方式将八位的画素数据转换为六位的画素数据的其它移位 暂存模块的实施例仍应视为本发明的范畴。
本发明的实施例所揭露的图像数据处理模块及包含该图像数据处理模块的数据 线驱动电路将系统介面所输入的八位画素数据以移位的方式转换为适合薄膜晶体管液晶 显示器所使用的六位画素数据，以在不需修改系统介面所输出的画素数据格式的前提下顺 利的使薄膜晶体管液晶显示器所使用的数据线驱动电路可以顺利运作。
权利要求
1.一种图像数据处理模块，其应用于显示器的数据线驱动电路，其特征在于包含 一时序产生器，其产生一时脉；一系统介面，其根据一第一数据传输格式产生一第一画素数据串流； 一移位暂存模块，其接收该时脉，并根据该时脉对该第一画素数据串流进行移位处理， 以产生一第二画素数据串流，其中该第二画素数据串流符合一第二数据传输格式，且该第 二画素数据串流所包含的位数少于该第一画素数据串流所包含的位数；及 一图像显示数据随机存取内存，其接收并暂存该第二画素数据串流。
2.如权利要求1所述的图像数据处理模块，其特征在于该移位暂存模块包含 多个串联的D正反器，该多个D正反器中的一起始D正反器的一输入端耦接于该系统介面，以接收该第一画素数据串流，且该多个D正反器中除该起始D正反器以外的其它D正 反器的输入端耦接于一对应的D正反器的一输出端；其中该多个D正反器中的每一 D正反器的一时脉输入端耦接于该时序产生器，以接收 该时脉，且该每一 D正反器的一重置端耦接于该系统介面，以接收一重置信号；其中该移位暂存模块根据该多个D正反器中的部分D正反器的输出信号产生该第二画 素数据串流。
3.如权利要求2所述的图像数据处理模块，其特征在于该多个D正反器依序各自储 存该第一画素数据串流所包含的多个位中的一对应位，该多个D正反器中的一结尾D正反 器储存该第一画素数据串流所包含的该多个位中的一最高权位位，且该起始D正反器储存 该第一画素数据串流所包含的该多个位中的一最低权位位，其中用于产生该第二画素数据 串流的该些输出信号为该第一画素数据串流所包含的该多个位中自该最高权位位起算的 多个高权位位，且该移位暂存模块不输出该第一画素数据串流所包含的该多个位中除该多 个高权位位以外的多个低权位位，以将该多个低权位位由该第一画素数据串流中排除而产 生该第二画素数据串流。
4.一种用于显示器的数据线驱动电路，包含一振荡器、一电源调变模块、一图像数据选 取及显示模块及一数据线驱动单元，其特征在于该数据线驱动电路进一步包括一图像数 据处理模块，该图像数据处理模块包含一时序产生器，其产生一时脉；一系统介面，其根据一第一数据传输格式产生一第一画素数据串流； 一移位暂存模块，其接收该时脉，并根据该时脉对该第一画素数据串流进行移位处理， 以产生一第二画素数据串流，其中该第二画素数据串流符合一第二数据传输格式，且该第 二画素数据串流所包含的位数少于该第一画素数据串流所包含的位数；及 一图像显示数据随机存取内存，用来接收并暂存该第二画素数据串流； 其中该振荡器与该时序产生器共同配合产生该时脉，该电源调变模块提供显示该第二 画素数据串流时所需的参考电压、灰阶值曲线及亮度曲线，该图像数据选取及显示模块自 该图像显示数据随机存取内存接收该第二画素数据串流，并根据该电源调变模块所提供的 该参考电压、该灰阶值曲线及该亮度曲线来决定显示该第二画素数据串流的方式，该数据 线驱动单元根据该图像数据选取及显示模块所决定显示该第二画素数据串流的方式，来控 制显示器显示该第二画素数据串流。
5.如权利要求4所述的数据线驱动电路，其特征在于该移位暂存模块包含多个串联的D正反器，该多个D正反器中的一起始D正反器的一输入端耦接于该系统 介面，以接收该第一画素数据串流，且该多个D正反器中除该起始D正反器以外的其它D正 反器的输入端耦接于一对应的D正反器的一输出端；其中该多个D正反器中的每一 D正反器的一时脉输入端耦接于该时序产生器，以接收 该时脉，且该每一 D正反器的一重置端耦接于该系统介面，以接收一重置信号；其中该移位暂存模块根据该多个D正反器中的部分D正反器的输出信号产生该第二画 素数据串流。
6.如权利要求5所述的数据线驱动电路，其特征在于该多个D正反器依序各自储存 该第一画素数据串流所包含的多个位中的一对应位，该多个D正反器中的一结尾D正反器 储存该第一画素数据串流所包含的该多个位中的一最高权位位，且该起始D正反器储存该 第一画素数据串流所包含的该多个位中的一最低权位位，其中用于产生该第二画素数据串 流的该些输出信号为该第一画素数据串流所包含的该多个位中自该最高权位位起算的多 个高权位位，且该移位暂存模块不输出该第一画素数据串流所包含的该多个位中除该多个 高权位位以外的多个低权位位，以将该多个低权位位由该第一画素数据串流中排除而产生 该第二画素数据串流。
全文摘要
本发明涉及一种应用于显示器的图像数据处理模块及数据线驱动电路。该图像数据处理模块将系统介面所输入的八位画素数据以移位的方式转换为适合薄膜晶体管液晶显示器所使用的六位画素数据，以在不需修改系统介面所输出的画素数据格式的前提下顺利的使薄膜晶体管液晶显示器所使用的数据线驱动电路可以顺利运作。
文档编号G09G3/36GK102034410SQ200910307990
公开日2011年4月27日 申请日期2009年9月30日 优先权日2009年9月30日
发明者关赛新, 李光聪 申请人:群创光电股份有限公司, 群康科技(深圳)有限公司