显示设备及方法

专利名称：显示设备及方法
技术领域：
本发明所描述的技术总体上涉及一种显示设备及方法，更具体地说，涉及一种采
用多个数据驱动集成电路(ic)的显示设备和方法。
背景技术：
—般而言，定时控制器利用从外部视频卡输入的视频信号和同步信号，生成时钟 信号、控制信号以及数据信号来驱动数据驱动电路，并将所生成的信号提供给数据驱动电 路。 数据驱动电路根据从定时控制器传送的时钟信号及控制信号而工作，并且将与该 数据信号相对应的模拟数据信号至显示面板。定时控制器与数据驱动电路通过能够分别传 送时钟信号、控制信号及数据信号的时钟线、控制线及数据线相连接。

发明内容
实施方式提供了一种显示设备及方法，其中至少两个数据驱动集成电路(IC)在 不同的时间点向显示面板施加数据信号，以防止电压水平由于在数据信号传送期间瞬时流 经数据线的大电流而发生变化。 在一个实施方式中，提供了 一种显示设备。该显示设备包括多个数据驱动集成电 路(IC)，其被配置为对接收信号进行接收，所述接收信号中的每一个包括数据和负载信号 信息，该负载信号信息指示了所述数据的施加开始时间点，并且所述多个数据驱动ic被配 置为根据包括在所述接收信号中的所述负载信号信息而在所述施加开始时间点施加与所 述数据相对应的并行数据信号；以及显示面板，其被配置为根据所述并行数据信号而显示 图像，其中，所述数据驱动IC中的至少两个数据驱动IC在不同的施加开始时间点施加并行 数据信号。 在另一实施方式中，提供了一种显示设备。该显示设备包括定时控制器，其被配 置为生成数据和多个负载信号；多个数据驱动集成电路(IC)，其被配置为接收所述数据和 所述负载信号，并根据所述负载信号在施加开始时间点施加与所述数据相对应的并行数据 信号；以及显示面板，其被配置为根据所述并行数据信号而显示图像；其中，所述数据驱动 IC中的至少两个数据驱动IC在不同的施加开始时间点施加并行数据信号。
在又一个实施方式中，提供了一种显示设备。该显示设备包括定时控制器，其 被配置为生成数据；多个数据驱动集成电路(IC)，其被配置为接收所述数据，存储负载信 号信息，并根据所述负载信号信息在施加开始时间点生成与所述数据相对应的并行数据信 号，该负载信号信息指示了所述数据的施加开始时间点；以及显示面板，其被配置为根据所 述并行数据信号而显示图像，其中，所述数据驱动IC中的至少两个数据驱动IC在不同的施
加开始时间点施加并行数据信号。 提供该发明内容是为了以简化形式介绍所选择的方案，该方案将在下面具体实施 方式中进行进一步描述。该发明内容不是旨在说明所要求保护主题的关键特征或必要特征，也不是旨在用来帮助限定所要求保护主题的范围。


通过参照附图对本公开的实施方式进行详细描述，本公开的上述及其它特征和优
点对本领域技术人员来说将变得更加显而易见，在附图中 图1示出根据本公开的一个实施方式的显示设备的框图； 图2例示了由图1所示的定时控制器生成发送信号的例子； 图3例示了由多个数据驱动集成电路(IC)生成的负载信号的例子； 图4是图1所示的数据驱动IC的示例的框图； 图5是图4所示的信号控制器的示例的框图； 图6是图5所示的负载信号单元示例的框图； 图7是根据本公开的一个实施方式的显示方法的流程图； 图8是根据本公开的另一个实施方式的显示设备的框图； 图9是根据本公开的又一个实施方式的显示设备的框图；以及 图10是图9中所示的数据驱动IC的示例的框图。
具体实施例方式
很容易理解，此处附图中大致描述和例示的本公开的部件可以按多种不同结构来 布置和设计。因而，以下附图中所代表的根据本公开的设备及方法的实施方式的更详细描 述并不旨在限定所要求保护的本公开的范围，而是仅仅代表了根据本公开的实施方式的特 定示例。参照附图将最佳理解当前所描述的实施方式，在附图中始终使用相同数字来指代 相同部件。另外，附图不一定是按比例绘制，并且为了清楚起见，可能已经夸大了各层及区 域的大小和相对大小。 图1是根据本公开的一个实施方式的显示设备的框图，图2例示了由图1所示定 时控制器110生成的发送信号的例子，图3例示了由多个数据驱动集成电路(IC) 130-1， 130-2，. . . ， 130-N生成的负载信号的例子。参照图l，该显示设备包括定时控制器110、栅极 驱动IC120-1， 120-2，. . ， 120-N、数据驱动IC 130-1， 130-2，.. ， 130-N以及显示面板140。
定时控制器110利用从外部图像卡输入的视频数据和同步信号生成发送信号， 并且通过发送信号线135将生成的发送信号分别施加于数据驱动IC 130-1， 130-2，...， 130-N。此处，由定时控制器110生成的发送信号中的至少两个包括表示不同并行数据信号 的施加开始时间点的负载信号信息。 具体地说，各发送信号包括时钟信息、模式信息以及主体。主体是除了时钟信息 和模式信息之外的发送信号，并且可以是控制信息或者数据。模式信息表示主体是控制信 息还是数据。例如，图2(A)所示，发送信号包括以与模式信息DE及主体BODY不同的信号 幅度嵌入的时钟信息CLK。如图2(B)所示，这种发送信号包括值为"1"的模式信息DE，以 及具有6比特红色(R)数据R〈6:1>、6比特绿色(G)数据G〈6:1>以及6比特蓝色(B)数据 B〈6: 1>的数据DATA,或者如图2 (C)所示，这种发送信号包括值为"0"的模式信息DE和包 含1比特极性信号信息P0L、12比特负载信号信息TP(TL〈6:1>及TH〈6:1>)及5比特其他 控制信号信息CTRL_0〈5:1>的控制信息CTRL。在这里，定时控制器110生成的数据发送信号中的至少两个可具有不同的极性信号信息POL。在这种情况下，至少两个数据驱动IC生 成反映了具有不同极性伽玛电压的数据信号。在图2(C)中，位于负载信号信息TP前部并 作为6比特负载信号信息TL〈6:1>的第一负载信号信息表示了负载信号上升的时间点(即 并行数据信号的施加开始时间点)，位于负载信号信息TP的后部并作为6比特负载信号信 息TH〈6:1>的第二负载信号信息表示了上升负载信号的脉冲宽度。由定时控制器110生成 的发送信号中的至少两个具有不同的第一负载信号信息TL〈6:1〉。由定时控制器110生成 的发送信号中的至少两个可以具有不同的第二负载信号信息TH〈6:1〉。定时控制器110生 成栅极控制信号并将其施加至栅极驱动IC 120-1至120-N。 栅极驱动IC 120-1至120-N根据从定时控制器110施加的栅极控制信号，顺序地 将扫描信号提供给显示面板140的各个栅极线。因此，显示面板140的栅极线被顺序激活， 与各个栅极线连接的薄膜晶体管(TFT)被打开，从而信号能够通过TFT。可经由与被激活的 栅极线连接的TFT将从各数据驱动IC 130-1到130-N提供的数据信号提供至像素电极。
数据驱动IC 130-1至130-N接收经由发送信号线135从定时控制器110施加的 发送信号(称作接收信号R_S)，并将与包含在接收信号R_S中的多个数据DATA相对应的多 个并行数据信号DATA_S施加至显示面板140。此时，由数据驱动IC 130-1到130-N中的至 少两个数据驱动IC130-1和130-2接收到的接收信号R_S包括表示不同施加开始时间点的 负载信号信息TP。因此，该至少两个数据驱动IC 130-1和130-2生成在不同的时间点上升 的负载信号，并且将并行数据信号DATA_S提供给显示面板140的各个数据线。例如，如图3 所示，数据驱动IC 130-l至130-N可以生成在不同时间点上升的负载信号TP-l，TP-2，...， TP-N。 具体地讲，各数据驱动IC 130-1至130-N使用包含在接收信号R_S中的时钟信息 CLK对模式信息DE以及主体BODY进行采样，并参考模式信息DE确定接收信号R_S是如图 2 (B)所示包括数据DATA还是如图2 (C)所示包括控制信息CTRL。当接收信号R_S包括控 制信息CTRL时，各数据驱动IC 130-1至130-N生成与控制信息CTRL相对应的控制信号。 此时，各驱动IC 130-1至130-N生成与负载信号信息TP相对应的负载信号。由于该至少 两个驱动IC 130-1和130-2的该第一负载信号信息TL〈6:1>彼此不同，因此该至少两个数 据驱动IC 130-1和130-2生成在不同时间点上升的负载信号。当数据驱动IC 130-1至 130-N中的至少两个数据驱动IC的第二负载信号信息TH〈6:1>彼此不同时，该至少两个数 据驱动IC生成具有不同脉冲宽度的负载信号。这里，脉冲宽度表示负载信号的上升时间点 与下降时间点之间的间隔。数据驱动IC 130-1至130-N根据所生成的负载信号分别将与 数据DATA相对应的并行数据信号提供给显示面板140的数据线。 显示面板140经由栅极线接收扫描信号，并经由数据线接收来自数据驱动电路 130-1至130-N的并行数据信号，并根据这些信号显示图像。例如，显示面板140是液晶显 示(LCD)面板、等离子显示面板(PDP)或者有机发光二极管(OLED)面板。
图4是图1所示数据驱动IC 130-1的示例的框图。参照图4，数据驱动IC 130-1 包括时钟发生器410、采样器420、信号控制器430和数据驱动器440，数据驱动器440包括 锁存器441、数模转换器(DAC)442和输出缓存器443。其他的数据驱动IC 130_2，. . . ， 130-N 也按照与数据驱动IC 130-1相同的方式工作。 时钟发生器410使用接收信号R_S生成时钟信号C_S。接收信号R_S包括时钟信息CLK、模式信息DE以及主体B0DY。例如，如图2(A)所示，当时钟信息CLK以与模式信息 DE以及主体B0DY不同的信号幅度嵌入时，时钟发生器410使用接收信号ILS的幅度从接收 信号R_S中提取时钟信息CLK并生成时钟信号C_S。作为另一个例子，当接收信号R_S具 有周期性跳转时，时钟发生器410可以由接收信号R_S的周期性跳转而生成时钟信号C_S。 时钟发生器410可以使用锁相环路(PLL)、延迟锁相环(DLL)而由时钟信息CLK生成时钟 信号C_S。时钟信号C_S的频率可以与时钟信息CLK的频率相同或高于时钟信息CLK的频 率。 采样器420根据时钟信号C_S对模式信息DE以及主体BODY进行采样。模式信息 DE指示了主体BODY是控制信息CTRL还是数据DATA。控制信息CTRL对应于对数据驱动器 440进行控制的控制信号，数据DATA对应于构成图像的R、G和B数据值。由于模式信息DE、 控制信息CTRL以及数据DATA均与时钟信号C_S同步，因此采样器420能够根据时钟信号 C_S对模式信息DE、控制信息CTRL以及数据DATA准确地进行采样。 信号控制器430将采样器420采样后的数据DATA施加至数据驱动器440。信号 控制器430生成与采样器420采样后的控制信息CTRL相对应的控制信号，并将该控制信号 施加至数据驱动器440。例如，信号控制器430基于采样后的控制信息CTRL而生成对数据 驱动器440进行控制的控制信号，并将所生成的控制信号施加至包含在数据驱动器440中 的锁存器441、DAC 442等。例如，控制信息CTRL可以包括与负载信号TP_S有关的负载信 号信息TP以及与极性控制信号POL_S有关的极性信号信息POL。这种情况下，信号控制器 430生成与负载信号信息TP相对应的负载信号TP_S并将其施加至锁存器441，并且生成与 极性信号信息POL相对应的极性控制信号POL_S并将其施加至DAC 442。
数据驱动器440根据从信号控制器430施加的控制数据而工作，并将与数据DATA 相对应的并行数据信号DATA_S施加至显示面板140。锁存器441顺序地锁存数据DATA,然 后根据从信号控制器430施加的负载信号TP—S而并行地将数据DATA输出到DAC 442。 DAC 442将并行数据DATA转换为与伽玛电压相对应的并行数据信号DATA_S，并将该并行数据信 号DATA—S传送到输出缓存器443。具体地说，DAC 442根据从信号控制器430施加的极性 控制信号POL—S并参考正(+)伽马电压和负(_)伽马电压二者之一，生成与并行数据DATA 相对应的并行数据信号DATA_S。这样，向显示面板140交替地提供通过以公共电压为中心 反映了正(+)伽码电压而获得的数据信号及通过以公共电压为中心反映了负(_)伽码电压 而获得的数据信号，从而实现反转(inversion)操作。输出缓存器443将从DAC 442传送 的并行数据信号DATA_S提供至显示面板140的相应数据线。 图5为图4所示的信号控制器430的示例的框图。参照图5，信号控制器430包 括数据单元510、极性控制信号单元520、负载信号单元530以及其他信号单元540。信号 控制器430接收如下的信号，该信号包括图2(A)所示接收信号R_S的模式信息DE及主体 B0DY〈18:1>但不包括时钟信息CLK。 数据单元510在模式信息DE为"l"时工作，并将18比特的主体B0DY〈18:1>提供 给锁存器441作为数据DATA。 极性控制信号单元520在模式信息为"O"时工作。极性控制信号单元520在1比 特主体B0DY〈18>为"0"时生成低极性控制信号POL_S并将提供给DAC 442，并且在1比特 主体B0DY〈18>为"1"时生成高极性控制信号POL_S并将其施加至DAC 442。
负载信号单元530在模式信息DE为"0"时工作，并且生成与12比特主体 B0DY〈17:6〉相对应的负载信号TP_S并将其施加至锁存器441。 其他信号单元540在模式信息DE为"0"时工作，并且生成与其他控制信号信息相 对应的控制信号并将其施加至数据驱动器440。 图6是当对应于一条线的极性控制信号P0L_S变化时图5所示的负载信号单元 530的示例的框图。参照图6，负载信号单元530包括锁存器610、 XOR门620、计数器630、 以及比较器640。负载信号单元530生成在一条线中上升一次的负载信号TP—S，本领域技 术人员可以按各种方式对其进行修改。 锁存器610接收极性控制信号POL_S，并将其延迟一个时钟，然后输出延迟后的极 性控制信号。XOR门620接收极性控制信号POL_S及通过将该极性控制信号POL_S延迟一 个时钟而获得的极性控制信号。XOR门620在极性控制信号P0L_S从低升至高或从高降至 低的区间(section)中输出复位信号"1"，而在其他区间中输出复位信号"0"。计数器630 从时钟发生器410接收时钟信号C_S，通过复位端子RS从XOR门620接收复位信号，并且 通过使能端子EN从比较器640接收使能信号。计数器630在"l"被输入至复位端子RS时 执行复位操作。计数器630在使能信号"1"被输入至使能端子EN时执行计数操作，并将 计数CNT输出至比较器640。比较器640将从计数器630输入的计数CNT与12比特主体 BODY〈17:6〉进行比较，并根据比较结果而生成高或低负载信号TP_S。例如，比较器640在 计数CNT大于或等于TL〈6:1>并小于通过将TH〈6:1>加上TL〈6:1>获得的值的情况下生成 高负载信号TP_S，并在其他情况下生成低负载信号TP_S。这样，在极性控制信号POL_S发 生变化后经过了由TL〈6: 1>指示的时钟时，比较器640激活负载信号TP_S，并且在负载信号 TP_S被激活后经过了由TH〈6:1>指示的时钟时使得负载信号TP_S无效(deactivate)。
在计数CNT大于或等于通过将TH〈6:1>加上TL〈6:1>而获得的值的情况下，比较 器640将使能信号"0"输出至计数器630的使能端子EN，并在其他情况下将使能信号"1" 输出至计数器630的使能端子EN。 图7为根据本公开的一个实施方式的显示方法的流程图。参照图7，根据该实施 方式的显示方法包括图l所示的显示设备根据时间流向而处理的操作。因而，尽管说明在 下文未进行重复说明，但关于图1所示显示设备的上述说明也适用于该实施方式的显示方 法。 参照图7，在操作710中，定时控制器使用从外部视频卡输入的视频数据和同步信 号生成发送信号，并将所生成的发送信号施加至各数据驱动IC，并且生成栅极控制信号并 将其施加至栅极驱动IC。这里，由定时控制器生成的发送信号中的至少两个包括负载信号 信息，该负载信息表示不同并行数据信号的施加开始时间点。 在操作720中，数据驱动IC将与包含在发送信号(称作接收信号)中的数据相对 应的并行数据信号施加至显示面板。此时，由数据驱动IC中的至少两个所接收的接收信号 包括负载信号信息，该负载信号信息表示不同的施加开始时间点。因此，该至少两个数据驱 动IC生成在不同时间点上升的负载信号，并根据该负载信号在不同时间点将并行数据信 号施加至显示面板的各数据线。这样，能够防止电压水平由于瞬时流过数据线的大电流而 发生变化。 在操作730中，栅极驱动IC根据栅极控制信号将扫描信号顺序地提供给显示面板
8的各栅极线。 在操作740中，显示面板根据在操作730中施加的扫描信号以及在操作720中施 加的并行数据信号而显示图像。 图8是根据本公开的另一个实施方式的显示设备的框图。参照图8，显示设备包 括定时控制器810、多个栅极驱动IC 820-1，820-2， . . . ，820_N、多个数据驱动IC 830-1， 830-2， . . . ，830-N以及显示面板840。 定时控制器810使用从外部视频卡输入的视频数据和同步信号，生成多个负载信 号TP—S、时钟信号C_S和数据DATA,并将负载信号TP—S、时钟信号C_S和数据DATA施加至 各数据驱动IC 830-1至830-N。这里，由定时控制器810生成的负载信号TP—S中的至少两 个在不同时间点上升。定时控制器810生成栅极控制信号并将其施加至栅极驱动IC 820-1 至820-N。 栅极驱动器IC 820-1到820-N根据从定时控制器810施加的栅极控制信号，顺序 地将扫描信号施加至显示面板840的各栅极线。因此，显示面板840的栅极线被顺序地激 活，与各栅极线相连接的TFT被打开，从而使得信号能够通过TFT。换句话说，能够将从各数 据驱动IC 830-1到830-N施加的数据信号经由与被激活的栅极线相连接的TFT而提供给 像素电极。 数据驱动IC 830-1至830-N生成与从定时控制器810施加的数据DATA相对应的 并行数据信号，并将所生成的并行数据信号分别提供给显示面板840的数据线。由于在不 同时间点上升的负载信号TP_S被施加至数据驱动IC 830-1到830-N中的至少两个数据驱 动IC 830-1和830-2，因此数据驱动IC 830-1和830-2在不同的时间点将并行数据信号提 供给显示面板840的数据线。 显示面板840经由栅极线接收扫描信号，并经由数据线接收并行数据信号，并且 根据这些信号来显示图像。例如，显示面板840是LCD面板、PDP、或者OLED面板。
图9为本公开的又一实施方式的框图。参照图9，显示设备包括定时控制器910、 多个栅极驱动IC 920-1 ， 920-2，. . ，920-N、多个数据驱动IC930-1， 930-2，. . ，930_N以及 显示面板940。 定时控制器910使用从外部视频卡输入的视频数据及同步信号生成时钟信号C_S 及数据DATA,并将该时钟信号C_S及该数据DATA施加至各数据驱动IC 930-1至930_N。
栅极驱动器IC 920-1到920-N根据从定时控制器910施加的栅极控制信号，将扫 描信号顺序地提供给显示面板940的各栅极线。因此，显示面板940的栅极线被顺序地激 活，与各栅极线相连接的TFT被打开，从而使得信号能够通过TFT。可以将从各数据驱动IC 930-1至930-N提供的数据信号经由与被激活的栅极线相连接的TFT提供给像素电极。
数据驱动IC 930-1到930-N生成与从定时控制器910施加的数据DATA相对应的 并行数据信号，并将所生成的并行数据信号分别提供给显示面板940的数据线。各数据驱 动IC 930-1到930-N存储负载信号信息，生成与所存储的负载信号信息相应的负载信号， 并将并行数据信号施加至显示面板940。此时，存储在数据驱动IC 930-1至930-N的负载 信号信息中的至少两个负载信号信息指示了不同的施加开始时间点。因此，数据驱动IC 930-1至930-N中的至少两个在不同的时间点将并行数据信号施加至显示面板940。
显示面板940经由栅极线接收扫描信号，并经由数据线接收并行数据信号，并且根据这些信号显示图像。例如，显示面板940是LCD面板、PDP、或者0LED面板 图10是图9所示的数据驱动IC 930-1的示例的框图。参照图IO，数据驱动IC
930-1包括寄存器1010、负载信号发生器1020、锁存器1030、 DAC 1040以及输出缓存器
1050。 寄存器1010存储用于生成负载信号所需的负载信号信息TP，该负载信号指示了 并行数据信号的施加开始时间点。 负载信号发生器1020从寄存器1010读取负载信号信息TP，生成与该负载信号信 息TP相对应的负载信号TP_S，并将该负载信号TP_S施加至锁存器1030。负载信号发生器 1020按照与如图6所示负载信号单元530相同的方式，由负载信号信息TP生成负载信号 TP_S，因此不再详细描述该过程。 锁存器1030顺序地锁存从定时控制器910施加的数据DATA,然后根据从负载信号
发生器1020施加的负载信号TP_S将数据DATA并行地输出至DAC 1040。DAC 1040将并行数据DATA转换为与伽马电压相对应的并行数据信号DATA_S，并
将该并行数据信号DATA—S传送到输出缓存器1050。具体地，DAC 1040根据从定时控制器
910施加的极性控制信号P0L—S并参考正(+)伽马电压和负(_)电压中的一个，生成与并行
数据DATA相对应的并行数据信号DATA_S。这样，向显示面板940交替地提供通过以公共电
压为中心反映了正(+)伽码电压而获得的数据信号以及通过以公共电压为中心反映了负
(_)伽码电压而获得的并行数据信号，从而实现反转(inversion)操作。输出缓存器1050将从DAC 1040传送的并行数据信号DATA—S提供至显示面板940
的相应数据线。 如上所述，在根据本公开的实施方式的显示设备及方法中，构成显示设备的数据 驱动IC中的至少两个在不同的时间点将数据信号提供给显示面板，因此，能够防止电压水 平由于在传送数据信号时瞬时流经数据线的大电流而发生变化。 由于该显示设备及方法能够经由一条线路传送时钟信息、控制信息和数据，因此 消除了由于附加时钟线或控制线而引起的电磁干扰(EMI)成分。 本公开的实施方式能能够被实现为机器可读记录介质中的机器可读代码。计算机 可读记录介质包括存储有机器可读数据的所有类型记录媒体。机器可读记录介质的示例包 括ROM、RAM、CD-ROM、磁带、软盘、以及光学数据存储器。另外，机器可读记录介质可分布于网 络上的几个机器，在该网络中机器可读代码可以分布式存储并执行。本公开的技术领域中 的程序设计员能够很容易地得出用于实现本公开的实施方式的功能程序、代码及代码段。
以上是本公开的示意性说明，而不应视为对本公开的限定。尽管已描述了本公开 的多个实施方式，但是在实质上不脱离本公开的新颖性教导和优点的情况下，本领域技术 人员将很容易理解的是，能够对这些实施方式进行多种修改。因而，旨在将所有此类修改均 包含在权利要求书中所限定的本公开的范围内。因此，可以理解的是，以上是对本公开的示 意性说明，而不应被看作限于所公开的具体实施方式
，并且对所公开的实施方式的修改及 其他实施方式均旨在包含于所附权利要求书的范围内。本公开由所附权利要求书限定，且 其中包含该权利要求书的等同物。
权利要求
一种显示设备，其包括多个数据驱动集成电路(IC)，其被配置为对接收信号进行接收，所述接收信号中的每一个包括数据和负载信号信息，该负载信号信息指示了所述数据的施加开始时间点，并且所述多个数据驱动IC被配置为根据包括在所述接收信号中的所述负载信号信息而在所述施加开始时间点施加与所述数据相对应的并行数据信号；以及显示面板，其被配置为根据所述并行数据信号而显示图像，其中，所述数据驱动IC中的至少两个数据驱动IC在不同的施加开始时间点施加并行数据信号。
2. 根据权利要求1所述的显示设备，其进一步包括定时控制器，该定时控制器被配置 为将所述接收信号传送到所述数据驱动ic。
3. 根据权利要求2的所述显示设备，其中，将所述负载信号信息与所述数据一起复用 并通过发送信号线将所述负载信号信息从所述定时控制器传送到各数据驱动IC，并通过所 述发送信号线将所述数据从所述定时控制器传送到各数据驱动IC。
4. 根据权利要求3所述的显示设备，其中，所述定时控制器生成时钟信息，并且 将所述时钟信息与所述数据以及所述负载信号信息一起复用，并通过所述发送信号线将所述时钟信息传送到各数据驱动IC。
5. 根据权利要求4所述的显示设备，其中，所述数据驱动IC中的每一个包括 时钟发生器，其被配置为由包含在通过所述发送信号线接收的接收信号中的时钟信息而生成时钟信号；信号控制器，其被配置为生成与包含在所述接收信号中的负载信号信息相对应的负载 信号；以及数据驱动器，其被配置为生成与包含在所述接收信号中的数据相对应的数据信号。
6. 根据权利要求1所述的显示设备，其中，在所述并行数据信号中的至少两个并行数 据信号中反映了具有不同极性的伽马电压。
7. 根据权利要求6所述的显示设备，该显示设备进一步包括定时控制器，该定时控制 器被配置为生成多个极性控制信息并向所述数据驱动IC施加所生成的多个极性控制信 息，其中所述多个极性控制信息向所述数据驱动ic通知所述伽马电压的极性。
8. 根据权利要求1所述的显示设备，其中，所述数据驱动IC中的至少两个数据驱动IC 生成具有不同脉冲宽度的负载信号。
9. 一种显示设备，其包括定时控制器，其被配置为生成数据和多个负载信号；多个数据驱动集成电路(IC)，其被配置为接收所述数据和所述负载信号，并根据所述 负载信号在施加开始时间点施加与所述数据相对应的并行数据信号；以及 显示面板，其被配置为根据所述并行数据信号而显示图像；其中，所述数据驱动IC中的至少两个数据驱动IC在不同的施加开始时间点施加并行 数据信号。
10. 根据权利要求9所述的显示设备，其中，通过信号线而不是发送信号线将所述负载 信号从所述定时控制器传送到各数据驱动IC，并通过所述信号线将所述数据从所述定时控 制器传送到各数据驱动IC。
11. 一种显示设备，其包括 定时控制器，其被配置为生成数据；多个数据驱动集成电路(ic)，其被配置为接收所述数据，存储负载信号信息，并根据所述负载信号信息在施加开始时间点生成与所述数据相对应的并行数据信号，该负载信号信 息指示了所述数据的施加开始时间点；以及显示面板，其被配置为根据所述并行数据信号而显示图像，其中，所述数据驱动IC中的至少两个数据驱动IC在不同的施加开始时间点施加并行 数据信号。
12. 根据权利要求11所述的显示设备，其中，所述数据驱动IC中的每一个包括 寄存器，其被配置为存储所述负载信号信息，其中所述负载信号信息指示了所述数据的施加开始时间点。
全文摘要
本发明提供了显示设备及方法。该显示设备包括多个数据驱动集成电路(IC)，其被配置为对接收信号进行接收，所述接收信号中的每一个包括数据和负载信号信息，该负载信号信息指示了所述数据的施加开始时间点，并且所述多个数据驱动IC被配置为根据包括在所述接收信号中的所述负载信号信息而在所述施加开始时间点施加与所述数据相对应的并行数据信号；以及显示面板，其被配置为根据所述并行数据信号而显示图像，其中，所述数据驱动IC中的至少两个数据驱动IC在不同的施加开始时间点施加并行数据信号。
文档编号G09G5/00GK101777328SQ20091100013
公开日2010年7月14日 申请日期2009年12月17日 优先权日2008年12月18日
发明者李龙宰 申请人:安纳帕斯股份有限公司