专利名称：一种像素单元驱动电路、驱动方法、像素单元和显示装置的制作方法
技术领域：
本发明涉及显示驱动技术领域，特别涉及一种像素单元驱动电路、驱动方法、像素单元和显示装置。
背景技术：
AMOLED能够发光是由于驱动TFT在饱和状态时产生的电流所驱动，即电流驱动发光。图IA为已有基本电流型AMOLED (有源矩阵有机发光二极管面板)像素结构原理图，图IB为其对应的时序图。如图IA所示，已有基本电流型AMOLED像素结构包括0LED、Tl、T2、T3、T4和存储电容Cst，其中Tl为驱动薄膜晶体管，T2、T3、T4为控制薄膜晶体管，T2的栅极和T3的栅极与输出控制信号CNl的控制线连接，T4的栅极与输出控制信号CN2的控制线连接。该已有电流型AMOLED像素结构直接由外部加入驱动电流Idata，以决定存储电容Cst上的电压，从而产生驱动OLED (有机发光二极管)发光的驱动电流Ioled。在基本电流 型AMOLED像素结构中，Ioled等于Idata，而由于Ioled必须在OLED的工作电流范围内，为较小电流，因此Idata也较小，存储电容Cst为大电容，充电速度较慢，特别在低灰阶下，充电时间很长，不适用于高分辨率、高刷新频率的AMOLED显示。
发明内容
本发明实施例提供了一种像素单元驱动电路、驱动方法、像素单元和显示装置，用以解决现有像素单元驱动技术使得存储电容Cst充电速度较慢，特别在低灰阶下，充电时间很长，不适用于高分辨率、高刷新频率的AMOLED显示的问题。本发明实施例提供了一种像素单元驱动电路，包括发光器件，其第一端与第一电平连接；第六晶体管，其漏极与所述发光器件的第二端连接；第一晶体管，其漏极与所述第六晶体管的源极连接，源极与第二电平连接；存储电容，其第一端分别与所述第一晶体管的栅极、第一控制节点、第三控制节点连接，其第二端与第二电平连接；第二晶体管，其源极与所述第二电平连接，其栅极与所述第三控制节点连接；开关单元，其分别与提供数据信号电流的数据信号端、提供扫描信号的扫描信号端、所述第一控制节点、所述第三控制节点、所述第二晶体管的漏极连接，并通过第二控制节点与所述第六晶体管的源极连接，所述开关单元用于控制数据信号电流对存储电容进行充电。其中，优选地，所述开关单元包括第三晶体管、第四晶体管和第五晶体管，其中所述第三晶体管，其源极与所述第三控制节点连接、漏极与所述第二控制节点连接、栅极与所述扫描信号端连接；所述第四晶体管，其源极与所述第二控制节点连接、漏极与数据信号端连接、栅极与所述扫描信号端连接；
所述第五晶体管，其源极与第一控制节点连接、漏极与所述数据信号端连接、栅极与所述扫描信号端连接。其中，优选地，所述第一晶体管、所述第二晶体管、所述第六晶体管的阈值电压相
坐寸o其中，优选地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为N型薄膜晶体管，所述第一电平为高电平，所述第二电平为低电平；或者所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为P型薄膜晶体管，所述第一电平为低电平，所述第二电平为高电平；或者所述第一晶体管、第二晶体管、第六晶体管为N型薄膜晶体管，所述第三晶体管、第四晶体管、第五晶体管为P型薄膜晶体管，所述第一电平为高电平，所述第二电平为低电平；或者所述第一晶体管、第二晶体管、第六晶体管为P型薄膜晶体管，所述第三晶体管、第四晶体管、第五晶体管为N型薄膜晶体管，所述第一电平为高电平，所述第二电平为低电平。其中，优选地，所述发光器件为EL或者0LED。本发明实施例提供了一种像素单元的驱动方法，应用于所述的像素单元驱动电路，包括像素充电步骤开启控制数据信号电流的开关对存储电容进行充电，直到存储电容的电压不再上升；发光器件发光步骤关闭控制数据信号电流的开关，开启发光器件控制开关使所述发光器件发光，流经所述发光器件的电流正比于所述数据信号电流。其中，优选地，流经所述发光器件的电流等于流经所述第一晶体管和第二晶体管的电流之和。本发明实施例提供了一种像素单元，包括任一所述的像素单元驱动电路。本发明实施例提供了一种显示装置，包括多个所述的像素单元。与现有技术相比，本发明实施例提供的像素单元驱动电路、驱动方法、像素单元和显示装置，可以使得数据信号电流Idata和流过发光器件的电流Ioled之间具有较大的缩放比例，保证Ioled在发光器件工作电流范围内，而Idata可以为较大电流，从而加快了对存储电容的充电速度；并且，还有很好的存储电容Cst漏电流负反馈功能，从而很好的保证了电路的稳定工作。
图IA为已有基本电流型AMOLED像素结构原理图；图IB为图IA中电路的时序图；图2为本发明实施例中一种像素单元驱动电路图；图3A为本发明实施例中另一种像素单元驱动电路图；图3B为图3A中电路的时序图；图4A为本发明实施例中再一种像素单元驱动电路图；图4B为图4A中电路的时序图5A为本发明实施例中第四种像素单元驱动电路图；图5B为图5A中电路的时序图；图6为图3A中电路在第一阶段的等效电路图；图7为图3A中电路在第二阶段的等效电路图；图8为图3A中电路在第二阶段的电路模拟结果。
具体实施例方式为使本发明实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
如图2所示，本发明实施例提供了一种像素单元驱动电路，包括发光器件(图2以发光器件为OLED为例)，其第一端与第一电平连接；第六晶体管T6，漏极与发光器件的第二端连接；第一晶体管Tl，其漏极与第六晶体管T6的源极连接，源极与第二电平连接；存储电容Cst，其第一端分别与第一晶体管Tl的栅极、第一控制节点G点、第三控制节点Q点连接，其第二端与第二电平连接；第二晶体管T2，其源极与第二电平连接，其栅极与第三控制节点Q点连接；开关单元，其分别与提供数据信号电流的数据信号端Idata、提供扫描信号的扫描信号端Scan、第一控制节点G点、第三控制节点Q点、第二晶体管T2的漏极连接，并通过第二控制节点P点与第六晶体管T6的源极连接，开关单元用于控制数据信号电流对存储电容Cst进行充电。其中，优选地，如图3A、图4A或图5A所示开关单元包括第三晶体管T3、第四晶体管T4和第五晶体管T5，其中第三晶体管T3，其源极与第三控制节点Q点连接、漏极与第二控制节点P连接、栅极与扫描信号端Scan连接；第四晶体管T4，其源极与第二控制节点P点连接、漏极与数据信号端Idata连接、栅极与扫描信号端Scan连接；第五晶体管T5，其源极与第一控制节点G点连接、漏极与数据信号端Idata连接、栅极与扫描信号端Scan连接。其中，优选地，如图3A所示，第一晶体管TI、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6为N型薄膜晶体管，此时，上述第一电平为高电平VDD，第二电平为低电平VSS。此种情况下，发光器件OLED为顶发光。图3B为图3A中像素单元驱动电路的驱动时序图如，图中信号①对应存储电容Cst的充电阶段，信号②对应发光器件的发光阶段。或者，优选地，如图4A所示，第一晶体管TI、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6亦可为P型薄膜晶体管，此时，上述第一电平为低电平VSS，第二电平为高电平VDD。此种情况下，发光器件OLED为底发光。图4B为图4A中像素单元驱动电路的驱动时序图，图中信号①对应存储电容Cst的充电阶段，信号②对应发光器件的发光阶段。或者，优选地，如图5A所示，第一晶体管TI、第二晶体管T2、第六晶体管T6为N型薄膜晶体管，第三晶体管T3、第四晶体管T4、第五晶体管T5为P型薄膜晶体管，此时，上述第一电平为高电平VDD，第二电平为低电平VSS。图5B为图5A中像素单元驱动电路的驱动时序图，图中信号①对应存储电容Cst的充电阶段，信号②对应发光器件的发光阶段。或者，优选地，第一晶体管Tl、第二晶体管T2、第六晶体管T6为P型薄膜晶体管，第三晶体管T3、第四晶体管T4、第五晶体管T5为N型薄膜晶体管，此时，上述第一电平为高电平VDD，第二电平为低电平VSS(图未示)。除以上形式的低温多晶硅(LTPS)晶体管外，第一晶体管Tl、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第六晶体管T6还可以为氧化物晶体管、氧化物TFT、有机晶体管或者有机TFT。
发光器件可以为EL、OLED等。其中，优选地，第一晶体管TI、第二晶体管T2、第六晶体管T6的阈值电压相等。比如如果使用ELA(准分子激光退火)工艺，在做像素电路的布局设计时，可以将第一晶体管Tl、第二晶体管T2、第六晶体管T6放置于一个像素内的同一水平位置，这样制程中这三个晶体管可以处于同一水平激光束内，能保证第一晶体管Tl的阈值电压Vthl、第二晶体管T2的阈值电压Vth2、第六晶体管T6的阈值电压Vth6相等，可均视为Vth。上述像素单元驱动电路中对各晶体管所定义源极和漏极所指并不固定，随着电压的变动而变化，对N型薄膜晶体管来说，电压高的位置设置漏极，电压低的位置设置源极，P型薄膜晶体管相反。另外，本发明实施例还提供了一种像素单元驱动方法，应用于本发明实施例提供的上述像素单元驱动电路，包括如下两个步骤A1-A2 Al、像素充电步骤控制数据信号电流Idata对存储电容Cst进行充电，直到Cst的电压不再上升，此时不再有数据电流流入Cst，存储电容两端的电压与所控制的晶体管流过的数据电流是相适应的。其中，第一晶体管Tl和第二晶体管T2处于饱和状态具体为第一晶体管Tl和第二晶体管T2的饱和电流之和等于数据信号电流Idata。即步骤Al可具体实施为开启控制数据信号电流的开关，数据电流Idata对存储电容Cst进行充电，直至第一晶体管Tl和第二晶体管T2的饱和电流之和等于数据信号电流 Idata0A2、发光器件发光步骤关闭控制数据信号电流的开关，同时发光器件控制开关开启，流经发光器件的电流Ioled正比于数据信号电流Idata。其中，步骤A2可具体实施为关闭控制数据信号电流的开关，同时发光器件控制开关开启，使第一晶体管Tl和第二晶体管T2的工作状态处于线性工作区，由于数据信号电流对存储电容的调节，流经发光器件的电流等于流经第一晶体管Tl和第二晶体管T2的电流之和。上述步骤A1-A2具体可由本发明实施例提供的上述像素单元驱动电路中的开关单元和相应的晶体管执行。下面以图3A为例说明本发明实施例提供的像素单元驱动电路的工作原理。第一阶段存储电容Cst的充电阶段图3B为图3A中所示像素单元驱动电路的时序图。图6为对存储电容Cst充电时的等效电路图。图6对应于图3B中的信号①。参考图3A(图3A只示出了电路结构，未示出各薄膜晶体管在导通时的状态)，第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5开启，数据信号电流Idata通过G点对存储电容Cst充电。此时，G点和P点联通，第六薄膜晶体管T6的栅源电压为0，因而第六薄膜晶体管T6截止。同时P点和Q点联通，第一薄膜晶体管Tl、第二薄膜晶体管T2为二极管连接，第一薄膜晶体管Tl和第二薄膜晶体管T2各自的电压值有如下关系
Vgs = Vds = Vst = Vg-VSS其中，Vgs表示薄膜晶体管的栅源电压，Vds表示薄膜晶体管的源漏电压，Vst表示存储电容两端的电压，Vg表示G点的电压。此时，第一薄膜晶体管Tl、第二薄膜晶体管T2均处于饱和状态。在对存储电容Cst充电以后，有如下关系成立Idata = Idsl+Ids2其中，Idsl为第一薄膜晶体管Tl的饱和电流，Ids2为第二薄膜晶体管T2的饱和电流。对第一薄膜晶体管Tl有如下关系成立I = —ki( Vss — Fr/,) 2
2(I)其中，kl为与第一薄膜晶体管Tl的设计和工艺相关的常数。对第二薄膜晶体管T2有如下关系成立
IIIds 2 = — k 2(J,gs — Vrtif
2 ( 2 )其中，k2为与第二薄膜晶体管T2的设计和工艺相关的常数。根据以上公式⑴、⑵可得
Ids I k I-=-
Ids 2 Ar 2 综合以上公式可得到
j _ kl Idata[_] Idsl= kl+k2 ⑶第二阶段0LED的发光阶段图7为OLED进入发光阶段的等效电路图。图7对应于图3B中的信号②。参考图3A，第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5关闭，OLED进入发光阶段。设Vp为第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5关闭前P点的电压；Vp’为第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5关闭后P点的电压。在第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5关闭前，Vp = Vq =Vg，其中，Vq为Q点的电压，Vg为G点的电压。
如果第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5关闭后，Vp’的电压不变，即Vp’ =Vq = Vg，则对于第一薄膜晶体管Tl、第二薄膜晶体管T2来说，仍然存在Vgs = Vds,它们仍然处于饱和状态，从而第一薄膜晶体管Tl、第二薄膜晶体管T2还处于开启状态；同时，对于第六薄膜晶体管T6来说，由于它的Vgs = Vg-Vp’ = 0，因此第六薄膜晶体管T6处于关闭状态；也就是说，此时，第一薄膜晶体管Tl、第二薄膜晶体管T2处于饱和开启状态，而它们的漏极处于悬空状态。在此状态下，由于第一薄膜晶体管Tl、第二薄膜晶体管T2的源极连接VSS，会将P点的电压迅速下拉(参考图8中A点所指)，也就是说P点的电压不可能保持原状而是会下降到某个值。当P点电压下降到Vg-Vp’>= Vth时，对第六薄膜晶体管T6来说，有以下关系成立Vgs = Vg-Vp,彡 Vth(4)因此第六薄膜晶体管T6会开启。由以上关系式⑷可得Vg彡Vp' +Vth (5)进一步可得Vg_VSS彡 Vp, -VSS+Vth (6)对于第一薄膜晶体管Tl，有Vgs = Vg-VSS, Vds = Vp’ -VSS，所以对第一薄膜晶体管Tl有如下关系成立Vgs ^ Vd+Vth(7)因此第一薄膜晶体管Tl处于线性工作区，同理第二薄膜晶体管T2也处于线性工作区。由此可知，在OLED发光阶段，第一薄膜晶体管Tl、第二薄膜晶体管T2的工作状态处于线性工作区。另外，由于VDD > Vg ，因此 VDD-Vp' > Vg-Vp'其中，VDD表示驱动OLED发光的电压源的正电压。对于第六薄膜晶体管T6来说，有Vgs = Vg-Vp’，Vds = VDD_Vp’，所以对第六薄膜晶体管T6有Vds > Vgs，进而有Vds > Vgs-Vth,由此可知第六薄膜晶体管T6的工作状态处于饱和工作区。由第一薄膜晶体管Tl的工作状态可得
权利要求
1.一种像素单元驱动电路，其特征在于，包括 发光器件，其第一端与第一电平连接； 第六晶体管，其漏极与所述发光器件的第二端连接； 第一晶体管，其漏极与所述第六晶体管的源极连接，源极与第二电平连接； 存储电容，其第一端分别与所述第一晶体管的栅极、第一控制节点、第三控制节点连接，其第二端与第二电平连接； 第二晶体管，其源极与所述第二电平连接，其栅极与所述第三控制节点连接； 开关单元，其分别与提供数据信号电流的数据信号端、提供扫描信号的扫描信号端、所述第一控制节点、所述第三控制节点、所述第二晶体管的漏极连接，并通过第二控制节点与所述第六晶体管的源极连接，所述开关单元用于控制数据信号电流对存储电容进行充电。
2.如权利要求I所述的像素单元驱动电路，其特征在于， 所述开关单元包括第三晶体管、第四晶体管和第五晶体管，其中 所述第三晶体管，其源极与所述第三控制节点连接、漏极与所述第二控制节点连接、栅极与所述扫描信号端连接； 所述第四晶体管，其源极与所述第二控制节点连接、漏极与数据信号端连接、栅极与所述扫描信号端连接； 所述第五晶体管，其源极与第一控制节点连接、漏极与所述数据信号端连接、栅极与所述扫描信号端连接。
3.如权利要求I所述的像素单元驱动电路，其特征在于， 所述第一晶体管、所述第二晶体管、所述第六晶体管的阈值电压相等。
4.如权利要求2或3所述的像素单元驱动电路，其特征在于， 所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为N型薄膜晶体管，所述第一电平为高电平，所述第二电平为低电平；或者 所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管为P型薄膜晶体管，所述第一电平为低电平，所述第二电平为高电平；或者 所述第一晶体管、第二晶体管、第六晶体管为N型薄膜晶体管，所述第三晶体管、第四晶体管、第五晶体管为P型薄膜晶体管，所述第一电平为高电平，所述第二电平为低电平；或者 所述第一晶体管、第二晶体管、第六晶体管为P型薄膜晶体管，所述第三晶体管、第四晶体管、第五晶体管为N型薄膜晶体管，所述第一电平为高电平，所述第二电平为低电平。
5.如权利要求I所述的像素单元驱动电路，其特征在于， 所述发光器件为EL或者OLED。
6.一种像素单元的驱动方法，应用于如权利要求I所述的像素单元驱动电路，其特征在于，包括 像素充电步骤开启控制数据信号电流的开关对存储电容进行充电，直到存储电容的电压不再上升； 发光器件发光步骤关闭控制数据信号电流的开关，开启发光器件控制开关使所述发光器件发光，流经所述发光器件的电流正比于所述数据信号电流。
7.如权利要求6所述的驱动方法，其特征在于，流经所述发光器件的电流等于流经所述第一晶体管和第二晶体管的电流之和。
8.一种像素单元，其特征在于，包括如权利要求I至5中任一所述的像素单元驱动电路。
9.一种显示装置，其特征在于，包括多个如权利要求8所述的像素单元。
全文摘要
本发明提供了一种像素单元驱动电路、驱动方法、像素单元和显示装置，用以解决现有像素单元驱动技术使得存储电容Cst充电速度较慢，特别在低灰阶下，充电时间很长，不适用于高分辨率、高刷新频率的AMOLED显示的问题。该像素单元驱动电路包括第六晶体管、开关单元、存储电容、第一晶体管和第二晶体管。该技术方案加快了对存储电容的充电速度；并且，还有很好的存储电容Cst漏电流负反馈功能，从而很好的保证了电路的稳定工作。
文档编号G09G3/32GK102708798SQ201210133100
公开日2012年10月3日 申请日期2012年4月28日 优先权日2012年4月28日
发明者祁小敬, 青海刚 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司