栅极移位寄存器及使用该栅极移位寄存器的平板显示器的制造方法
【专利摘要】公开了一种栅极移位寄存器及使用该移位寄存器的平板显示器。所公开的平板显示器包括：用于显示图像的显示面板；用于驱动显示面板的多条栅极线的栅极驱动器；以及时序控制器，所述时序控制器用于输出栅极起始脉冲和均具有第一电压至第三电压的多个时钟脉冲，以便控制栅极驱动器。栅极驱动器包括栅极移位寄存器，所述栅极移位寄存器使用时钟脉冲产生均具有第一电压至第三电压的扫描脉冲，并将所产生的扫描脉冲分别提供给所述栅极线。
【专利说明】栅极移位寄存器及使用该栅极移位寄存器的平板显示器
[0001]本申请要求享有2012年9月18日提交的韩国专利申请N0.10-2012-0103190的权益，通过援引的方式将该专利申请并入本文，如同在这里完全阐述一样。
【技术领域】
[0002]本发明涉及一种栅极移位寄存器以及使用所述栅极移位寄存器的平板显示器。
【背景技术】
[0003]作为平板显示器，具有液晶显示器、有机发光二极管显示器等。
[0004]通常，这种平板显示器包括用于显示图像的显示面板、用于向液晶面板的栅极线提供扫描脉冲的栅极驱动器、用于向显示面板的数据线提供图像信号(数据电压)的数据驱动器、以及用于控制栅极驱动器和数据驱动器的时序控制器。栅极驱动器包括用于响应于从时序控制器提供的栅极控制信号来依次输出扫描脉冲的栅极移位寄存器。
[0005]同时，这种平板显示器的最近的趋势是向着扩大尺寸和高分辨率方向发展。在具有增大的尺寸和更高的分辨率的平板显示器中，栅极线的电阻分量和电容分量增大，从而降低了对扫描脉冲进行充电和放电的效率。特别地，扫描脉冲放电效率的降低导致像素中的图像信号的充电故障。这造成图像质量的下降。
[0006]作为解决上述问题的方案，具有一种用于增大组成栅极移位寄存器中的输出缓存电路的开关元件的尺寸的方法。然而，该方法导致栅极驱动器的尺寸的增大，继而增加了成本。此外，在面板内栅极(GIP)式栅极驱动器的情形中，具有如下问题，即由于GIP栅极驱动器的面积的增大，所以很难设计窄边框。
【发明内容】
[0007]因此，本发明旨在提供一种大体上克服了由于现有技术的限制和缺陷所导致的一个或多个问题的栅极移位寄存器以及使用所述栅极移位寄存器的平板显示器。
[0008]本发明的一个目的是提供一种能够在提高扫描脉冲放电效率的同时实现窄边框的设计的栅极移位寄存器以及使用所述栅极移位寄存器的平板显示器。
[0009]在下面的描述中将列出本发明的其它优点、目的和特点，这些优点、目的和特点的一部分从下面的描述对于所属领域普通技术人员来说是显而易见的，或者可从本发明的实施领会到。通过书面说明书、权利要求书以及附图中具体指出的结构可实现和获得本发明的这些目的和其它优点。
[0010]为实现这些目的和其它优点，根据本发明的目的，如在此具体化和概括地描述的，一种平板显示器包括:用于显示图像的显示面板；用于驱动所述显示面板的多条栅极线的栅极驱动器；以及时序控制器，所述时序控制器用于输出栅极起始脉冲和均具有第一电压、第二电压和第三电压的多个时钟脉冲，以控制所述栅极驱动器，其中所述栅极驱动器包括栅极移位寄存器，所述栅极移位寄存器使用所述时钟脉冲产生均具有所述第一电压、第二电压和第三电压的扫描脉冲，并将所产生的扫描脉冲分别提供给所述栅极线，其中每个时钟脉冲为循环地重复第一周期、第二周期和第三周期的信号，其中在所述第一周期中，所述时钟脉冲具有所述第一电压；在所述第二周期中，所述时钟脉冲具有所述第二电压；在所述第三周期中，所述时钟脉冲具有所述第三电压，并且其中所述第一电压为栅极低电压，所述第二电压为栅极高电压，所述第三电压为比所述栅极低电压低的电压。
[0011]所述栅极移位寄存器可包括多个级，每个级接收所述多个时钟脉冲中的一个时钟脉冲，从而输出所述扫描脉冲中的一个扫描脉冲。每个级可包括:节点控制器，所述节点控制器用于响应于来自当前级之前的多个级之一的第一进位信号以及来自当前级之后的多个级之一的第二进位信号来控制第一节点和第二节点的电压；以及输出缓存器，所述输出缓存器用于根据所述第一节点和第二节点的电压状态来输出所述扫描脉冲。
[0012]所述输出缓存器可包括上拉开关元件和下拉开关元件，其中所述上拉开关元件用于根据所述第一节点的电压状态将输入至当前级的时钟脉冲施加至输出节点，所述下拉开关元件用于根据所述第二节点的电压状态将所述栅极低电压施加至所述输出节点。施加至所述输出节点的电压被提供给前级和后级的各自的节点控制器，以作为所述第一进位信号和所述第二进位信号。
[0013]本发明还提供一种栅极移位寄存器，包括:多个级，每个级接收均具有第一电压、第二电压和第三电压的多个时钟脉冲中的一个时钟脉冲，从而输出具有所述第一电压、第二电压和第三电压的扫描脉冲，其中每个时钟脉冲为循环地重复第一周期、第二周期和第三周期的信号，其中在所述第一周期中，所述时钟脉冲具有所述第一电压；在所述第二周期中，所述时钟脉冲具有所述第二电压；在所述第三周期中，所述时钟脉冲具有所述第三电压，并且其中所述第一电压为栅极低电压，所述第二电压为栅极高电压，所述第三电压为比所述栅极低电压低的电压。
[0014]根据本发明的各个方面，提供了如下效果。
[0015]也就是说，当将扫描脉冲从栅极高电压放电至栅极低电压时，根据本发明的栅极移位寄存器通过应用比栅极低电压更低的电压实现扫描脉冲的快速放电。因此，栅极移位寄存器在减小了上拉TFT的尺寸和面积的同时，具有与传统情形的扫描脉冲放电效率相同的扫描脉冲放电效率。从这个意义上说，可实现窄边框的简易设计。
[0016]此外，即使在对扩大尺寸的显示面板进行驱动期间出现负载增大，栅极移位寄存器仍实现了放电效率的提高。因此，在这种情形中，可避免图像质量的下降。
[0017]此外，通过调制从外部(时序控制器)输入的时钟脉冲，栅极移位寄存器无需单独的电路构造便实现了均具有第一电压至第三电压的扫描脉冲的输出，从而每个时钟脉冲均具有第一电压至第三电压。因此，栅极移位寄存器具有简单的构造，由此，减小了栅极驱动器的尺寸和面积。因而，在窄边框的设计中可具有更大的优势。
[0018]应当理解，本发明前面的大体描述和下面的详细描述都是例示性的和解释性的，意在对要求保护的本发明提供进一步的解释。
【专利附图】
【附图说明】
[0019]被包括在内以给本发明提供进一步理解并结合在本申请中组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于说明本发明的原理。在附图中:
[0020]图1是示出根据本发明示例性实施方式的平板显示器的构造的框图；[0021]图2是示出根据本发明示例性实施方式的栅极移位寄存器的构造的框图；
[0022]图3是示出栅极移位寄存器的第k级的构造的框图；
[0023]图4是示出图3中所示的输出缓存器的电路图；以及
[0024]图5是第k级的驱动波形图。
【具体实施方式】
[0025]现在详细描述与栅极移位寄存器以及使用所述栅极移位寄存器的平板显示器相关的本发明的优选实施方式，附图中示出了这些实施方式的一些实例。
[0026]图1是示出根据本发明示例性实施方式的平板显示器的构造的框图。
[0027]图1中所示的平板显示器包括显示面板2、栅极驱动器4、数据驱动器6和时序控制器8。
[0028]显示面板2包括多条栅极线GL以及与数据线GL交叉的多条数据线DL。多个像素P分别被设置在栅极线GL与数据线DL的交叉区域。每个像素P响应于从相应的一条栅极线GL提供的扫描脉冲Vout根据从相应的一条数据线DL提供的图像信号(数据电压)来显示图像。
[0029]栅极驱动器4为面板内栅极(GIP)式栅极驱动器。栅极驱动器4形成在显示面板2的非显示区域上。栅极驱动器4包括用于根据从时序控制器8提供的多个栅极控制信号将扫描脉冲Vout提供给栅极线GL的栅极移位寄存器。特别地，根据本发明的一个实施方式，栅极移位寄存器接收均具有第一电压Vl至第三电压V3的多个时钟脉冲CLK，并且输出均具有第一电压Vl至第三电压V3的扫描脉冲Vout I至Vout η。因此，可实现对扫描脉冲Vout进行放电的效率的提高并且可实现窄边框的简易设计。稍后将参照图2至图5更详细地描述上述栅极移位寄存器。
[0030]数据驱动器6使用基准伽马电压，根据从时序控制器8提供的多个数据控制信号DCS将从时序控制器8输入的数字图像数据RGB转换成数据电压。然后，数据驱动器6将转换后的数据电压提供给数据线DL。
[0031]时序控制器8排列从外部输入的图像数据RGB，以与显示面板2的尺寸和分辨率相匹配，然后将排列后的图像数据RGB提供给数据驱动器6。时序控制器8使用从外部输入的同步信号，例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync和垂直同步信号Vsync，产生多个栅极控制信号GCS和多个数据控制信号DCS。然后时序控制器8将栅极控制信号GCS和数据控制信号DCS分别提供给栅极驱动器4和数据驱动器6。
[0032]栅极控制信号GCS包括具有不同相位的多个时钟脉冲CLK以及指示栅极驱动器4的驱动起始点的栅极起始脉冲Vst。多个时钟脉冲CLK包括两个或更多个具有不同相位的时钟脉冲CLK。例如，时钟脉冲CLK可以是2相、4相、6相、8相或更多相的时钟脉冲CLK。将结合时钟脉冲CLK包括4相时钟脉冲CLKl至CLK4的情形给出下文的描述。每当一帧起始时，栅极起始脉冲Vst具有栅极高电压(VGH)状态。根据时钟脉冲CLK的相位，至少一个栅极起始脉冲Vst被输出。将结合栅极起始脉冲Vst包括第一栅极起始脉冲Vstl和第二栅极起始脉冲Vst2的情形给出下文的描述。
[0033]图2是示出根据本发明示例性实施方式的栅极移位寄存器的构造的框图。图3是示出栅极移位寄存器的第k级的构造的框图。图4是示出图3中所示的输出缓存器12的电路图。图5是第k级的驱动波形图。
[0034]参照图2，栅极移位寄存器包括依次输出多个扫描脉冲Vout I至Vout η的第一级STl至第η级STn。栅极移位寄存器响应于第一栅极起始脉冲Vstl和第二栅极起始脉冲Vst2从第一级STl至第η级STn依次输出扫描脉冲Vout I至Vout η。
[0035]级STl至STn被分组以便在每个级组中的级分别接收不同的时钟脉冲，即第一时钟脉冲CLKl至第四时钟脉冲CLK4。第一时钟脉冲CLKl至第四时钟脉冲CLK4中的每个时钟脉冲均循环地重复第一周期、第二周期和第三周期，其中在第一周期期间，时钟脉冲具有第一电压Vl ;在第二周期期间，时钟脉冲具有第二电压V2 ;在第三周期期间，时钟脉冲具有第三电压V3。这里，第一电压Vl是用于使薄膜晶体管(下文称作“TFT”)截止的栅极低电压VGL,第二电压V2是用于导通TFT的栅极高电压VGH，第三电压V3是低于栅极低电压VGL的电压。因此，第一时钟脉冲CLKl至第四时钟脉冲CLK4中的每个时钟脉冲在第一周期中具有栅极低电压VGL，在第二周期中从栅极低电压VGL增大至栅极高电压VGH，并且在第三周期中从栅极高电压VGH降低至低于栅极低电压VGL的电压。级STl至STn中的每个级均接收高电平电压VDD和低电平电压VSS。高电平电压VDD被设置成比低电平电压VSS更高的电压。高电平电压VDD可以是栅极高电压VGH，低电平电压VSS可以是栅极低电压VGL。
[0036]级STl至STn中的每个级均包括两个输入端子和一个输出端子。级STl至STn通过其输出端子分别输出扫描脉冲Vout I至Vout η。扫描脉冲Vout I至Vout η被施加至显示面板2的栅极线GL。扫描脉冲Vout I至Vout η中的每个扫描脉冲用作分别被传送至前级和后级的进位信号Canr2和Carryl。这里，“前级”表示被设置在基准级ST的上游的一级(或当前级之前的多个级之一)。例如，在基准级即第k级STk (l〈k〈n)之前的前级表示第一级STl至第k-Ι级STk-1中的一级。另一方面，“后级”表示被设置在基准级ST的下游的一级(或当前级之后的多个级之一)。例如，在基准级即第k级STk之后的后级表示第k+Ι级STk+Ι至第η级STn中的一级。
[0037]级STl至STn中的每个级响应于从前级提供的第一进位信号Carryl和从后级提供的第二进位信号Carry2而操作。当然，代替第一进位信号Carryl,第一级STl和第二级ST2分别接收第一栅极起始脉冲Vstl和第二栅极起始脉冲Vst2。此外，代替第二进位信号Carry2,第n_l级STn-1和第η级STn接收来自虚设级(未示出)的进位信号。
[0038]级STl至STn具有相同的电路构造，并且级STl至STn的操作方法相同。因此，将仅结合第k级STk给出下文的描述。
[0039]参照图3，第k级STk包括节点控制器10和输出缓存器12。
[0040]节点控制器10包括多个TFT (未示出)和至少一个电容器(未示出)，以响应于第一进位信号Carryl和第二进位信号Carry2控制第一节点Q和第二节点QB的电压。节点控制器10响应于第一进位信号Carryl，使第一节点Q充电有高电平电压VDD，同时将第二节点QB的电压放电至低电平电压VSS。节点控制器10响应于第二进位信号Carry2，使第二节点QB充电有高电平电压VDD，同时将第一节点Q的电压放电至低电平电压VSS。
[0041]输出缓存器12接收从时序控制器8提供的第一时钟脉冲CLKl至第四时钟脉冲CLK4中的一个时钟脉冲。图3至图5示出了第一时钟脉冲CLKl被输入至第k级STk的输出缓存器12的情形。当第一节点Q的充电电压达到高电平电压VDD时，输出缓存器12将第一时钟脉冲CLKl施加至输出端子NO。当第二节点QB的充电电压达到高电平电压VDD时，输出缓存器12将输出端子NO的电压放电至低电平电压VSS。为实现此功能，如图4中所示，输出缓存器12包括上拉开关元件例如上拉TFT TU和下拉开关元件例如下拉TFT TD0
[0042]上拉TFT TU根据第一节点Q的电压状态而导通或截止。当上拉TFT TU导通时，上拉TFT TU将第一时钟脉冲CLKl施加至输出端子NO。
[0043]下拉TFT TD根据第二节点QB的电压状态而导通或截止。当下拉TFT TD导通时，下拉TFT TD将低电平电压VSS (VGL)施加至输出端子NO。
[0044]在下文中，将参照图3至图5说明根据本发明的栅极移位寄存器的驱动方法。
[0045]第k级STk按照周期A、B和C的顺序进行操作，以输出第k扫描脉冲Vout k (BPVOUT k)。
[0046]在周期A中，来自前级的第一进位信号Carryl被输入至节点控制器10。节点控制器10响应于第一进位信号Carry I，使第一节点Q预充电有高电平电压VDD，同时将第二节点QB放电至低电平电压VSS。在这种情形中，第一时钟脉冲CLKl具有第一电压VI，即栅极低电压VGL。
[0047]在周期B期间，第一时钟脉冲CLKl从栅极低电压VGL升高至栅极高电压VGH，并且达到第二电压V2。然后，第一节点Q通过上拉TFT TU的栅极-漏极寄生电容自举(boot-strap),由此,第一节点Q的电压升高至比高电平电压VDD更高的电压。结果,上拉TFT TU被导通。因此，第一时钟脉冲CLKl通过上拉TFT TU被提供给输出端子NO。因此，第k扫描脉冲Vout k具有栅极高电压VGH。
[0048]在周期C中，来自后级的第二进位信号Carry2被输入至节点控制器10。节点控制器10响应于第二进位信号Carry2，将第一节点Q放电至低电平电压VSS，并且将高电平电压VDD施加至第二节点QB。同时，上拉TFT TU在第一节点Q被放电至低电平电压VSS之前的预定时间内保持在导通状态，然后上拉TFT TU截止。在上拉TFT TU导通的时间段中，第一时钟脉冲CLKl具有第三电压V3，即低于栅极低电压VGL的电压。第一时钟脉冲CLKl通过上拉TFT TU被施加至输出端子NO。因此，第k扫描脉冲Vout k被迅速地从栅极高电压VGH放电至低于栅极低电压VGL的第三电压V3。当上拉TFT TU随后截止时，栅极低电压VGL通过导通的下拉TFT TD被施加至输出端子NO。因此，第k扫描脉冲Vout k具有栅极低电压VGL。
[0049]作为参考，上拉TFT TU的尺寸和面积占据GIP栅极驱动器的尺寸和面积中的大部分。这是因为，被施加至上拉TFT TU的漏极的时钟脉冲CLK具有高驱动电压和快速的驱动频率。还有必要增大上拉TFT TU的尺寸和面积，以便解决由栅极线GL的负载增大所导致的问题，例如扫描脉冲Vout充电和放电的效率的降低。然而，上拉TFT TU的增大的尺寸和面积导致栅极驱动器的尺寸和面积的增大。结果，增大了边框的厚度。
[0050]当将扫描脉冲从栅极高电压放电至栅极低电压时，根据本发明的栅极移位寄存器通过应用比栅极低电压更低的电压实现扫描脉冲的快速放电。因此，本发明的栅极移位寄存器在减小上拉TFT的尺寸和面积的同时具有与传统情形的扫描脉冲放电效率相同的扫描脉冲放电效率。从这个意义上说，可实现窄边框的简易设计。
[0051]此外，即使在对扩大尺寸的显示面板进行驱动期间出现负载增大，本发明的栅极移位寄存器仍实现了放电效率的提高。因此，在这种情形中，可避免图像质量的下降。
[0052]此外，通过调制从外部(时序控制器)输入的时钟脉冲，本发明的栅极移位寄存器无需单独的电路构造便实现了均具有第一电压至第三电压的扫描脉冲的输出，从而每个时钟脉冲具有第一电压至第三电压。因此，栅极移位寄存器具有简单的构造，由此，减小了栅极驱动器的尺寸和面积。因而，在窄边框的设计中可具有更大的优势。
[0053]在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变化，这对于所属领域普通技术人员来说是显而易见的。因而，本发明意在覆盖落入所附权利要求书的范围及其等效范围内的对本发明的所有修改和变化。
【权利要求】
1.一种平板显示器，包括: 用于显示图像的显示面板； 用于驱动所述显示面板的多条栅极线的栅极驱动器；以及 时序控制器，所述时序控制器用于输出栅极起始脉冲和均具有第一电压、第二电压和第三电压的多个时钟脉冲，以控制所述栅极驱动器， 其中所述栅极驱动器包括栅极移位寄存器，所述栅极移位寄存器使用所述时钟脉冲产生均具有所述第一电压、第二电压和第三电压的扫描脉冲，并将所产生的扫描脉冲分别提供给所述栅极线， 其中每个时钟脉冲为循环地重复第一周期、第二周期和第三周期的信号，其中在所述第一周期中，所述时钟脉冲具有所述第一电压；在所述第二周期中，所述时钟脉冲具有所述第二电压；在所述第三周期中，所述时钟脉冲具有所述第三电压，并且 其中所述第一电压为栅极低电压，所述第二电压为栅极高电压，所述第三电压为比所述栅极低电压低的电压。
2.根据权利要求1所述的平板显示器，其中: 所述栅极移位寄存器包括多个级，每个级接收所述多个时钟脉冲中的一个时钟脉冲，从而输出所述扫描脉 冲中的一个扫描脉冲；并且 每个级包括: 节点控制器，所述节点控制器用于响应于来自当前级之前的多个级之一的第一进位信号以及来自当前级之后的多个级之一的第二进位信号来控制第一节点和第二节点的电压；以及 输出缓存器，所述输出缓存器用于根据所述第一节点和第二节点的电压状态来输出所述扫描脉冲。
3.根据权利要求2所述的平板显示器，其中: 所述节点控制器响应于所述第一进位信号，使所述第一节点充电有高电平电压，同时将所述第二节点的电压放电至低电平电压；并且 所述节点控制器响应于所述第二进位信号，使所述第二节点充电有所述高电平电压，同时将所述第一节点的电压放电至所述低电平电压。
4.根据权利要求3所述的平板显示器，其中: 所述输出缓存器包括上拉开关元件和下拉开关元件，其中所述上拉开关元件用于根据所述第一节点的电压状态将输入至当前级的时钟脉冲施加至输出节点，所述下拉开关元件用于根据所述第二节点的电压状态将所述栅极低电压施加至所述输出节点；并且 施加至所述输出节点的电压被提供给前级和后级的各自的节点控制器，以作为所述第一进位信号和所述第二进位信号。
5.根据权利要求4所述的平板显示器，其中所述上拉开关元件在预定时间内保持在导通状态，然后所述上拉开关元件截止，其中所述预定时间为所述节点控制器将所述第一节点的电压放电至所述低电平电压的时间段中的预定时间。
6.一种栅极移位寄存器，包括: 多个级，每个级接收均具有第一电压、第二电压和第三电压的多个时钟脉冲中的一个时钟脉冲，从而输出具有所述第一电压、第二电压和第三电压的扫描脉冲，其中每个时钟脉冲为循环地重复第一周期、第二周期和第三周期的信号，其中在所述第一周期中，所述时钟脉冲具有所述第一电压；在所述第二周期中，所述时钟脉冲具有所述第二电压；在所述第三周期中，所述时钟脉冲具有所述第三电压，并且 其中所述第一电压为栅极低电压，所述第二电压为栅极高电压，所述第三电压为比所述栅极低电压低的电压。
7.根据权利要求6所述的栅极移位寄存器，其中每个级包括: 节点控制器，所述节点控制器用于响应于来自当前级之前的多个级之一的第一进位信号以及来自当前级之后的多个级之一的第二进位信号来控制第一节点和第二节点的电压；以及 输出缓存器，所述输出缓存器用于根据所述第一节点和所述第二节点的电压状态来输出所述扫描脉冲。
8.根据权利要求7所述的栅极移位寄存器，其中: 所述节点控制器响应于所述第一进位信号，使所述第一节点充电有高电平电压，同时将所述第二节点的电压放电至低电平电压；并且 所述节点控制器响应于所述第二进位信号，使所述第二节点充电有所述高电平电压，同时将所述第一节点的电压放电至所述低电平电压。
9.根据权利要求8所述的栅极移位寄存器，其中: 所述输出缓存器包括上拉开关元件和下拉开关元件，其中所述上拉开关元件用于根据所述第一节点的电压状态将输入至当前级的时钟脉冲施加至输出节点，所述下拉开关元件用于根据所述第二节点的电压状态将所述栅极低电压施加至所述输出节点；并且 施加至所述输出节点的电压被提供给前级和后级的各自的节点控制器，以作为所述第一进位信号和所述第二进位信号。
10.根据权利要求9所述的栅极移位寄存器，其中所述上拉开关元件在预定时间内保持在导通状态，然后所述上拉开关元件截止，其中所述预定时间为所述节点控制器将所述第一节点的电压放电至所述低电平电压的时间段中的预定时间。
【文档编号】G09G3/20GK103680377SQ201210566815
【公开日】2014年3月26日 申请日期:2012年12月24日 优先权日:2012年9月18日
【发明者】南尚辰, 朴赞洙 申请人:乐金显示有限公司