专利名称：Lvds-cpci板卡的制作方法
技术领域：
本实用新型涉及视频采集领域，具体涉及LVDS视频信号无压缩实时采集。
背景技术：
目前已知的LVDS(又称低电压信号装置(Low VoltageDifferential SignalingDevice))使用了平衡式差分信号，其‘0’和‘I’之间的跳动电压的标称值只有350mV，这种低电压的跳动降低了上升和下降沿的时间，从而大大提高了传送速度，在ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Gbps。LVDS视频采集数据量大，因此大多数的采集卡都是基于视频压缩。随着视频技术的发展，视频质量要求越来越高，特别是在航空航天领域，采用压缩算法采集的视频图像质量均有不同程度的损失，已经不能满足工作的需求。
实用新型内容因此，本实用新型目的在于提供一种无压缩视频高速采集方案，特别地，本实用新型提供一种基于Fro接口的无压缩LVD S视频高速采集卡。其特性主要是采用高速无压缩方式，例如在分辨率为1024X768时，实时显示高达30帧/S。为了实现上述目的，本实用新型采用如下技术方案:基于FPD接口的LVDS视频采集，通过FPGA实现18位RGB并行数据的采集。通过控制选择器，能够实时采集8个通道的视频输入，采用DDR2大容量高速缓存，提高传输速率。现有设计中，传输速率为20Mb/s，LVDS视频采集卡只能采用视频压缩。本实用新型中，采用DDR2大容量高速缓存，最高传输速率可达到90Mb/s，在分辨率为1024X768时，实时显示高达30帧/s无压缩视频。具体地，本实用新型可以采用如下方案:一种LVDS-CPCI板卡，其包括:CPCI总线接口 ；与所述CPCI总线接口连接的FPGA ；与所述FPGA连接的内存；以及与所述FPGA连接的LVDS接收器接口电路。优选地，所述板卡还包括与所述LVDS接收器接口电路连接的多路选择器。优选地，所述多路选择器为8: I多路选择器。优选地，所述CPCI总线接口通过PCI桥与所述FPGA连接。优选地，所述FPGA包括接收模块。优选地，所述内存为DDR2内存。优选地，所述8: I多路选择器中的每一路均包含FH)接口、三组数据和一组时钟。优选地，所述CPCI总线接口为标准32位CPCI总线接口设计。
图1为本实用新型的电路原理结构示意图。
具体实施方式
下面参照图1说明本实用新型的原理及示例性实施方式。本实用新型的LVDS-CPCI板卡是基于FPD (Flat PanelDisplay)接口、即平板显示设备接口的LVDS视频高速采集卡。其将3对据线传输过来的信号进行解码，将串行数据转换为18位TTL电平RGB信号。在FPGA中具有一定容量的缓存来协调他们之间的工作，接收器产生的数据先放到缓存，到一定的容量后，采集卡申请占用总线，取得控制权后，将数据传送至内存中实时显示。具体地，本实用新型可以采取如下方案。一种LVDS-CPCI板卡，其包括:CPCI总线接口 I ;与所述CPCI总线接口 I连接的FPGA 2 ;与所述FPGA 2连接的内存(例如，DDR2内存)3 ;以及与所述FPGA 2连接的LVDS接收器接口电路(即，LVDS视频接收器)4。在一个实施方式中，所述板卡还包括与所述LVD S接收器接口电路4连接的多路选择器(例如，8: I多路选择器)5。在一个实施方式中，所述CPCI总线接口 I通过PCI桥6与所述FPGA 2连接。在一个实施方式中，所述FPGA 2包括接收模块21。在一个实施方式中，所述8: I多路选择器4中的每一路均包含FH)接口、三组数据和一组时钟共四对差分信号线。在一个实施方式中，所述CPCI总线接口 I为标准32位CPCI总线接口设计(33MHz/32b)。下面说明本实用新型的板卡的工作方式。CPCI总线支持多总线主控器，总线主控器可以获得的瞬时突发速度高达132MB/S。真正使用于数据传送和处理而占用总线的时间只占70%，约为90MB/S左右的有效传输速度。本板卡采集模块产生数据和总线传送数据是不同步的，在FPGA 2中具有一定容量的缓存来协调他们之间的工作，接收器产生的数据先放到缓存，到一定的容量后，采集卡申请占用总线，取得控制权后，将数据传送至内存实时显示。如图1所述，该板卡可以接收0-7路(8路)LVDS视频信号输入。可选地，板卡可以通过开关切换成I路进行对外输出并同时将该路送入采集电路进行实时采集显示，提供视频采集存储软件。上面参照附图说明了本实用新型的优选实施方式，但是，应当理解，上述说明仅是示例性的。本领域的技术人员可以在不脱离本实用新型的精神和范围的前提下，对本实用新型作出各种修改和变型。本实用新型的保护范围由所附的权利要求书限定。
权利要求1.一种LVDS-CPCI板卡，其特征在于，所述板卡包括:CPCI总线接口 ；与所述CPCI总线接口连接的FPGA ;与所述FPGA连接的内存；以及与所述FPGA连接的LVDS接收器接口电路。
2.根据权利要求1所述的板卡，其特征在于， 所述板卡还包括与所述LVDS接收器接口电路连接的多路选择器。
3.根据权利要求2所述的板卡，其特征在于， 所述多路选择器为8: I多路选择器。
4.根据权利要求1所述的板卡，其特征在于， 所述CPCI总线接口通过PCI桥与所述FPGA连接。
5.根据权利要求1所述的板卡，其特征在于， 所述FPGA包括接收模块。
6.根据权利要求1所述的板卡，其特征在于， 所述内存为DDR2内存。
专利摘要本实用新型涉及视频采集领域，提供一种LVDS-CPCI板卡，其包括CPCI总线接口；与所述CPCI总线接口连接的FPGA；与所述FPGA连接的内存；以及与所述FPGA连接的LVDS接收器接口电路。优选地，所述板卡还包括与所述LVDS接收器接口电路连接的多路选择器。
文档编号G09G5/00GK203070743SQ20122029660
公开日2013年7月17日 申请日期2012年6月25日 优先权日2012年6月25日
发明者史磊, 李海菊, 熊辉 申请人:北京神州飞航科技有限责任公司