运用于影像显示的时序控制器及其控制方法
【专利摘要】一种运用于面板显示系统的时序控制器及其控制方法。时序控制器包括：影像信号接收器，接收影像信号；过驱电路，接收影像信号接收器输出的影像信号，并根据影像信号中连续的第一帧资料与第二帧资料来产生转换影像信号；影像信号传输器，接收过驱电路输出的转换影像信号并传递至显示面板；存储器；存储器接口单元，接收过驱电路输出的第一帧资料并暂存于存储器，当过驱电路接收影像信号中的第二帧资料时，存储器接口单元读取存储器中的第一帧资料并传递至过驱电路。当决定一存储器校正周期时，存储器接口单元多次调整一取样时脉的一延迟相位，并据以取样存储器产生的一读取信号，而获得多个比较结果；以及，根据该多个比较结果产生一较佳延迟相位。
【专利说明】运用于影像显示的时序控制器及其控制方法
【技术领域】
[0001]本发明有关于影像显示的装置，且特别有关于一种运用于影像显示的时序控制器(timing controller)及其控制方法。
【背景技术】
[0002]请参照图1,其所绘示为面板显示系统(panel displaying system) 100示意图。显示控制器(display controller) 110输出的影像信号112先进入时序控制器(timingcontroller) 120。时序控制器120针对各种规格的显示面板(display panel) 130,将接收的影像信号112转换为符合特定规格的转换影像信号122。
[0003]转换影像信号122包括显示面板130上栅驱动器(gate driver)的栅驱动信号、源驱动器(source driver)的源信号以及各种同步信号。同步信号有水平同步信号(Hsync)以及垂直同步信号(Vsync)。根据水平同步信号(Hsync)的二个脉波区间的资料信号，源驱动器输出的资料信号可在显示面板130上显示一条显示线(line)的影像。而在垂直同步信号(Vsync)的二个脉波区间，源驱动器输出的资料信号可在显示面板130上显示一个帧(frame)的影像。换句话说，显示面板130是根据时序控制器120所产生的转换影像信号122来显示画面。
[0004]由于显示面板130内部液晶的透光率是由液晶的转动角度来决定。转换影像信号122中的源信号控制每个像素中液晶的转动角度。然而，由于液晶转动的速度缓慢，因此在时序控制器120内部会设计一个过驱电路(overdrive circuit)。过驱电路的主要目的是比较前后二个帧之间的影像差异，进而修改转换影像信号122中的源信号，用以加快像素中液晶的转动速度，使得显示画面更加锐利(sharp)。
[0005]由于面板显示系统100在呈现显示画面时，显示控制器110所产生的影像信号110不断地输入时序控制器120。而时序控制器120也必须持续地输出转换影像信号122。为了要能够即时地比较前后二个帧之间的差异，过驱电路必须连接至一存储器用以暂存影像信号112中前一个帧(第一帧)的资料。当下一个帧(第二帧)的资料输入过驱电路时，过驱电路才可即时进行前后帧中影像的比较，进而产生转换影像信号122。
[0006]随着下一个帧(第二帧)的资料暂时储存于存储器，使得前一个帧(第一帧)中的资料将被清除。而当影像信号112中下下一个帧(第三帧)的资料进入过驱电路时，相同的动作将会持续重复的进行。
[0007]然而，时序控制器120中如果遭遇存储器与过驱电路之间的信号飘移，会使过驱电路从存储器读取到错误的资料。如此，输出的转换影像信号122将造成显示画面闪线或是画面崩溃。
[0008]而会造成信号飘移的原因有下面几种原因:制程飘移、电压飘移或是温度变异所造成的，就是一般所称的制程、电压、温度效应(Process Voltage Temperature effect,简称PVT效应)。
[0009]由于存储器进行多芯片封装(mult1-chip package,简称MCP封装)时,每家存储器厂商所做出来的存储器会有些许的差异，造成存储器接口信号不匹配，因此已知技术无法找到最佳的相位来存取存储器中的帧资料。
[0010]更糟的是，当时序控制器120遭遇静电放电(ESD)时，时序控制器120中存储器读回来的资料可能会产生变异而成为错误资料。最严重的情况将造成面板显示系统100当掉。
【发明内容】
[0011]有鉴于此，本发明的目的在于提出一种运用于面板显示系统的时序控制器及其控制方法，有效地控制时序控制器中存储器与过驱电路之间的信号品质，使得时序控制器能够稳定运作。
[0012]本发明提出一种时序控制器，运用于面板显示系统中，时序控制器可耦接于显示控制器与显示面板之间，时序控制器包括:影像信号接收器，接收该显示控制器输出的影像信号；过驱电路，接收影像信号，并根据影像信号中连续的第一帧资料与第二帧资料来产生转换影像信号；影像信号传输器，接收过驱电路输出的转换影像信号并传递至显示面板；存储器；存储器接口单元，接收过驱电路输出的第一帧资料并暂存于存储器，其中，当过驱电路接收影像信号中的第二帧资料时，存储器接口单元读取存储器中的第一帧资料并传递至过驱电路；其中，当过驱电路启动存储器校正周期时，存储器接口单元多次地调整参考时脉的延迟相位，并据以取样存储器产生的读取信号，而获得多个比较结果；以及，根据比较结果产生较佳延迟相位。
[0013]本发明更提出一种用于面板显示系统中时序控制器的控制方法，运用于时序控制器中的存储器接口单元，控制方法包括下列步骤:于存储器校正周期时，将测试资料写入存储器；将参考时脉延迟多个延迟相位后成为多个延迟的参考时脉；于读取测试资料时，分别利用延迟的参考时脉取样存储器输出的读取信号以获得多个读取资料；分别比较读取资料与测试资料以获得多个比较结果；以及根据比较结果由延迟相位中决定较佳延迟相位。
【专利附图】
【附图说明】
[0014]为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的【具体实施方式】作详细说明，其中:
[0015]图1所绘示为面板显示系统示意图。
[0016]图2所绘示为根据本发明实施例的面板显示系统示意图。
[0017]图3所绘示为存储器接口单元示意图。
[0018]图4所绘示自动相位校正单元示意图。
[0019]图5所绘示为根据本发明实施例运用于面板显示系统的时序控制器中的相关信号不意图。
[0020]图6所绘示为根据本发明实施例运用于面板显示系统中时序控制器内的控制方法。
[0021]图中元件标号说明:
[0022]100、200:面板显示系统
[0023]110:显示控制器
[0024]112:影像信号
[0025]120、250:时序控制器
[0026]122、222:转换影像信号
[0027]130:显示面板
[0028]260:存储器
[0029]270:存储器接口单元
[0030]272:存储器控制单元
[0031]274:自动相位校正单元
[0032]275:接口控制单元
[0033]277:接收单元
[0034]279:相位调整单元
[0035]280:过驱电路
[0036]292 =LVDS 接收器
[0037]294:迷你LVDS传输器
[0038]410:相位切换单元
[0039]420:测试资料产生器
[0040]430:相位储存单元
[0041]440:相位选择单元
【具体实施方式】
[0042]请参照图2，其所绘示为根据本发明实施例的面板显示系统200示意图。显示控制器110输出的影像信号112会输入时序控制器250。时序控制器250针对各种规格的显不面板，将接收的影像信号112转换为符合特定规格的转换影像信号222。转换影像信号222包括显示面板130上的栅驱动器的栅驱动信号、源驱动器的源信号、水平同步信号(Hsync)以及垂直同步信号(Vsync)。
[0043]时序控制器250包括:低电压差分信号接收器(LVDS Rx，以下简称LVDS接收器)292、过驱电路280、迷你低电压差分信号传输器(mini LVDS Tx,以下简称迷你LVDS传输器)294、存储器接口单元270以及存储器260。于此实施例中，显示控制器110输出至LVDS接收器292的影像信号112为LVDS格式的影像信号，迷你LVDS传输器294输出至显示面板130的转换影像信号222为迷你LVDS格式的转换影像信号。
[0044]于此实施例中，过驱电路280持续比较影像信号112中连续的二个帧资料并产生转换影像信号。影像信号112中前一个帧(第一帧)的资料是暂存于存储器260，并由存储器接口单元270读取并传递至过驱电路280。当下一个帧(第二帧)输入过驱电路时，过驱电路即时进行前后二个帧中影像的比较，进而产生符合特定规格的转换影像信号222。
[0045]当下一个帧(第二帧)的资料经由存储器接口单元270暂时储存于存储器260时，前一个帧(第一帧)中的资料将被清除。同理，当影像信号112中下下一个帧(第三帧)的资料进入过驱电路280时，相同的动作将会持续重复的进行，并产生转换影像信号222。
[0046]已知技术中，在时序控制器280中，过驱电路280极可能遭遇PVT效应、静电放电(ESD)或者其他事件，将导致无法存取存储器260中的帧资料，或者帧资料产生错误。如此，将会使得过区电路280输出的转换影像信号222有问题，并且将造成显示画面闪线或是画面崩溃。
[0047]为了要能够让过驱电路280输出正确的转换影像信号222，存储器接口单元270需要确保由存储器260读取的帧资料的正确性。较佳地，本实施例在时序控制器250内部的存储器接口单元270中设置一个自动相位校正单元。自动相位校正单元可进行存储器260读取信号的取样时脉(sampling clock)相位调整，以确保读取资料的正确性。
[0048]请参照图3，其所绘示为存储器接口单元示意图。存储器接口单元270包括存储器控制单元272、自动相位校正单元274、接口控制单元275。接口控制单元275包括接收单元277与相位调整单元279。
[0049]在存储器260的正常读写周期，存储器控制单元272将写入资料(W)经由接口控制单元275暂时储存于存储器260，亦即写入帧资料。再者，自动相位校正单元274的相位设定信号(Phase)会控制相位调整单元279，用以将参考时脉(CLKref)延迟一个较佳延迟相位，并形成取样时脉(CLKsam)。接着，接收单元277即可根据取样时脉(CLKsam)，取样存储器260输出的读取信号(R)以获得读取资料(D)，亦即读取帧资料。而存储器控制单元272将读取资料(D)输出至过驱电路280。
[0050]在存储器260的正常读写周期中，自动相位校正单元274输出的相位设定信号(Phase)不会变化，使得相位调整单元279仅能将参考时脉(CLKref)延迟一个较佳延迟相位，并形成取样时脉(CLKsam)。再者，自动相位校正单元274不会产生测试资料(T)，而存储器控制单元272所接收的读取资料(D)也不会传递至自动相位校正单元274。
[0051]于此实施例中，当过驱电路280产生触发信号(Tr)至存储器接口单元270时，此时存储器接口单元270启动一个存储器260的校正周期。较佳地，时序控制器250可以在一条线的资料输出至显示面板130之后到下一条线的资料输出至显示面板130之前的时间区间，亦即水平同步信号(Hsync)的水平空白区间(Horizontal blanking interval),利用触发信号(Tr)启动校正周期。或者，时序控制器250可以在一个帧的资料输出至显示面板130之后到下一个帧的资料输出至显示面板130之前的时间区间，亦即垂直同步信号(Vsync)的垂直空白区间(Vertical blanking interval),利用触发信号(Tr)启动校正周期。
[0052]在存储器260的校正周期，自动相位校正单元274产生测试资料(T)至存储器控制单元272。而存储器控制单元272先将测试资料(T)暂时写入存储器260后再读出。而在读取的过程，自动相位校正单元274利用相位设定信号(Phase)控制相位调整单元279产生多个相异的延迟相位来延迟参考时脉(CLKref)。
[0053]每一次，相位调整单元279调整参考时脉(CLKref)的延迟相位成为取样时脉(CLKsam)之后，即利用取样时脉(CLKsam)来取样读取信号(R)以获得读取资料(D)。接着，存储器控制单元272即输出读取资料(D)至自动相位校正单元274。自动相位校正单元274则根据测试资料(T)与读取资料(D)的比较结果来判断该延迟相位能否正确取样读取信号(R)。
[0054]当所有的延迟相位都经过测试而获得多个测试结果之后，自动相位校正单元274即可选定其中一个延迟相位为较佳延迟相位，以在存储器260的正常读写周期中使用。
[0055]请参照图4,其所绘示自动相位校正单元示意图。自动相位校正单元274包括相位切换单元410、测试资料产生器420、相位储存单元430以及相位选择单元440。
[0056]假设自动相位校正单元274可提供8个延迟相位来进行校正。当自动相位校正单元274接收到触发信号(Tr)时，测试资料产生器420产生测试资料(T)输出至存储器控制单元272。而存储器控制单元272发出写入指令经由接口控制单元275暂存于存储器260中。
[0057]相位切换单元410据以控制相位设定信号(Phase)，使得接口控制单元275中的相位调整单元279将参考时脉(CLKref)延迟第一延迟相位后产生取样时脉(CLKsam)。当存储器控制单元272发出读取指令用以读取先前写入的测试资料(T)时，接收单元277即利用取样时脉(CLKsam)来取样读取信号(R)后产生读取资料(D)并传回自动相位校正单元274。
[0058]测试资料产生器420根据测试资料(T)与读取资料(D)来产生比较结果。当测试资料(T)与读取资料(D)相同时，为正确的比较结果；反之，当测试资料(T)与读取资料(D)不相同时，为失败的比较结果；相位储存单元430会储存此次的延迟相位以及对应的比较结果。
[0059]当相位切换单元410产生8个延迟相位,并且相位储存单元430计录对应的8个比较结果后，相位选择单元440即由相位储存单元430中记录的多个正确的比较结果所对应的延迟相位，择一成为较佳延迟相位，以供在存储器260的正常读写周期中使用。
[0060]请参照图5，其所绘示为根据本发明实施例运用于面板显示系统的时序控制器中的相关信号示意图。存储器260为单倍资料速率存储器(简称SDR存储器)，输出的读取信号(R)的周期为参考时脉信号周期(T)的一半，读取信号(R)存在一安全相位区间(Eye)，在安全相位区间才能够取样到正确的读取资料(D)。
[0061]由图5可知，相位切换单元410可以控制8个延迟相位(I?8)。将参考时脉(CLKref)延迟第一延迟相位(I)时，将获得失败的比较结果(x);将参考时脉(CLKref)延迟第二延迟相位(2)时，将获得失败的比较结果(X);将参考时脉(CLKref)延迟第三迟相位(3)时，将获得正确的比较结果(ο);将参考时脉(CLKref)延迟第四延迟相位(4)时，将获得正确的比较结果(ο);将参考时脉(CLKref)延迟第五延迟相位(5)时，将获得正确的比较结果(ο);将参考时脉(CLKref)延迟第六延迟相位(6)时，将获得正确的比较结果(ο);将参考时脉(CLKref)延迟第七延迟相位(7)时，将获得失败的比较结果(x);以及将参考时脉(CLKref)延迟第八延迟相位(8)时，将获得失败的比较结果(X)。
[0062]最后，相位选择单元440即由相位储存单元430中记录的4个正确的比较结果所对应的延迟相位(3?6)中择一成为较佳延迟相位，举例而言，选择第四延迟相位(4)并在存储器260的正常读写周期中使用。
[0063]由以上的说明可知，本发明的实施例是以SDR存储器及其信号来进行说明，然而本发明并不限定于此。在此领域的技术人员当然也可利用DDR存储器或者其他类型的存储器来完成本发明。
[0064]请参照图6，其所绘示为根据本发明实施例运用于面板显示系统中时序控制器内的控制方法。当自动相位校正单元274收到过驱电路280产生的触发信号(Tr)时，即开始存储器260校正周期(步骤S602)。接着，设定N=I (步骤S604)并且将测试资料(T)写入存储器260 (步骤S606)。
[0065]经由相位切换单元410的控制，使得参考时脉(CLKref)延迟第N延迟相位后成为取样时脉(CLKsam)(步骤S608)。接着，于读取测试资料(T)时，利用取样时脉(CLKsam)取样存储器260输出的读取信号(R)以获得读取资料(D)(步骤S610)。并且，比较读取资料(D)与测试资料(T)以获得第N比较结果(步骤S612)。
[0066]接着，判断N=M成立否(步骤S614)。于不成立时，将N递增更新(N=N+1)并回到步骤S608 ;于成立时，根据M个比较结果由M个延迟相位中决定一较佳延迟相位(步骤S618)，将此较佳延迟相位在存储器260的正常读写周期中使用。
[0067]由以上的说明可知，本发明于时序控制器内的存储器接口单元中利用硬件设计加入一自动相位校正单元。利用自动校正测试，即可以快速地找出可以用的延迟相位，接着分析出较佳的延迟相位，将此较佳的延迟相位运用于后续的存储器正常读写周期。因此，可提高时序控制器遇到PVT效应、静电放电(ESD)或者其他事件时，时序控制器继续正常运作的能力。
[0068]虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
【权利要求】
1.一种时序控制器，运用于一面板显示系统中，该时序控制器可耦接于一显示控制器与一显示面板之间，该时序控制器包括: 一影像信号接收器，接收该显示控制器输出的一影像信号； 一过驱电路，接收该影像信号，并根据该影像信号中连续的一第一帧资料与一第二帧资料来产生一转换影像信号； 一影像信号传输器，接收该过驱电路输出的该转换影像信号并传递至该显示面板； 一存储器； 一存储器接口单元，接收该过驱电路输出的该第一帧资料并暂存于该存储器，其中，当该过驱电路接收该影像信号中的该第二帧资料时，该存储器接口单元读取该存储器中的该第一帧资料并传递至该过驱电路； 其中，当该过驱电路启动一存储器校正周期时，该存储器接口单元多次地调整一参考时脉的一延迟相位，并据以取样该存储器产生的一读取信号，而获得多个比较结果；以及，根据该多个比较结果产生一较佳延迟相位。
2.如权利要求1所述的时序控制器，其特征在于，该影像信号接收器为一低电压差分信号接收器。
3.如权利要求1所述的时序控制器，其特征在于，该影像信号传输器为一迷你低电压差分信号传输器。
4.如权利要求1所述的时序控制器，其特征在于，该存储器接口单元包括: 一存储器控制单元，可接收该过驱电路的该第一帧资料与该第二帧资料成为一写入资料； 一接口控制单元，接收该写入资料并暂存于该存储器中，其中，该接口控制单元将一参考时脉延迟该较佳延迟相位后形成一取样时脉用以取样该存储器产生的一读取信号，而形成一读取资料后，经由该存储器控制单元传递至该过驱电路；以及一自动相位校正单元，接收该过驱电路输出的一触发信号而进入该存储器校正周期；其中，于该存储器校正周期时，自动相位校正单元产生一测试资料经由该存储器控制单元与该接口控制单元，暂存于该存储器；于读取该测试资料时多次地调整该参考时脉的该延迟相位至并据以取样该读取资料；以及，该自动相位校正单元根据该读取资料与该测试资料获得该多个比较结果并根据该多个比较结果产生该较佳延迟相位。
5.如权利要求4所述的时序控制器，其特征在于，该接口控制单元包括: 一相位调整单元，接收该自动相位校正单元的一相位设定信号，将该参考时脉延迟为该取样时脉；以及 一接收单元，利用该取样时脉来取样该读取信号并产生该读取资料。
6.如权利要求5所述的时序控制器，其特征在于，该自动相位校正单元包括: 一测试资料产生器，产生该测试资料输出至该存储器控制单元，并根据接收的该读取资料与该测试资料来产生该多个比较结果； 一相位切换单元，多次地控制该相位设定信号，使得该相位调整单元将该参考时脉延迟为该取样时脉； 一相位储存单元，储存该多个比较结果；以及 一相位选择单元，根据该多个比较结果中决定该较佳延迟相位。
7.如权利要求6所述的时序控制器，其特征在于，当该测试资料与读取资料相同时，为一正确的比较结果；以及，当该测试资料与该读取资料不相同时，为一失败的比较结果，且该相位选择单元是根据该多个比较结果中的正确比较结果来决定该较佳延迟相位。
8.如权利要求1所述的时序控制器，其特征在于，该转换影像信号包括一水平同步信号与一垂直同步信号，且于该水平同步信号的一水平空白区间，或者该垂直同步信号的一垂直空白区间，该过驱电路启动该存储器校正周期。
9.一种用于面板显不系统中一时序控制器的控制方法，运用于该时序控制器中的一存储器接口单元，该控制方法包括下列步骤: 于一存储器校正周期时，将一测试资料写入一存储器； 将一参考时脉延迟多个延迟相位后成为多个延迟的参考时脉； 于读取该测试资料时，分别利用该多个延迟的参考时脉取样该存储器输出的一读取信号以获得多个读取资料； 分别比较该多个读取资料与该测试资料以获得多个比较结果；以及 根据该多个比较结果由该多个延迟相位中决定一较佳延迟相位。
10.如权利要求9所述的控制方法，其特征在于，该时序控制器中一过驱电路决定该存储器校正周期与一存储器正常读写周期。
11.如权利要求10所述的控制方法，其特征在于，于该存储器正常读写周期时，该时序控制器中的该存储器接口单元控制该参考时脉延迟该较佳延迟相位后成为以取样该存储器输出的该读取信号。
12.如权利要求10所述的控制方法，其特征在于，于该存储器正常读写周期时，该过驱电路将一影像信号转换为一转换影像信号。
13.如权利要求12所述的控制方法，其特征在于，该转换影像信号中包括一水平同步信号与一垂直同步信号，且于该水平同步信号的一水平空白区间，或者该垂直同步信号的一垂直空白区间，该过驱电路决定该存储器校正周期。
14.如权利要求12所述的控制方法，其特征在于，该影像信号接收器为一低电压差分信号接收器。
15.如权利要求12所述的控制方法，其特征在于，该影像信号传输器为一迷你低电压差分信号传输器。
16.如权利要求9所述的控制方法，其特征在于，当该测试资料与各读取资料相同时，获得一正确的比较结果；以及，当该测试资料与各读取资料不相同时，获得一失败的比较结果O
17.如权利要求16所述的控制方法，其特征在于，根据该多个比较结果中的正确的比较结果来由该多个延迟相位中决定该较佳延迟相位。
【文档编号】G09G3/20GK104517555SQ201310446809
【公开日】2015年4月15日 申请日期:2013年9月26日 优先权日:2013年9月26日
【发明者】张琦昕, 陈建国, 张雍, 林政南, 陈忠敬 申请人:晨星半导体股份有限公司