数字电视、电视芯片及显示方法

数字电视、电视芯片及显示方法
【专利摘要】一种数字电视、电视芯片及显示方法。数字电视包括显示端、电视芯片及图像驱动电路。显示端包括相邻的数列像素。电视芯片包括数字电视解码器、数据串流解码器、缩放器及色彩空间转换电路。数字电视解码器根据交错式电视信号输出数据串流。数据串流解码器解码数据串流以输出交错式图像。缩放器根据交错式图像输出缩放图像。色彩空间转换电路根据缩放图像输出色彩像素数据。图像驱动电路同时开启该些列像素，并将色彩像素数据写入该些列像素以显示一解交错图像。
【专利说明】数字电视、电视芯片及显示方法

【技术领域】
[0001]本发明是有关于一种电子装置，且特别是有关于一种数字电视、电视芯片及显示方法。

【背景技术】
[0002]在NTSC规格下，电视每秒钟可呈现60个连续画面。但是，图像信号通过电视台传送或储存于储存媒体时，会有传输频宽或储存容量上的限制，而且显示器本身亦常有扫描频率的限制。为了不受限于这些限制，往往会使用交错式扫描(Interlace)将图像信号每一个画面的图像信号拆解成一半角成交错式图像，以减少数据量。
[0003]然而，交错式图像的每一画面仅具有原始画面的一半，因此传统电视芯片需要使用解交错(De -1nterlace)电路来进行图像解交错以将上一列像素的数据复制到下一列像素。此外，传统电视芯片需要使用数据暂存器来暂存解交错电路所复制的上一列数据。如此一来，将导致制造成本的增加，而降低产品竞争力。


【发明内容】

[0004]本发明是有关于一种电视芯片、数字电视及显示方法。
[0005]根据本发明，提出一种数字电视。数字电视包括显示端、电视芯片及图像驱动电路。显示端包括相邻的数列像素。电视芯片包括数字电视解码器、数据串流解码器、缩放器(Scaler)及色彩空间转换电路。数字电视解码器根据交错式(Interlace)电视信号输出数据串流。数据串流解码器解码数据串流以输出交错式图像。缩放器根据交错式图像输出缩放图像。色彩空间转换电路根据缩放图像输出色彩像素数据。图像驱动电路同时开启该些列像素，并将色彩像素数据写入该些列像素以显示一解交错图像。
[0006]根据本发明，提出一种电视芯片。电视芯片包括数字电视解码器、数据串流解码器、缩放器(Scaler)及色彩空间转换电路。数字电视解码器根据交错式(Interlace)电视信号输出数据串流。数据串流解码器解码数据串流以输出交错式图像。缩放器根据交错式图像输出缩放图像。色彩空间转换电路根据缩放图像输出色彩像素数据至图像驱动电路，使得图像驱动电路同时开启相邻的数列像素，并将色彩像素数据写入该些列像素以显示一解交错图像。
[0007]根据本发明，提出一种显示方法。显示方法包括:根据交错式(Interlace)电视信号输出数据串流；解码数据串流以输出交错式图像；根据交错式图像输出缩放图像；根据缩放图像输出色彩像素数据；以及同时开启相邻的数列像素，并将色彩像素数据写入该些列像素以显示一解交错图像。
[0008]为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

【专利附图】

【附图说明】
[0009]图1绘示为依照第一实施例的一种数字电视的架构图。
[0010]图2绘示为依照第一实施例的一种输出电路及显示端的示意图。
[0011]图3绘示为依照第一实施例的一种栅极驱动信号的时序图。
[0012]图4绘示为依照第一实施例的一种显示方法的流程图。
[0013]图5绘示为依照第二实施例的一种数字电视的架构图。
[0014][标号说明]
[0015]1、5:数字电视11:显示端
[0016]Ila:第一列像素Ilb:第二列像素
[0017]lie:第三列像素Ild:第四列像素
[0018]lie:第五列像素Ilf:第六列像素
[0019]12、52:电视芯片13:显示驱动电路
[0020]14?45:步骤121:数字电视解码器
[0021]122:数据串流解码器123:缩放器
[0022]124:色彩空间转换电路125:循序转交错电路
[0023]131:时序控制器132:输出电路
[0024]1321:栅极驱动器1322:源极驱动器
[0025]S1:交错式电视信号S2:指示信号
[0026]S3:数据串流S4:交错式图像
[0027]S5:缩放图像R:红色像素数据
[0028]G:绿色像素数据B:蓝色像素数据
[0029]Hs:水平同步/[目号Vs:垂直同步/[目号
[0030]Gl?G6:栅极驱动信号Tl?T3:充电时间

【具体实施方式】
[0031]第一实施例
[0032]请同时参照图1、图2及图3，图1绘示为依照第一实施例的一种数字电视的架构图，图2绘示为依照第一实施例的一种输出电路及显示端的示意图，图3绘示为依照第一实施例的一种栅极驱动信号的时序图。数字电视I包括显示端11、电视芯片12及图像驱动电路13。显示端11例如为液晶显示器(Liquid Crystal Display, LCD)或阴极射线管(Cathode Ray Tube, CRT)显示器，而电视芯片12例如数字电视芯片。
[0033]显示端11包括第一列像素11a、第二列像素lib、第三列像素11c、第四列像素lid、第五列像素lie及第六列像素Ilf。第二列像素Ilb相邻第一列像素11a，而第四列像素Ild相邻第三列像素11c。第六列像素Ilf相邻第五列像素lie。电视芯片12包括数字电视解码器121、数据串流解码器122、缩放器(Scaler) 123及色彩空间转换电路124。数字电视解码器121根据交错式(Interlace)电视信号SI输出数据串流S3及指示信号S2。数据串流解码器122解码数据串流S3以输出交错式图像S4。缩放器123连接数据串流解码器122，并根据交错式图像S4输出缩放图像S5。色彩空间转换电路124根据缩放图像S5输出色彩像素数据。色彩像素数据包括红色像素数据R、绿色像素数据G及蓝色像素数据B。缩放图像S5的色彩空间例如为YCbCr，而色彩像素数据的色彩空间例如为RGB。
[0034]图像驱动电路13根据指示信号S2同时开启相邻的两列像素，并将色彩像素数据写入相邻的两列像素。图像驱动电路13包括时序控制器131及输出电路132，且输出电路132例如为数字输出电路或模拟输出电路。时序控制器131控制色彩空间转换电路124，并输出水平同步信号Hs及垂直同步信号Vs至输出电路132，而输出电路132根据垂直同步信号Vs及指示信号S2同时开启相邻的两列像素，并根据水平同步信号Hs写入彩色像素数据至相邻的两列像素以显示一解交错图像。
[0035]输出电路132还包括栅极驱动器1321及源极驱动器1322。栅极驱动器1321根据指示信号S2及垂直同步信号Vs产生栅极驱动信号Gl至G6。源极驱动器1322根据水平同步信号Hs将色彩像素数据写入对应的像素。举例来说，源极驱动器1322根据水平同步信号Hs所产生的栅极驱动信号Gl及G2于充电时间Tl同时开启第一列像素Ila及第二列像素lib。源极驱动器1322将色彩像素数据写入第一列像素Ila及第二列像素lib。接着，源极驱动器1322根据水平同步信号Hs所产生的栅极驱动信号G3及G4于充电时间T2同时开启第三列像素Ilc及第四列像素lid。源极驱动器1322将色彩像素数据写入第三列像素Ilc及第四列像素lid。跟着，源极驱动器1322根据水平同步信号Hs所产生的栅极驱动信号G5及G6于充电时间T3同时开启第五列像素lie及第六列像素Hf。源极驱动器1322将色彩像素数据写入第五列像素He及第六列像素Ilf。
[0036]需特别说明的是,前述电视芯片12中并未使用任何解交错(De-1nterlace)电路。第一实施例是藉由栅极驱动器1321同时开启相邻的两列像素，以达到与解交错(De-1nterlace)电路相同的作用。此外，由于第一实施例是同时开启相邻的两列像素，因此其充电时间可以增加为传统逐列开启像素的两倍。再者，电视芯片12中不需要额外增加数据暂存器来暂存解交错电路所复制的上一列数据。不仅如此，由于电视芯片12中没有解交错电路来复制上一列数据，数据串流S3的传送频宽与缩放图像S5的传送频宽相同。
[0037]请同时参照图1及图4，图4绘示为依照第一实施例的一种显示方法的流程图。显示方法能用于数字电视1，且包括如下步骤:首先如步骤41所示，数字电视解码器121根据交错式电视信号SI输出数据串流S3及指示信号S2。接着如步骤42所示，数据串流解码器122解码数据串流S3以输出交错式图像S4。跟着如步骤43所示，缩放器123根据交错式图像S4输出缩放图像S5。然后如步骤44所示，色彩空间转换电路124根据缩放图像S5输出色彩像素数据。接着如步骤45所示，图像驱动电路13根据指示信号S2同时开启相邻的两列像素，并将色彩像素数据写入相邻的两列像素。
[0038]第二实施例
[0039]请同时参照图1及图5，图5绘示为依照第二实施例的一种数字电视的架构图。第二实施例的数字电视5与第一实施例主要不同之处在于电视芯片52还包括循序转交错电路125。循序转交错电路125用以将循序式(Progressive)电视信号SO转换为交错式电视信号SI。相较于第一实施例，第二实施例的数字电视5不需要指示信号S2来指示电视信号为循序式或交错式。不论电视信号为循序式或交错式，循序转交错电路125都会将其转换为交错式电视信号SI。如此一来，不论数字电视5接收循序式电视信号SO或交错式电视信号SI都能藉由同时开启相邻的两列像素来达到解交错的功能。
[0040]上述实施例是藉由同时开启相邻的两列像素来达到解交错的功能，因此不需要额外地使用解交错电路。此外由于上述实施例是同时开启相邻的两列像素，因此充电时间可以是传统循序开启一列像素的两倍，且电视芯片中不需要额外使用数据暂存器。综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。
【权利要求】
1.一种数字电视，包括: 一显示端，包括相邻的多列像素； 一电视芯片，包括: 一数字电视解码器，用以根据一交错式电视信号输出一数据串流； 一数据串流解码器，用以解码该数据串流以输出一交错式图像； 一缩放器，用以根据该交错式图像输出一缩放图像 '及一色彩空间转换电路，用以根据该缩放图像输出一色彩像素数据；以及一图像驱动电路，用以同时开启该多列像素，并将该色彩像素数据写入该多列像素以显示一解交错图像。
2.根据权利要求1所述的数字电视，还包括: 一循序转交错电路，用以将一循序式电视信号转换为该交错式电视信号。
3.根据权利要求1所述的数字电视，其中该数字电视解码器还根据该交错式电视信号输出一指示信号，该图像驱动电路根据该指示信号同时开启该多列像素。
4.根据权利要求3所述的数字电视，其中该图像驱动电路包括: 一时序控制器，用以控制该色彩空间转换电路，并输出一水平同步信号及一垂直同步信号至该输出电路；以及 一输出电路，用以根据该垂直同步信号及该指示信号同时开启该多列像素，并根据该水平同步信号写入该彩色像素数据至该多列像素。
5.根据权利要求4所述的数字电视，其中该输出电路包括: 一栅极驱动器，用以根据该指示信号同时开启该多列像素。
6.根据权利要求4所述的数字电视，其中该数据串流的传送频宽与该缩放图像的传送频宽相同。
7.根据权利要求4所述的数字电视，其中该输出电路为数字输出电路。
8.根据权利要求4所述的数字电视，其中该输出电路为模拟输出电路。
9.根据权利要求1所述的数字电视，其中该缩放器连接该数据串流解码器。
10.一种电视芯片,包括: 一数字电视解码器，用以根据一交错式电视信号输出一数据串流； 一数据串流解码器，用以解码该数据串流以输出一交错式图像； 一缩放器，用以根据该交错式图像输出一缩放图像；以及 一色彩空间转换电路，用以根据该缩放图像输出一色彩像素数据至一图像驱动电路，使得该图像驱动电路同时开启相邻的多列像素，并将该色彩像素数据写入该多列像素以显示一解交错图像。
11.根据权利要求10所述的电视芯片，还包括: 一循序转交错电路，用以将一循序式电视信号转换为该交错式电视信号。
12.根据权利要求1所述的电视芯片，其中该数字电视解码器还根据该交错式电视信号输出一指示信号，该图像驱动电路根据该指示信号同时开启该多列像素。
13.根据权利要求12所述的电视芯片，其中该输出电路包括: 一栅极驱动器，用以根据该指示信号同时开启该多列像素。
14.根据权利要求10所述的电视芯片，其中该数据串流的传送频宽与该缩放图像的传送频宽相同。
15.根据权利要求10所述的电视芯片，其中该缩放器连接该数据串流解码器。
16.—种显不方法,包括: 根据一交错式电视信号输出一数据串流及一指示信号； 解码该数据串流以输出一交错式图像； 根据该交错式图像输出一缩放图像； 根据该缩放图像输出一色彩像素数据；以及 根据该指示信号同时开启相邻的多列像素，并将该色彩像素数据写入该多列像素以显示一解交错图像。
17.根据权利要求16所述的显示方法，还包括: 将一循序式电视信号转换为该交错式电视信号。
18.根据权利要求16所述的显示方法，其中输出该数据串流的步骤还根据该交错式电视信号输出一指示信号，开启该多列像素的步骤是根据该指示信号同时开启该多列像素。
19.根据权利要求18所述的显示方法，其中该开启步骤是由一栅极驱动器根据该指示信号同时开启该多列像素。
20.根据权利要求16所述的显示方法，其中该数据串流的传送频宽与该缩放图像的传送频宽相同。
【文档编号】G09G3/36GK104519296SQ201310450125
【公开日】2015年4月15日 申请日期:2013年9月27日 优先权日:2013年9月27日
【发明者】李明霖 申请人:联咏科技股份有限公司