半导体装置制造方法

文档序号：2546162阅读：191来源：国知局

半导体装置制造方法
【专利摘要】提供不降低开口率且具有电荷容量增大的电容器的半导体装置。该半导体装置包括具有透光性半导体膜的晶体管、介电膜设置在一对电极之间的电容器、设置在透光性半导体膜上的绝缘膜、以及设置在绝缘膜上的透光性导电膜。在电容器中，至少包含铟（In）或锌（Zn）且形成在与晶体管的透光性半导体膜同一表面上的金属氧化物膜用作一个电极，透光性导电膜用作另一个电极，并且，设置在透光性半导体膜上的绝缘膜用作介电膜。
【专利说明】半导体装置

【技术领域】
[0001] 本说明书等所公开的发明涉及一种半导体装置。

【背景技术】
[0002] 近年来，如液晶显示器（IXD)等的平板显示器得到广泛普及。在如平板显示器等的显示装置中的行方向及列方向上配置的各像素中，设置有用作开关元件的晶体管、与该晶体管电连接的液晶元件、以及与该液晶元件并联连接的电容器。
[0003] 作为该晶体管的半导体膜的半导体材料，通常使用如非晶硅或多晶硅 (polycrystallinesilicon)等的娃半导体。
[0004] 具有半导体特性的金属氧化物（以下称为氧化物半导体）能够用于晶体管的半导体膜。例如，已公开有一种使用氧化锌或In-Ga-Zn类氧化物半导体形成晶体管的技术(参照专利文献1及2)。
[0005][参考文献]
[专利文献1]日本专利申请公开2007-123861号公报 [专利文献2]日本专利申请公开2007-96055号公报。

【发明内容】

[0006] 在电容器中，介电膜设置在一对电极之间，在很多情况下，该一对电极中的至少一个电极使用部分地用作晶体管的栅电极、源电极或漏电极等的遮光性膜而形成。
[0007] 随着电容器的电容值增大，在施加电场的情况下的能够将液晶元件的液晶分子的取向保持为固定的期间能够延长。当在显示静态图像的显示装置中能够延长该期间时，可以减少重写图像数据的次数，从而实现耗电量的降低。
[0008] 增大电容器的电荷容量的一个方法是增大电容器的占有面积，具体来说，增大一对电极彼此重叠的面积。但是，当增大遮光性导电膜的面积以增大一对电极彼此重叠的部分的面积时，像素的开口率降低，图像显示质量下降。
[0009] 鉴于上述课题，本发明的一个方式的目的是提供包括电荷容量增大的电容器且具有高开口率的半导体装置。
[0010] 本发明的一个方式是一种包括晶体管及透光性电容器的半导体装置。具体而言，在该半导体装置的电容器中，透光性半导体膜用作电容器的一个电极，透光性导电膜用作该电容器的另一个电极，并且透光性绝缘膜用作介电膜。
[0011] 本发明的一个方式是一种半导体装置，该半导体装置包括包含透光性半导体膜的晶体管、在一对电极之间设置有介电膜的电容器、设置在透光性半导体膜上的绝缘膜、以及设置在绝缘膜上的透光性导电膜。在电容器中，在与晶体管的透光性半导体膜同一表面上形成的透光性半导体膜用作一个电极，透光性导电膜用作另一个电极，并且设置在透光性半导体膜上的绝缘膜用作介电膜。
[0012] 透光性半导体膜可以使用氧化物半导体形成。这是因为氧化物半导体具有3.OeV 或更高的大能隙以及高可见光透过率。
[0013] 在使用在形成包括在晶体管中的半导体膜的工序中形成的半导体膜作为电容器的一个电极的情况下，也可以增大该半导体膜的导电率。例如，优选的是，在半导体膜中添加选自硼、氮、氟、铝、磷、砷、铟、锡、锑及稀有气体元素中的一种或多种。也可以采用离子注入法或离子掺杂法等来对该半导体膜中添加上述元素。或者，该半导体膜也可以暴露于包含上述元素的等离子体以被添加上述元素。在此情况下，用作电容器的一个电极的半导体膜的导电率大于或等于10S/Cm且小于或等于lOOOS/cm，优选大于或等于lOOS/cm且小于或等于 1000S/cm。
[0014] 通过使用上述结构，电容器使光透过，从而可以大面积地形成在像素内的形成有晶体管的区域以外的像素区中。根据上述理由，半导体装置可以提高开口率的同时具有增大的电荷容量。因此，半导体装置可以具有优良的显示质量。
[0015] 在电容器中，设置在包括在晶体管中的半导体膜上的绝缘膜被用作介电膜；因此，该介电膜可以具有与该绝缘膜相同的叠层结构。例如，在设置在包括在晶体管中的半导体膜上的绝缘膜具有氧化绝缘膜及氮化绝缘膜的叠层结构的情况下，电容器的介电膜可以具有氧化绝缘膜及氮化绝缘膜的叠层结构。
[0016] 在电容器中设置在包括在晶体管中的半导体膜上的绝缘膜具有氧化绝缘膜及氮化绝缘膜的叠层结构的情况下，在形成该氧化绝缘膜之后只在形成有电容器的区域去除该氧化绝缘膜，由此，电容器的介电膜可以具有氮化绝缘膜的单层结构。换言之，该氮化绝缘膜接触于用作电容器的一对电极的氧化物半导体膜，因此，该氮化绝缘膜与该氧化物半导体膜之间的界面处的缺陷能级(界面能级）或包括在该氮化绝缘膜中的氮扩散到该氧化物半导体膜中，由此该氧化物半导体膜的导电率增大。此外，介电膜的厚度可以减薄；所以，可以获得电容器的电荷容量的增大。
[0017] 当如上所述，在电容器中氮化绝缘膜接触于半导体膜时，可以省略通过离子注入法或离子掺杂法等将用来增大导电率的元素添加到上述半导体膜的工序；因此，可以提高半导体装置的成品率，并且可以降低其制造成本。
[0018] 在包括在晶体管中的半导体膜是氧化物半导体膜，并且在该半导体膜上的绝缘膜是氧化绝缘膜及氮化绝缘膜的叠层的情况下，该氧化绝缘膜优选不容易使氮透过，即，该氧化绝缘膜优选具有氮阻挡性。
[0019] 通过上述结构，可以抑制氮及氢中的一方或双方扩散到包括在晶体管中作为半导体膜的氧化物半导体膜中，从而可以抑制晶体管的电特性变动。
[0020] 在上文中，有机绝缘膜也可以设置在透光性导电膜与设置在包括在晶体管中的半导体膜上的绝缘膜之间。通过上述结构，可以降低透光性导电膜与部分地用作源电极或漏电极等的导电膜之间的寄生电容，由此可以获得良好的半导体装置的电特性。例如，可以减少半导体装置的信号迟延。
[0021] 为了增大电容器的电荷容量，有效的是，减薄介电膜的厚度；因此，优选去除形成有电容器的区域上的有机绝缘膜的一部分。在包括在晶体管中的半导体膜是氧化物半导体膜的情况下，为了防止包含在该有机绝缘膜中的氢、水等扩散到氧化物半导体膜中，优选的是，去除与包括在晶体管中的半导体膜重叠的有机绝缘膜的一部分。
[0022] 在透光性导电膜连接于晶体管的情况下，透光性导电膜用作像素电极。
[0023] 在透光性导电膜用作像素电极的情况下，电容线在平行于扫描线的方向上且与扫描线同一表面上延伸。电容器的一个电极(半导体膜)通过与形成晶体管的源电极和漏电极的同时形成的导电膜电连接于电容线。
[0024] 电容线不局限于在平行于扫描线的方向上且与扫描线同一表面上延伸。电容线也可以在平行于包括晶体管的源电极或漏电极的扫描线方向上且与信号线同一表面上延伸，并也可以电连接于电容器的一个电极(半导体膜电极)。
[0025] 电容线也可以使用包括在电容器中的半导体膜形成。
[0026] 此外，电容线也可以连接于包括在多个邻接的像素中的各电容器。在此情况下，电容线也可以设置在邻接的像素之间。
[0027] 在包括在电容器中的半导体膜的导电率高的情况下，包括在电容器中的半导体膜也可以连接于晶体管。在此情况下，包括在电容器中的半导体膜用作像素电极，而透光性导电膜用作公共电极及电容线。
[0028] 在形成包括在晶体管中的半导体膜的工序中形成的半导体膜用作电容器的一个电极的情况下，接触于该半导体膜及电容线的导电膜也可以设置为接触于该半导体膜的端部，例如，可以设置为沿着该半导体膜的外周接触于该半导体膜。通过上述结构，可以降低该半导体膜与导电膜之间的接触电阻。
[0029] 透光性电容器可以使用晶体管的形成工序来形成。电容器的一个电极可以使用包括在晶体管中的半导体膜的形成工序而形成。电容器的介电膜可以使用设置在包括在晶体管中的半导体膜上的绝缘膜的形成工序而形成。电容器的另一个电极可以使用用作像素电极或公共电极的透光性导电膜的形成工序而形成。由此，包括在晶体管中的半导体膜及电容器的一个电极使用同一金属兀素形成。
[0030] 本发明的一个方式的半导体装置的制造方法是本发明的一个方式。
[0031] 根据本发明的一个方式，可以提供一种开口率得到提高且具有增大的电荷容量的电容器的半导体装置。

【专利附图】

【附图说明】
[0032] 在附图中：图IA示出本发明的一个方式的半导体装置，并且图IB和IC是示出像素的电路图；图2是示出本发明的一个方式的半导体装置的俯视图；图3是示出本发明的一个方式的半导体装置的截面图；图4A和4B是示出本发明的一个方式的半导体装置的制造方法的截面图；图5A和5B是示出本发明的一个方式的半导体装置的制造方法的截面图；图6是示出本发明的一个方式的半导体装置的俯视图；图7是示出本发明的一个方式的半导体装置的截面图；图8是示出本发明的一个方式的半导体装置的截面图；图9是示出本发明的一个方式的半导体装置的俯视图；图IOA和IOB是示出本发明的一个方式的半导体装置的截面图；图11是示出本发明的一个方式的半导体装置的俯视图；图12是示出本发明的一个方式的半导体装置的截面图；图13是示出本发明的一个方式的半导体装置的俯视图；图14是示出本发明的一个方式的半导体装置的截面图；图15是示出本发明的一个方式的半导体装置的截面图；图16是示出本发明的一个方式的半导体装置的俯视图；图17是示出本发明的一个方式的半导体装置的俯视图；图18是示出本发明的一个方式的半导体装置的截面图；图19是示出本发明的一个方式的半导体装置的截面图；图20是示出本发明的一个方式的半导体装置的俯视图；图21是示出本发明的一个方式的半导体装置的截面图；图22A和22B是示出本发明的一个方式的半导体装置的制造方法的截面图；图23A和23B是示出本发明的一个方式的半导体装置的制造方法的截面图；图24是示出本发明的一个方式的半导体装置的截面图；图25是示出本发明的一个方式的半导体装置的俯视图；图26是示出本发明的一个方式的半导体装置的截面图；图27A和27B是示出本发明的一个方式的半导体装置的制造方法的截面图；图28A和28B是示出本发明的一个方式的半导体装置的制造方法的截面图；图29是示出本发明的一个方式的半导体装置的截面图；图30A至30C是示出本发明的一个方式的半导体装置的俯视图；图31A和31B是示出本发明的一个方式的半导体装置的截面图；图32A和32B是示出本发明的一个方式的半导体装置的截面图及俯视图，并且图32C 是示出本发明的一个方式的半导体装置的截面图；图33A至33C示出使用本发明的一个方式的半导体装置的电子设备；图34A至34C示出使用本发明的一个方式的半导体装置的电子设备；图35是示出本发明的一个方式的半导体装置的俯视图；图36A和36B是示出本发明的一个方式的半导体装置的截面图；图37是示出本发明的一个方式的半导体装置的俯视图；图38是示出包括在本发明的一个方式的半导体装置中的电容器的图；图39A和39B示出包括在本发明的一个方式的半导体装置中的电容器的工作方法；图40A和40B是示出本发明的一个方式的半导体装置的俯视图；图41是示出本发明的一个方式的半导体装置的截面图；图42是示出用于计算的晶体管的结构的截面图；图43A和43B是示出通过计算获得的晶体管的等电位曲线的截面图；图44A和44B是示出通过计算获得的晶体管的电流电压曲线的图表；图45示出液晶显示装置的显示图像；图46是示出本发明的一个方式的半导体装置的俯视图；图47是示出本发明的一个方式的半导体装置的截面图；图48是示出本发明的一个方式的半导体装置的俯视图。

【具体实施方式】
[0033] 下面，将参照附图详细地说明本发明的实施方式和实施例。但是，本发明不局限于以下说明，所属【技术领域】的普通技术人员可以很容易地理解一个事实，就是在此所公开的方式和详细内容可以被变换为各种各样的形式。此外，本发明不应该被解释为仅限定在下述实施方式及实施例的记载内容中。
[0034] 在以下说明的本发明的结构中，在不同附图中共同使用同一符号表示同一部分或具有同样功能的部分，而不进行重复说明。另外，有时将相同的阴影线应用于具有相同功能的部分，并对该部分不特别附加附图标记。
[0035] 此外，在本说明书所说明的各附图中，各构成要素的大小、膜的厚度或区域有时为了明确起见而被放大。因此，本发明的实施方式及实施例并不一定限定于上述附图中的比例。
[0036] 此外，在本说明书等中的"第一"、"第二"等序数词是为了方便而使用的，且并不表示工序顺序或层的层叠顺序。此外，本说明书等中的序数词不表示特定本发明的固有名称。
[0037] 另外，本发明中的"源极"及"漏极"的功能，例如当在电路工作中电流方向变化时，有时互相调换。因此，在本说明书中"源极"及"漏极"可以互相调换。
[0038] 另外，电压是指两个点的电位之间的差，电位是指静电场中的某一点的单位电荷的静电能（电位能量）。注意，一般来说，一个点的电位与标准电位(例如，接地电位）之间的差简单地称为电位或电压，在很多情况下，电位和电压被用作同义词。因此，在本说明书中，除了特别指定的情况以外，"电位"也可以换称为"电压"，"电压"也可以换称为"电位"。
[0039] 在本说明书中，在光刻处理之后进行蚀刻处理的情况下，光刻处理中形成的掩模在蚀刻处理后被去除。
[0040] 实施方式1 在本实施方式中，将参照【专利附图】

【附图说明】本发明的一个方式的半导体装置。此外，在本实施方式中，以液晶显示装置为例子说明本发明的一个方式的半导体装置。
[0041]〈半导体装置的结构〉图IA示出半导体装置的例子。图IA中的半导体装置包括像素部100、扫描线驱动电路104、信号线驱动电路106、被配置为平行或大致平行的其电位由扫描线驱动电路104控制的m个扫描线107、以及被配置为平行或大致平行的其电位由信号线驱动电路106控制的η个信号线109。此外，像素部100包括以矩阵状配置的多个像素101。另外，沿着扫描线107设置有被配置为平行或大致平行的电容线115。另外，电容线115也可以沿着信号线 109被配置为平行或大致平行。
[0042] 各扫描线107电连接到在像素部100中配置为m行η列的像素101中的相对应的行的η个像素101。各信号线109电连接到配置为m行η列的像素101中的相对应的列的 m个像素101。注意，m和η都是1或更大的整数。各电容线115电连接到配置为m行η列的像素101中的相对应的行的η个像素101。另外，在电容线115沿着信号线109被配置为平行或大致平行的情况下，各电容线115电连接到配置为m行η列的像素101中的相对应的列的m个像素101。
[0043] 图IB是图IA所示的半导体装置所具有的像素101的电路图的例子。图IB中的像素101包括与扫描线107及信号线109电连接的晶体管103、电容器105以及液晶元件 108,该电容器105的一个电极与晶体管103的漏电极电连接，该电容器105的另一个电极与供应固定电位的电容线115电连接。该液晶元件108的像素电极与晶体管103的漏电极及电容器105的一个电极电连接，并且与像素电极对置的电极(对置电极）与供应公共电位的布线电连接。
[0044] 液晶元件108是如下元件，通过夹在形成有晶体管103及像素电极的衬底与形成有对置电极的衬底之间的液晶的光学调制作用来控制光的透过。液晶的光学调制作用由施加到液晶的电场(包括纵向电场及斜向电场）控制。对置电极(也称为公共电极）设置在形成有像素电极的衬底上的情况下，施加到液晶的电场为横向电场。
[0045]接着，将说明液晶显示装置的像素101的具体例子。图2是像素101的俯视图。注意，在图2中，省略对置电极及液晶元件。
[0046] 在图2中，扫描线107被设置为在垂直于或大致垂直于信号线109的方向（图中的水平方向)上延伸。信号线109被设置为在垂直于或大致垂直于扫描线107的方向（图中的上下方向）上延伸。电容线115被设置为在平行于扫描线107的方向上延伸。扫描线107 及电容线115与扫描线驱动电路104 (参照图1A)电连接，信号线109与信号线驱动电路 106 (参照图1A)电连接。
[0047] 晶体管103设置于扫描线107及信号线109彼此交叉的区域中。晶体管103至少包括具有沟道形成区的半导体膜111、栅电极、栅极绝缘膜（图2中未图示)、源电极、以及漏电极。扫描线107的与半导体膜111重叠的部分用作晶体管103的栅电极。信号线109的与半导体膜111重叠的部分用作晶体管103的源电极。导电膜113的与半导体膜111重叠的部分用作晶体管103的漏电极。由此，栅电极、源电极及漏电极也可以分别表示为扫描线 107、信号线109及导电膜113。此外，在图2中，当从上方看时，扫描线107的边缘位于半导体膜的边缘的外侧。由此，扫描线107用作遮挡来自如背光灯等的光源的光的遮光膜。其结果是，包括在晶体管中的半导体膜111不被光照射，由此可以降低晶体管的电特性的变动。
[0048]此外，在适当的条件下对氧化物半导体进行处理可以显著地降低晶体管的关态电流（off-statecurrent);因此，在本发明的一个方式中使用上述氧化物半导体作为半导体膜111。因此，可以减少半导体装置的耗电量。
[0049] 此外，导电膜113通过开口 117与使用透光性导电膜形成的像素电极121电连接。在图2中，未图示出像素电极121的阴影图案。
[0050] 电容器105设置在像素101的区域中且位于电容线115及信号线109的内侧。电容器105通过设置于开口 123中且设置在开口 123上的导电膜125与电容线115电连接。电容器105包括包含氧化物半导体的半导体膜119、像素电极121、以及作为介电膜的形成于晶体管103上的绝缘膜（图2中未图示)。由于半导体膜119、像素电极121及介电膜使光透过；因此，电容器105使光透过。
[0051] 通过半导体膜119的透光性，电容器105可以在像素101中形成为大尺寸（大面积)。由此，可以获得在使开口率典型地提高至55%或更高，优选为60%或更高的同时增大电荷容量的半导体装置。例如，在分辨率高的半导体装置诸如液晶显示装置中，像素的面积小，电容器的面积也小。其结果是，储存在电容器中的电荷容量小。但是，由于本实施方式的电容器105使光透过，所以当设置在像素中时，可以在该像素中获得充分的电荷容量，并可以提高开口率。典型的是，电容器105可以适当地用于像素密度为200ppi或更高，优选为300ppi或更高的高分辨率的半导体装置。另外，根据本发明的一个方式，即使在高分辨率的显示装置中也可以提高开口率，因此可以有效地使用来自如背光灯等光源的光，由此可以降低显示装置的耗电量。
[0052] 在此，将说明包含氧化物半导体的晶体管的特性。包含氧化物半导体的晶体管是 η沟道型晶体管。另外，氧化物半导体中的氧缺陷有可能生成载流子，而有可能导致晶体管的电特性及可靠性的降低。例如，有时，晶体管的阈值电压向负方向漂移，当栅电压为OV时漏极电流流过。这种当栅电压为OV时漏极电流流过的晶体管称为常开启型晶体管。另一方面，栅电压为OV时没有流过漏极电流的晶体管称为常闭型晶体管。
[0053] 鉴于上述观点，优选的是，当使用氧化物半导体作为半导体膜111时，尽可能地减少作为半导体膜111的氧化物半导体膜中的缺陷，该缺陷典型的是氧缺陷。例如，优选的是，利用对膜表面施加平行方向的磁场的电子自旋共振法得到的g值为1. 93时的自旋密度 (氧化物半导体膜中的缺陷密度)降低到低于或等于测量器的检测下限。当尽可能地减少以氧缺陷为代表的氧化物半导体膜中的缺陷，可以防止晶体管103成为常开启特性，由此半导体装置的电特性及可靠性得到提高。
[0054] 除了氧缺陷之外，包含在氧化物半导体中的氢(包括如水等氢化合物）也引起晶体管的阈值电压向负方向移动。包含在氧化物半导体中的氢与键合于金属原子的氧起反应而生成水，与此同时，缺陷(也称为氧缺陷）形成在氧脱离的晶格(或氧脱离的部分）中。另外，氢和氧的一部分的反应生成被用作载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易成为常开启特性。
[0055] 鉴于上述观点，当使用氧化物半导体作为半导体膜111时，优选的是，尽量降低作为半导体膜111的氧化物半导体膜中的氢。具体而言，通过二次离子质谱分析法（SMS: SecondaryIonMassSpectrometry)得到的在半导体膜111中的氢浓度设定为低于5XIO18 原子/cm3，优选低于或等于IXIO18原子/cm3，更优选低于或等于5XIO17原子/cm3,进一步优选低于或等于IX1〇16原子/cm3。
[0056] 通过二次离子质谱分析法（SMS)得到的在半导体膜111中的碱金属或碱土金属的浓度设定为低于或等于IX1〇18原子/cm3,优选低于或等于2XIO16原子/cm3。这是因为碱金属及碱土金属当与氧化物半导体键合时有可能生成载流子，此时，晶体管103的关态电流有可能增大。
[0057] 另外，当氮包含在作为半导体膜111的氧化物半导体膜中时，作为载流子的电子生成，载流子密度增加，因此氧化物半导体膜容易成为η型。由此，具有含有氮的氧化物半导体的晶体管容易成为常开启特性。其结果是，优选尽可能减少在该氧化物半导体膜中的氮；例如，氮浓度优选设定为低于或等于5XIO18原子/cm3。
[0058] 当尽量地减少了杂质(例如，氢、氮、碱金属及碱土金属）而被高度纯化的氧化物半导体膜用作半导体膜111时，可以抑制晶体管103成为常开启特性，由此可以显著地降低晶体管103的关态电流。由此，可以制造具有良好电特性的半导体装置。此外，可以制造高可靠性的半导体装置。
[0059] 各种试验可以证明包含被高度纯化的氧化物半导体膜的晶体管的低关态电流。例如，即使元件具有IXIO6μm的沟道宽度及10μm的沟道长度（L)，在从IV至IOV的源电极与漏电极之间的电压(漏极电压）下，关态电流也可以小于或等于半导体参数分析仪的测量极限，即，小于或等于IX10_13A。在此情况下，可知，相当于关态电流除以晶体管的沟道宽度而得到的数值的关态电流为ΙΟΟζΑ/μπι或更小。另外，通过使用如下电路测量关态电流，该电路中电容器与晶体管彼此连接，并且流入或从电容器流出的电荷由该晶体管控制。在该测量中，被纯化的氧化物半导体膜用于上述晶体管的沟道形成区，并且根据电容器的单位时间的电荷量推移来测量该晶体管的关态电流。其结果是，可知，在晶体管的源电极与漏电极之间的电压为3V的情况下，可以获得几十yoctroamperespermicrometer(yA/μπι) 的更低的关态电流。由此，包含被高度纯化的氧化物半导体膜的晶体管具有显著低的关态电流。
[0060] 接着，图3是沿着图2中的点划线A1-A2及B1-B2的截面图。
[0061] 液晶显示装置的像素101的截面结构是如下。液晶显示装置包括衬底102上的元件部、衬底150上的元件部以及夹在该两个元件部之间的液晶层。
[0062] 首先，将说明衬底102上的元件部的结构。包括晶体管103的栅电极107a的扫描线107、以及位于与扫描线107同一表面上的电容线115设置在衬底102上。栅极绝缘膜 127设置在扫描线107及电容线115上。半导体膜111设置在栅极绝缘膜127的与扫描线 107重叠的区域上，并且半导体膜119设置在栅极绝缘膜127上。包括晶体管103的源电极 l〇9a的信号线109、以及包括晶体管103的漏电极113a的导电膜113设置在半导体膜111 及栅极绝缘膜127上。到达电容线115的开口 123形成在栅极绝缘膜127中，并且导电膜 125设置在开口 123中、开口 123之上、栅极绝缘膜127及半导体膜119上。用作晶体管103 的保护绝缘膜的绝缘膜129、绝缘膜131及绝缘膜132设置在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、导电膜125、半导体膜119上。到达导电膜113的开口 117形成在绝缘膜129、绝缘膜131及绝缘膜132中，并且像素电极121设置在开口 117中及绝缘膜 132上。用作取向膜的绝缘膜158设置在像素电极121及绝缘膜132上。此外，基底绝缘膜也可以设置在衬底102与扫描线107、电容线115及栅极绝缘膜127之间。
[0063] 在本实施方式所不的电容器105中，与半导体膜111同样地形成的半导体膜119 用作一对电极中的一个电极，并且像素电极121用作一对电极中的另一个电极，并且，绝缘膜129、绝缘膜131及绝缘膜132用作设置在一对电极之间的介电膜。
[0064] 下面对上述结构的构成要素进行详细记载。
[0065] 虽然对衬底102的材料等没有特别的限制，但是该衬底至少需要具有足够承受半导体装置的制造工序中进行的热处理程度的耐热性。衬底的例子是玻璃衬底、陶瓷衬底、塑料衬底，作为玻璃衬底优选可以使用如硼硅酸钡玻璃、硼硅酸铝玻璃或铝硅酸玻璃等的无碱玻璃衬底。另外，也可以使用如不锈钢合金等非透光性衬底，此时，该衬底的表面优选设置有绝缘膜。作为衬底102,还可以使用如下衬底：石英衬底、蓝宝石衬底、单晶半导体衬底、多晶半导体衬底、化合物半导体衬底、绝缘体上硅（SiliconOnInsulator:S0I)衬底。
[0066] 流过大电流的扫描线107及电容线115优选使用金属膜形成；典型地是，具有使用钥（Mo)、钛（Ti)、钨（W)、钽（Ta)、铝（A1)、铜（Cu)、铬（Cr)、钕（Nd)、钪（Sc)等中的任何金属材料或包含上述任何元素作为主要成分的合金材料的单层结构或叠层结构。
[0067] 扫描线107及电容线115的例子是使用包含硅的铝的单层结构、在铝上层叠钛的两层结构、在氮化钛上层叠钛的两层结构、在氮化钛上层叠钨的两层结构、在氮化钽上层叠钨的两层结构、在Cu-Mg-Al合金上层叠铜的两层结构、以及依次层叠氮化钛、铜和钨的三层结构。
[0068] 作为扫描线107及电容线115的材料，可以使用能够用于像素电极121的透光性导电材料。
[0069] 另外，作为扫描线107及电容线115的材料，可以使用包含氮的金属氧化物，具体地说，包含氮的In-Ga-Zn类氧化物、包含氮的In-Sn类氧化物、包含氮的In-Ga类氧化物、包含氮的In-Zn类氧化物、包含氮的Sn类氧化物、包含氮的In类氧化物或金属氮化物 (InN、SnN等)。上述材料都具有高于或等于5eV(电子伏特)的功函数。当使用上述氧化物半导体作为晶体管103中的半导体膜111时，通过使用含有氮的金属氧化物作为扫描线107 (晶体管103的栅电极)，可以使晶体管103的阈值电压向正方向变动，即，晶体管可以成为常闭特性。例如，在使用包含氮的In-Ga-Zn类氧化物的情况下，可以使用氮浓度至少比半导体膜111高的In-Ga-Zn类氧化物，具体来说，氮浓度为7at. %或更高的In-Ga-Zn类氧化物。
[0070] 扫描线107及电容线115优选使用低电阻材料的铝或铜而形成。通过使用铝或铜，信号迟延降低，从而可以获得高显示质量。另外，铝具有低耐热性，因此容易产生因小丘、晶须或迁移（migration)引起的缺陷。为了防止铝迁移，优选在铝层上层叠如钥、钛、钨等熔点比铝高的金属材料层。在使用铜的情况下，为了防止因迁移引起的缺陷或者铜元素的扩散，优选在铜层上层叠如钥、钛、钨等熔点比铜高的金属材料层。
[0071] 栅极绝缘膜127形成为具有使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn类金属氧化物等的任何绝缘材料的单层结构或叠层结构。为了提高栅极绝缘膜127与作为半导体膜111的氧化物半导体膜之间的界面特性，栅极绝缘膜127 中的至少接触于半导体膜111的区域使用氧化绝缘膜形成。
[0072] 另外，通过在栅极绝缘膜127下设置对氧、氢、水等具有阻挡性的绝缘膜，可以防止作为半导体膜111的氧化物半导体膜中的氧向外扩散并可以防止氢、水等从外部侵入到该氧化物半导体膜中。对氧、氢、水等具有阻挡性的绝缘膜的例子是氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜、以及氮化硅膜。
[0073] 栅极绝缘膜127也可以使用如硅酸铪（HfSiOx)、含有氮的硅酸铪（HfSix0yNz)、含有氮的铝酸铪（HfAlx0yNz)、氧化铪、氧化钇等high-k材料形成，此时，可以降低晶体管103的栅极漏电流。
[0074] 栅极绝缘膜127优选具有如下叠层结构。优选的是，作为第一氮化硅膜设置缺陷量少的氮化硅膜、在第一氮化硅膜上作为第二氮化硅膜设置氢及氨脱离量少的氮化硅膜、以及在第二氮化硅膜上设置作为上述栅极绝缘膜127的例子举出的氧化绝缘膜中的任一种。
[0075] 作为第二氮化硅膜，优选使用通过热脱附谱分析法得到的氢分子的脱离量低于 5XIO21分子/cm3，优选低于或等于3XIO21分子/cm3，更优选低于或等于IXIO21分子/cm3，并且，氨分子的脱离量低于IX1〇22分子/cm3，优选低于或等于5XIO21分子/cm3，更优选为低于或等于IX1〇21分子/cm3的氮化绝缘膜。上述第一氮化硅膜及第二氮化硅膜用作栅极绝缘膜127的一部分，由此可以形成缺陷量少且氢及氨的脱离量少的栅极绝缘膜作为栅极绝缘膜127。由此，可以降低包含在栅极绝缘膜127中的氢及氮的进入半导体膜111中的量。
[0076] 在陷阱能级（也称为界面能级）存在于包含氧化物半导体的晶体管中的氧化物半导体膜与栅极绝缘膜之间的界面或栅极绝缘膜中的情况下，导致晶体管的阈值电压的变动 (典型的是，阈值电压负向漂移）、以及示出当晶体管导通时为了使漏极电流变化一个数量级所需的栅电压的亚阈值摆幅（S值）的增大。其结果是，存在有各晶体管之间电特性有偏差的问题。为此，通过使用缺陷量少的氮化硅膜作为栅极绝缘膜，并且通过设置与半导体膜 ill接触的氧化绝缘膜，可以降低阈值电压的负向漂移，且使S值的增大最小化。
[0077] 栅极绝缘膜127的厚度大于或等于5nm且小于或等于400nm，优选大于或等于 IOnm且小于或等于300nm，更优选大于或等于50nm且小于或等于250nm。
[0078] 半导体膜111及半导体膜119是氧化物半导体膜，该氧化物半导体膜可以为非晶体、单晶体或多晶体。此外，半导体膜111及半导体膜119使用同一金属元素形成。另外，半导体膜111的厚度大于或等于Inm且小于或等于lOOnm，优选大于或等于Inm且小于或等于50nm，更优选大于或等于Inm且小于或等于30nm，进一步优选大于或等于3nm且小于或等于20nm。
[0079] 可以用于半导体膜111及半导体膜119的氧化物半导体具有大于或等于2eV，优选大于或等于2. 5eV，更优选大于或等于3eV的能隙。通过使用能隙宽的氧化物半导体可以降低晶体管103的关态电流。
[0080] 用于半导体膜111的氧化物半导体优选是至少含有铟（In)或锌（Zn)的金属氧化物。或者，优选是包含In和Zn双方的金属氧化物。为了减少包含该氧化物半导体的晶体管的电特性偏差，除了In和Zn中的一方或双方以外，优选还含有一种或多种稳定剂 (stabilizer)。
[0081] 稳定剂的例子是镓（Ga)、锡（Sn)、铪（Hf)、铝（Al)以及锆（Zr)。稳定剂的其他例子是镧系元素，诸如镧（La)、铈（Ce)、镨（Pr)、钕（Nd)、钐（Sm)、铕（Eu)、钆（Gd)、铽（Tb)、镝 (Dy)、钦（Ho)、铒（Er)、铥（Tm)、镱（Yb)以及镥（Lu)。
[0082] 作为可以用于半导体膜111及半导体膜119的氧化物半导体，例如，可以使用如下物质：氧化铟；氧化锡；氧化锌；含有两种金属的氧化物，诸如In-Zn类氧化物、Sn-Zn 类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物；含有三种金属的氧化物，诸如In-Ga-Zn类氧化物（也称为IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、 In-Hf-Zn类氧化物、In-Zr-Zn类氧化物、In-Ti-Zn类氧化物、In-Sc-Zn类氧化物、In-Y-Zn 类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、 In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn 类氧化物、In-Lu-Zn类氧化物；或含有四种金属的氧化物，诸如In-Sn-Ga-Zn类氧化物、 In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
[0083] 在此，"In-Ga-Zn类氧化物"是指包含In、Ga以及Zn作为主要成分的氧化物，并且对In、Ga及Zn的比率没有特别的限制。此外，In-Ga-Zn类氧化物也可以包含In、Ga、Zn以外的金属兀素。
[0084] 另外，也可以使用以InMO3 (ZnO)111(m> 0)表示的材料作为氧化物半导体。注意， M表示选自Ga、Fe、Mn及Co中的一种或更多种金属元素或者作为上述稳定剂的元素。
[0085]例如，可以使用In:Ga:Zn=l:l:l(=1/3:1/3:1/3)、In:Ga:Zn=2 :2:1 (=2/5:2/5:1/5)或In:Ga:Zn=3:1:2 (=1/2:1/6:1/3)的原子数比的In-Ga-Zn类金属氧化物。或者，也可以使用In:Sn:Zn=I:1:1 (=1/3:1/3:1/3)、In:Sn:Zn=2:1:3 (=1/3:1/6:1/2) 或In:Sn:Zn=2:1:5 (=1/4:1/8:5/8)的原子数比的In-Sn-Zn类氧化物。另外，金属氧化物的原子数比中的各原子的比例在±20%的范围内变动作为误差。
[0086] 注意，不局限于上述材料，也可以根据半导体特性及电特性(场效应迁移率、阈值电压、偏差等）使用具有适当的原子数比的材料。另外，优选的是，适当地设定载流子密度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密度等，以得到所需要的半导体特性。例如，在In-Sn-Zn类氧化物的情况下可以较容易地获得高场效应迁移率。在使用 In-Ga-Zn类氧化物的情况下也可以通过降低块体内缺陷密度来提高场效应迁移率。
[0087] 包括晶体管103的源电极109a的信号线109、包括晶体管103的漏电极的导电膜 113以及将电容器105中的半导体膜119与电容线115电连接的导电膜125可以被形成为具有使用能够用于扫描线107及电容线115的材料的单层结构或叠层结构。
[0088] 用作晶体管103的保护绝缘膜及电容器105的介电膜的绝缘膜129、绝缘膜131、绝缘膜132是使用能够用于栅极绝缘膜127的材料形成的绝缘膜。尤其优选的是，绝缘膜 129及131为氧化绝缘膜，绝缘膜132为氮化绝缘膜。另外，通过使用氮化绝缘膜作为绝缘膜132,可以抑制来自外部的氢或水等杂质侵入晶体管103(特别是，半导体膜111)。另外，也可以不设置绝缘膜129。
[0089] 另外，氧含量高于化学计量组成的氧化绝缘膜优选用作绝缘膜129及绝缘膜131 中的一方或双方。在此情况下，可以防止氧从该氧化物半导体膜脱离，并且氧化绝缘膜中的氧可以移动到氧化物半导体膜中来减少氧缺陷。例如，当使用具有如下特征的氧化绝缘膜时，可以减少氧化物半导体膜中的氧缺陷。该氧化绝缘膜的特征是，当通过热脱附谱分析 (以下称为TDS分析）进行测量时，从氧化绝缘膜释放出的氧分子量大于或等于I.OXIO18/ cm3。注意，其部分包含高于化学计量组成的氧含量的区域(氧过剩区域)的氧化绝缘膜也可以用作绝缘膜129和绝缘膜131中的一方或双方。当氧过剩区域存在于至少与半导体膜 111重叠的区域中时，防止氧从该氧化物半导体膜脱离，并且氧过剩区域中的氧可以进入氧化物半导体膜中来减少氧缺陷。
[0090] 在绝缘膜131为高于化学计量组成的氧含量的氧化绝缘膜的情况下，绝缘膜129 优选为使氧透过的氧化绝缘膜。从外部进入绝缘膜129的氧不都穿过绝缘膜129而释放出，其一部分留在绝缘膜129中。此外，还有一开始包含于绝缘膜129中且从绝缘膜129释放至外部的氧。因此，绝缘膜129优选具有高氧扩散系数。
[0091] 由于绝缘膜129接触于作为半导体膜111的氧化物半导体膜，所以绝缘膜129优选为使氧透过且与半导体膜111之间的界面能级密度低的氧化绝缘膜。例如，绝缘膜129 优选为具有低于绝缘膜131的缺陷密度的氧化绝缘膜。具体来说，通过电子自旋共振法测量的g值为2. 001 (Er-Center)时的自旋密度低于或等于3.OX1017spins/cm3,优选低于或等于5.OX1016spinS/cm3。通过电子自旋共振法测量的g值为2. 001时的自旋密度相当于绝缘膜129中的悬空键的数量。
[0092] 绝缘膜129可以具有大于或等于5nm且小于或等于150nm，优选大于或等于5nm且小于或等于50nm，更优选大于或等于IOnm且小于或等于30nm的厚度。绝缘膜131可以具有大于或等于30nm且小于或等于500nm，优选大于或等于150nm且小于或等于400nm的厚度。
[0093] 在氮化绝缘膜用作绝缘膜132的情况下，优选使用具有对氮的阻挡性的绝缘膜作为绝缘膜129和绝缘膜131中的一方或双方。例如，致密的氧化绝缘膜可以具有对氮的阻挡性。具体来说，优选采用当25°C下使用0. 5重量％的氢氟酸时可以以低于或等于IOnm/ 分的速率被蚀刻的氧化绝缘膜。
[0094] 在如氧氮化硅膜或氮氧化硅膜等含有氮的氧化绝缘膜用作绝缘膜129和绝缘膜 131中的一方或双方的情况下，通过SMS测出的氮浓度大于或等于通过SMS的测定的检出下限且小于3X102°原子/cm3，更优选大于或等于IXIO18原子/cm3且小于或等于IX10 2° 原子/cm3。在此情况下，可以减少进入包含在晶体管103中的半导体膜111的氮量，并且，可以减少含有氮的氧化绝缘膜自身的缺陷数量。
[0095] 作为绝缘膜132,也可以设置氢含量少的氮化绝缘膜。该氮化绝缘膜是如下，例如：当通过TDS分析进行测量时从氮化绝缘膜释放出的氢分子的量低于5.OX1021/cm3,优选低于 3. 0XIO2Vcm3,更优选低于I. 0X1021/cm3。
[0096] 绝缘膜132具有足够抑制来自外部的如氢和水等杂质侵入的厚度。例如，该厚度大于或等于50nm且小于或等于200nm，优选大于或等于50nm且小于或等于150nm，更优选大于或等于50nm且小于或等于100nm。
[0097] 此外，通过CVD法使用有机硅烷气体形成的氧化硅膜也可以设置在绝缘膜131与绝缘膜132之间。该氧化硅膜具有优良的台阶覆盖性，所以可以有效地用作晶体管103的保护绝缘膜。该氧化硅膜可以形成为300nm至600nm的厚度。作为有机硅烷气体，可以使用如下含有硅的化合物：正硅酸乙酯（TEOS)(化学式：Si(OC2H5)4);四甲基硅烷（TMS)(化学式：Si(CH3) 4);四甲基环四硅氧烷（TMCTS);八甲基环四硅氧烷（OMCTS);六甲基二硅氮烷 (HMDS);三乙氧基硅烷（SiH(OC2H5)3);三(二甲氨基）硅烷（SiH(N(CH3)2) 3);等。
[0098] 根据上述说明，当上述氧化硅膜设置在绝缘膜131与绝缘膜132之间并且上述氮化绝缘膜用作绝缘膜132时，可以进一步抑制如氢和水等杂质从外部侵入到半导体膜111 及半导体膜119中。
[0099]像素电极121使用透光性导电膜形成。透光性导电膜使用如铟锡氧化物、包含氧化鹤的铟氧化物、包含氧化鹤的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光性导电材料形成。
[0100] 接着，将说明衬底150上的元件部的结构。元件部包括接触于衬底150的遮光膜 152、接触于遮光膜152且被设置为对置于像素电极121的电极(对置电极154)、以及接触于对置电极154且被用作取向膜的绝缘膜156。
[0101]遮光膜152防止来自如背光灯等光源或外部的光照射到晶体管103。遮光膜152 可以使用如金属或含有颜料的有机树脂等的材料形成，且除了像素101的晶体管103上以夕卜，也可以设置在像素部100的外部区域，诸如扫描线驱动电路104上、信号线驱动电路106 上（参照图IA)。
[0102] 此外，使具有预定波长的光透过的着色膜也可以设置为跨越彼此邻接的遮光膜 152之间的空间。再者，覆盖膜也可以设置在对置电极154与遮光膜152及着色膜之间。
[0103] 对置电极154适当地使用作为用于像素电极121的材料所举出的透光性导电材料来形成。
[0104] 液晶元件108包括像素电极121、对置电极154及液晶层160。液晶层160夹在设置于衬底102上的元件部中的用作取向膜的绝缘膜158与设置于衬底150上的元件部中的用作取向膜的绝缘膜156之间。此外，像素电极121隔着液晶层160与对置电极154重叠。
[0105] 用作取向膜的绝缘膜156及158可以使用如聚酰胺等通用的材料形成。
[0106] 在此，将参照图IC的电路图及图3的截面图说明本实施方式所示的像素101所包括的构成要素的连接结构。
[0107] 图IC是图IA所示的半导体装置所包括的像素101的详细电路图的例子。如图 IC及图3所示，晶体管103包括包含栅电极107a的扫描线107、包含源电极109a的信号线 109、以及包含漏电极113a的导电膜113。
[0108] 在电容器105中，通过导电膜125与电容线115连接的半导体膜119用作一个电极；与包括漏电极113a的导电膜113连接的像素电极121用作另一个电极；设置于半导体膜119与像素电极121之间的绝缘膜129U31及132用作介电膜。
[0109] 液晶元件108包括像素电极121、对置电极154、以及设置于像素电极121与对置电极154之间的液晶层160。
[0110] 即使具有与半导体膜111相同的结构，在电容器105中的半导体膜119用作电容器105的电极。这是因为，像素电极121可以用作栅电极，绝缘膜129、131及132可以用作栅极绝缘膜，电容线315可以用作源电极或漏电极，由此电容器105可以与晶体管同样地工作，可以使半导体膜119成为导通状态。换言之，该电容器105可以为金属氧化物半导体 (MetalOxideSemiconductor:M0S)电容器。如图38所不，当比阈值电压（Vth)高的电压施加到MOS电容器的一个电极（电容器105的像素电极121)时，电力供应至MOS电容器。在图38中，横轴表示施加到像素电极的电压（V)，纵轴表示电容（C)。在CV测量（Capacitan ce-Voltage-Measurement:电容-电压测量）中的电压的频率低于巾贞频率的情况下，得到图 38的CV曲线，S卩，阈值电压Vth高于或等于0。此外，通过控制施加到电容线115的电位可以使半导体膜119为导通状态，由此半导体膜119可以用作电容器的一个电极。此时，如图 39A所示，施加到电容线115的电位设定为如下。像素电极121的电位以视频信号的中心电位为基准向正方向及负方向变动，以使液晶元件108 (参照图1C)工作。电容线115的电位（VCs)需要始终比施加到像素电极121的电位低出电容器105 (M0S电容器）的阈值电压 (Vth)或更高，使得电容器105 (M0S电容器）始终为导通状态。换言之，由于半导体膜119 具有与半导体膜111相同的结构，所以电容线115的电位（VCs)应该比施加到像素电极121 的电位低出晶体管103的阈值电压或更高。通过上述方式，可以使半导体膜119始终为导通状态。在图39A及39B中，GVss是指施加到栅电极的低电平电位，GVdd是指为了开启晶体管103而施加到栅电极的高电平电位。
[0111] 当使氧透过且与半导体膜111之间的界面能级密度低的氧化绝缘膜用作半导体膜111上的绝缘膜129并且含有氧过剩区的氧化绝缘膜或含有比化学计量组成多的氧的氧化绝缘膜用作绝缘膜131时，氧容易地供应至作为半导体膜111的氧化物半导体膜，可以防止氧从该氧化物半导体膜脱离，绝缘膜131所包含的氧进入氧化物半导体膜中，使得减少氧化物半导体膜中的氧缺陷。因此，可以抑制晶体管103为常开启特性，并且能够控制施加到电容线115的电位，使得电容器105 (M0S电容器）始终为导通状态；由此，半导体装置可以具有优异的电特性及高可靠性。
[0112] 通过使用氮化绝缘膜作为绝缘膜131上的绝缘膜132,可以抑制来自外部的如氢和水等杂质侵入半导体膜111及半导体膜119。再者，通过使用氢含量少的氮化绝缘膜作为绝缘膜132,可以减小晶体管103及电容器105 (M0S电容器）的电特性变动。
[0113] 此外，电容器105可以在像素101内被形成为大（形成大面积)。因此，半导体装置可以提高开口率的同时可以增大电荷容量。其结果是，半导体装置可以具有优良的显示质量。
[0114]〈半导体装置的制造方法〉接着，将参照图4A和4B以及图5A和5B说明上述半导体装置中的衬底102上的元件部的制造方法。
[0115] 首先，扫描线107及电容线115形成在衬底102上。后面加工为栅极绝缘膜127 的绝缘膜126被形成为覆盖扫描线107及电容线115。半导体膜111形成在绝缘膜126的与扫描线107重叠的区域上。半导体膜119被形成为与后面形成为像素电极121的区域重叠(参照图4A)。
[0116] 扫描线107及电容线115可以通过如下方式形成，使用上述材料形成导电膜，在该导电膜上形成掩模，使用该掩模进行处理。该导电膜可以通过如蒸镀法、CVD法、溅射法、旋涂法等各种成膜方法形成。注意，对该导电膜的厚度没有特别的限定，可以考虑形成时间以及所希望的电阻率等而决定。作为该掩模，可以使用通过第一光刻工序形成的抗蚀剂掩模。该导电膜可以通过干蚀刻及湿蚀刻中的一方或双方来形成。
[0117] 绝缘膜126可以使用能够用于栅极绝缘膜127的材料通过如CVD法及溅射法等各种成膜方法形成。
[0118] 在使用氧化镓作为栅极绝缘膜127的情况下，绝缘膜126可以通过有机金属气相沉积（MetalOrganicChemicalVaporDeposition:M0CVD)法形成。
[0119] 半导体膜111及半导体膜119可以通过如下方式形成，适当地选择并形成上述氧化物半导体膜中的任一种，在该氧化物半导体膜上形成掩模，并且使用该掩模进行处理。由此，半导体膜111及半导体膜119使用同一金属元素形成。该氧化物半导体膜可以通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等形成。或者，当采用印刷法时，彼此分离的半导体膜111和半导体膜119可以直接形成于绝缘膜126上。在通过溅射法形成该氧化物半导体膜的情况下，可以适当地使用RF电源装置、AC电源装置或DC电源装置等作为生成等离子体的电源装置。作为溅射气体，适当地使用稀有气体(典型为氩)、氧气体或稀有气体及氧的混合气体。在使用稀有气体和氧的混合气体的情况下，优选相对于稀有气体的高氧气体比例。另外，根据所形成的氧化物半导体膜的组成，可以适当地选择靶材。作为该掩模，可以使用通过第二光刻工序形成的抗蚀剂掩模。该氧化物半导体膜可以通过干蚀刻和湿蚀刻中的一方或双方而被处理。根据材料适当地设定蚀刻条件(蚀刻气体、蚀刻液、蚀刻时间、温度等)，以能够蚀刻成所希望的形状。
[0120] 加热处理优选在形成半导体膜111及119之后进行，来使作为半导体膜111及119 的氧化物半导体膜脱氢化或脱水化。该加热处理的温度典型地高于或等于150°C且低于衬底的应变点，优选高于或等于200°C且低于或等于450°C，更优选高于或等于300°C且低于或等于450°C。另外，该加热处理也可以对被加工为半导体膜111及119之前的氧化物半导体膜进行。
[0121] 用于上述加热处理的加热处理装置不限于电炉；作为加热处理装置，也可以使用通过如来自被加热的气体等的媒介而实现的热传导或热辐射来加热对象物的装置。例如，可以使用如气体快速热退火（GasRapidThermalAnnealing:GRTA)装置以及灯快速热退火（LampRapidThermalAnnealing:LRTA)装置等的快速热退火（RapidThermal Annealing:RTA)装置。LRTA装置是通过从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯发出的光（电磁波）的辐射加热对象物的装置。GRTA装置是使用高温气体进行加热处理的装置。
[0122] 该加热处理也可以在氮、氧、超干燥空气(水含量小于或等于20ppm，优选小于或等于Ippm,更优选小于或等于IOppb的空气)或稀有气体(例如，氦或氦）的气氛下进行。上述氮、氧、超干燥空气或稀有气体的气氛优选不包含氢、水等。或者，加热也可以先在惰性气体气氛中进行，然后在氧气氛中进行。该处理时间为3分钟至24小时。
[0123] 在基底绝缘膜设置于衬底102与扫描线107、电容线115及栅极绝缘膜127之间的情况下，该基底绝缘膜可以使用如下任何材料形成：氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化错、氧氮化错等。通过使用氮化娃、氧化镓、氧化铪、氧化钇、氧化铝等作为基底绝缘膜，可以抑制以碱金属、水、氢为代表的杂质的从衬底102至半导体膜 111中的扩散。基底绝缘膜可以通过溅射法或CVD法形成。
[0124] 在绝缘膜126中形成到达电容线115的开口 123来形成栅极绝缘膜127之后，形成包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113、以及使半导体膜119与电容线115电连接的导电膜125 (参照图4B)。
[0125] 上述开口 123可以被形成为使绝缘膜126的与电容线115重叠的区域的一部分露出，该开口 123通过第三光刻工序形成掩模，利用该掩模进行加工来形成。该掩模的形成及该加工可以与扫描线107及电容线115同样的方式进行。
[0126] 信号线109、导电膜113及导电膜125可以通过如下方式形成，使用能够用于信号线109、导电膜113及导电膜125的材料形成导电膜，在该导电膜上通过第四光刻工序形成掩模，使用该掩模进行加工。
[0127] 接着，在半导体膜111、半导体膜119、信号线109、导电膜113、导电膜125及栅极绝缘膜127上形成绝缘膜128,在绝缘膜128上形成绝缘膜130,在绝缘膜130上形成绝缘膜133 (参照图5A)。优选连续地形成绝缘膜128、绝缘膜130及绝缘膜133,此时，可以抑制杂质的对各界面的混入。
[0128] 绝缘膜128可以使用能够用于绝缘膜129的材料并通过如CVD法或溅射法等各种成膜方法形成。绝缘膜130可以使用能够用于绝缘膜131的材料形成。绝缘膜133可以使用能够用于绝缘膜132的材料形成。
[0129] 在使用与半导体膜111之间的界面能级密度低的氧化绝缘膜作为绝缘膜129的情况下，可以利用如下条件形成绝缘膜128。这里，作为该氧化绝缘膜，形成氧化硅膜或氧氮化硅膜。作为形成条件，设置于等离子体CVD装置的被真空排气的处理室内的衬底保持在高于或等于180°C且低于或等于400°C，优选高于或等于200°C且低于或等于370°C的温度下，向处理室中引入含有硅的沉积气体及氧化性气体作为原料气体，处理室内的压力高于或等于20Pa且低于或等于250Pa，优选高于或等于40Pa且低于或等于200Pa，对设置于处理室内的电极供应高频电力。
[0130] 含有娃的沉积气体的代表例是娃烧、乙娃烧、丙娃烧及氟化娃烧。氧化性气体的例子是氧、臭氧、一氧化二氮及二氧化氮。
[0131] 通过将氧化性气体量的比例设定为包含硅的沉积气体的100倍或更高，包含在绝缘膜128(绝缘膜129)中的氢可以减少，并且绝缘膜128(绝缘膜129)中的悬空键可以减少。从绝缘膜130(绝缘膜131)释放出的氧有时被绝缘膜128(绝缘膜129)中的悬空键俘获；由此，在绝缘膜128(绝缘膜129)中的悬空键减少的情况下，绝缘膜130(绝缘膜131) 中的氧可以有效地进入半导体膜111及半导体膜119中，以减少作为半导体膜111及半导体膜119的氧化物半导体膜中的氧缺陷。其结果是，可以减少进入该氧化物半导体膜中的氢量，并且可以减少氧化物半导体膜中的氧缺陷。
[0132] 在使用上述包括氧过剩区域的氧化绝缘膜或上述氧含量高于化学计量组成的氧化绝缘膜作为绝缘膜131的情况下，绝缘膜130可以以如下形成条件形成。这里，作为该氧化绝缘膜，形成氧化硅膜或氧氮化硅膜。作为该形成条件，设置于等离子体CVD装置的被真空排气的处理室内的衬底保持在高于或等于180°C且低于或等于260°C，优选高于或等于 180°C且低于或等于230°C，向处理室中引入原料气体，处理室内的压力高于或等于IOOPa 且低于或等于250Pa，优选高于或等于IOOPa且低于或等于200Pa，对设置于处理室内的电极供应高于或等于〇. 17W/cm2且低于或等于0. 5W/cm2,优选高于或等于0. 25W/cm2且低于或等于0.35W/cm2的高频电力。
[0133] 作为绝缘膜130的原料气体，可以使用能够用于绝缘膜128的原料气体。
[0134] 作为绝缘膜130的形成条件，具有上述功率密度的高频电力供应给上述压力的处理室，由此，在等离子体中原料气体的分解效率得到提高，氧自由基增加，原料气体的氧化进展；因此，绝缘膜130中的氧含量高于化学计量组成的氧含量。另一方面，在以上述范围内的衬底温度形成的膜中，硅与氧的键合力弱，由此，膜中的氧的一部分通过后面的工序中的加热处理而脱离。由此，可以形成具有高于化学计量组成的氧含量且通过加热氧的一部分脱离的氧化绝缘膜。绝缘膜128设置在半导体膜111上。因此，在绝缘膜130的形成工序中，绝缘膜128用作半导体膜111的保护膜。由此，即使使用具有高功率密度的高频电力形成绝缘膜130,对半导体膜111的损伤也不太大。
[0135] 通过增大绝缘膜130的厚度，通过加热脱离更多量的氧；因此，绝缘膜130优选形成为厚于绝缘膜128。由于设置有绝缘膜128,即使绝缘膜130被形成得较厚也可以实现良好的覆盖性。
[0136] 在使用氢含量少的氮化绝缘膜作为绝缘膜132的情况下，可以在如下形成条件下形成绝缘膜133。这里，作为该氮化绝缘膜，形成氮化硅膜。作为该形成条件，设置于等离子体CVD装置的被真空排气的处理室内的衬底保持在高于或等于180°C且低于或等于400°C，优选高于或等于200°C且低于或等于370°C，向处理室中引入原料气体，处理室内的压力高于或等于IOOPa且低于或等于250Pa，优选高于或等于IOOPa且低于或等于200Pa，对设置于处理室内的电极供应高频电力。
[0137] 作为绝缘膜133的原料气体，优选使用包含硅的沉积气体、氮气以及氨气体。包含硅的沉积气体的典型例子是硅烷、乙硅烷、丙硅烷及氟化硅烷。另外，相对于氨的氮的流量比优选为高于或等于5且低于或等于50,更优选高于或等于10且低于或等于50。通过使用氨作为原料气体，促进氮和含有硅的沉积气体的分解。这是因为，氨因等离子体能或热能而离解，由离解产生的能量有助于含有硅的沉积气体分子的键及氮分子的键的分解。在上述条件下，可以形成氢含量少且能抑制来自外部的如氢和水等杂质的侵入的氮化硅膜。
[0138] 此外，也可以在绝缘膜130与绝缘膜133之间通过CVD法使用有机硅烷气体形成氧化硅膜。
[0139] 优选的是，至少在形成绝缘膜130之后进行加热处理，使得包含在绝缘膜128或绝缘膜130中的过剩氧进入半导体膜111，由此降低作为半导体膜111的氧化物半导体膜中的氧缺陷。该加热处理可以根据为半导体膜111及半导体膜119的脱氢化或脱水化的加热处理的详细内容适当地进行。
[0140] 在绝缘膜130与绝缘膜133之间通过CVD法使用有机硅烷气体形成氧化硅膜的情况下，形成具有高于化学计量组成的氧含量且通过加热氧的一部分脱离的氧化绝缘膜作为绝缘膜130,然后进行350°C的加热处理，由此包含在绝缘膜130中的过剩氧进入半导体膜 111。在通过CVD法使用上述有机硅烷气体中的任一种以350°C的衬底温度形成氧化硅膜之后，以350°C的衬底温度形成氢含量少的氮化绝缘膜作为绝缘膜133。
[0141] 然后，在绝缘膜128、绝缘膜130及绝缘膜133的重叠于导电膜113的区域上通过第五光刻工序形成掩模之后，蚀刻绝缘膜128、绝缘膜130及绝缘膜133来形成到达导电膜 113的开口 117 (参照图5B)。开口 117可以以与开口 123同样的方式形成。
[0142] 最后，形成像素电极121，而可以形成设置在衬底102上的元件部（参照图3)。像素电极121可以以如下方法形成，使用上述材料中的任一种形成通过开口 117接触于导电膜113的导电膜，通过第六光刻工序在该导电膜上形成掩模，使用该掩模进行加工。该掩模的形成及该加工可以与扫描线107及电容线115同样地进行。
[0143]〈变形例1> 在本发明的一个方式的半导体装置中，可以适当地改变电容线与用作电容器的一个电极的半导体膜的连接。例如，为了提高开口率，可以采用半导体膜不隔着导电膜直接接触于电容线的结构。将参照图6及图7说明该结构的具体例子。这里，只说明与图2及图3所说明的电容器105不同的电容器145。图6是像素141的俯视图，图7是沿着图6的点划线 A1-A2及B1-B2的截面图。
[0144] 在像素141中，用作电容器145的一个电极的半导体膜119通过开□ 143直接接触于电容线115。与图3的电容器105不同地，半导体膜119不隔着导电膜125直接接触于电容线115,并且不形成用作遮光膜的导电膜125,由此可以实现像素141的更高开口率。为了获得上述结构，在图4A中，在形成半导体膜111及119之前，形成使电容线115露出的开口。
[0145] 虽然在图7中开口 143只形成在电容线115上，但是，如图8所示，该开口也可以形成为使电容线115的一部分及衬底102的一部分露出，并且半导体膜119也可以形成在电容线115及衬底102上，以便增大半导体膜119与电容线115接触的面积。为了获得上述结构，在图4A中，在形成半导体膜111及119之前，形成使电容线115的一部分及衬底102 的一部分露出的开口，由此，可以提高开口率，并且容易使电容器146成为导通状态。
[0146]〈变形例2> 在本发明的一个方式的半导体装置中，可以适当地改变将电容线与用作电容器的一个电极的半导体膜电连接的导电膜。例如，为了降低该半导体膜与导电膜之间的接触电阻，该导电膜可以设置为沿着半导体膜的外周与该半导体膜接触。将参照图9及图IOA和IOB说明该结构的具体例子。这里，仅说明与用图2及图3说明的导电膜125不同的导电膜167。图9是像素161的俯视图，图IOA是沿着图9的点划线A1-A2及B1-B2的截面图，图IOB是沿着图9的点划线D1-D2的截面图。
[0147] 在像素161中，导电膜167沿着半导体膜119的外周与该半导体膜119接触，且通过开口 123接触于电容线115 (参照图9)。导电膜167在与包括晶体管103的源电极的信号线109以及包括晶体管103的漏电极的导电膜113相同的形成工序中形成，由此有时具有遮光性；基于这个理由，导电膜167优选形成为环状。除了导电膜167之外，图9中的像素161的结构与图2相同。
[0148] 如图IOA和IOB所示，在像素161中，导电膜167被设置为覆盖电容器165的半导体膜119的端部并沿着端部。
[0149] 在图9及图IOA和IOB所示的结构中，当俯视时导电膜167被形成为环状；但是，导电膜167的与半导体膜119接触的部分不一定需要都与电容线115电连接。换言之，在与导电膜167相同的形成工序中形成的导电膜也可以被设置为接触于半导体膜119以与导电膜167分离。
[0150]〈变形例3> 在本发明的一个方式的半导体装置中，可以适当地改变包括在电容器中的半导体膜及电容线的结构。将参照图11及图12说明该结构的具体例子。这里，仅说明与用图2及图 3说明的半导体膜119及电容线115不同的半导体膜177及电容线175。图11是像素171 的俯视图，其中，电容线175被设置为在平行于信号线109的方向上延伸。信号线109及电容线175与信号线驱动电路106 (参照图1A)电连接。
[0151] 电容器173与被设置为在平行于信号线109的方向上延伸的电容线175连接。电容器173包括包含氧化物半导体且与半导体膜111同样地形成的半导体膜177、像素电极 121、作为介电膜形成于晶体管103上的绝缘膜（图11中未图示)。半导体膜177、像素电极 121及介电膜使光透过；所以，电容器173使光透过。
[0152] 接着，图12是沿着图11的点划线A1-A2及B1-B2的截面图。
[0153] 在电容器173中，与半导体膜111同样地形成的半导体膜177用作一对电极中的一个电极，像素电极121用作一对电极中的另一个电极，并且，绝缘膜129、绝缘膜131及绝缘膜132用作设置于一对电极之间的介电膜。
[0154] 电容线175可以与信号线109及导电膜113同时形成。当电容线175被设置为接触于半导体膜177时，可以增大半导体膜177与电容线175彼此接触的面积。
[0155] 图11所示的像素171具有平行于信号线109的边长于平行于扫描线107的边的形状；但是，如图13所示的像素172,像素171也可以具有平行于扫描线107的边长于平行于信号线109的边的形状，并且电容线176也可以被设置为在与信号线109平行的方向上延伸。信号线109及电容线176与信号线驱动电路106 (参照图1A)电连接。
[0156] 电容器174与被设置为在平行于信号线109的方向上延伸的电容线176连接。电容器174包括包含氧化物半导体且与半导体膜111同样地形成的半导体膜178、像素电极 121、作为介电膜形成于晶体管103上的绝缘膜（图13未图示)。半导体膜178、像素电极121 及介电膜使光透过；所以，电容器174使光透过。
[0157] 接着，图14是沿着图13的点划线A1-A2及B1-B2的截面图。
[0158] 在电容器174中，与半导体膜111同样地形成的半导体膜178用作一对电极中的一个电极，像素电极121用作一对电极中的另一个电极，并且，绝缘膜129、绝缘膜131及绝缘膜132用作设置于一对电极之间的介电膜。
[0159] 电容线176可以与信号线109及导电膜113同时形成。当电容线176被设置为接触于半导体膜178时，可以增大半导体膜178与电容线176彼此接触的面积。像素172具有平行于信号线109的边短于平行于扫描线107的边的形状；所以，与图11所示的像素171 相比，可以缩小像素电极121与电容线176重叠的面积，由此实现高开口率。
[0160]〈变形例4> 在本发明的一个方式的半导体装置中，电容器的一个电极及电容线可以使用半导体膜 (具体地为氧化物半导体膜)形成。将参照图37说明具体例子。这里，仅说明与用图2说明的半导体膜119及电容线115不同的半导体膜198。图37是像素196的俯视图，其中，用作电容器197的一个电极及电容线的半导体膜198设置在像素196中。半导体膜198具有在与信号线109平行的方向上延伸的区域，该区域用作电容线。在半导体膜198中，与像素电极121重叠的区域用作电容器197的一个电极。半导体膜198可以与设置在像素196中的晶体管103的半导体膜111同时形成。
[0161] 在设置连续的氧化物半导体膜作为用于1行中的像素196的半导体膜198的情况下，半导体膜198与扫描线107重叠。基于上述理由，由于扫描线107的电位变化的影响，半导体膜198有可能不能发挥电容线以及电容器197的一个电极的功能。因此，如图37所示，在各像素196中间隔地设置半导体膜198。并且，彼此间隔设置的半导体膜198优选使用与信号线109及导电膜113同时形成的导电膜199相互电连接。通过上述结构，半导体膜198的不连接于导电膜199的区域重叠于像素电极121，因此可以降低该区域中的半导体膜198的电阻，由此，半导体膜198用作电容线及电容器197的一个电极。
[0162] 虽然未图示，但是在半导体膜198的重叠于扫描线107的区域没有受到扫描线107 的电位变化的影响的情况下，可以与扫描线107重叠的方式设置一个氧化物半导体膜作为像素196的半导体膜198。换言之，可以设置连续的氧化物半导体膜作为1行中的像素196 的半导体膜198。
[0163] 在图37中，半导体膜198的用作电容线的区域在与信号线109平行的方向上延伸；但是，用作电容线的区域也可以在与扫描线107平行的方向上延伸。在半导体膜198的用作电容线的区域在与扫描线107平行的方向上延伸的情况下，在晶体管103及电容器197 中，需要通过在半导体膜111及半导体膜198与信号线109及导电膜113之间设置绝缘膜，来使半导体膜111及半导体膜198与信号线109及导电膜113电分离。
[0164] 根据上述说明，当如像素196中那样设置透光性氧化物半导体膜作为设置于像素中的电容器的一个电极及电容线时，该像素可以具有更高开口率。
[0165]〈变形例5> 在本发明的一个方式的半导体装置中，可以适当地改变电容线的结构。将参照图35说明该结构。在图35中，与参照图2说明的电容线115不同地，电容线位于邻接的两个像素之间。
[0166] 图35示出电容线设置在信号线409的延伸方向上邻接的像素之间的结构。图48 示出电容线设置在扫描线437的延伸方向上邻接的像素之间的结构。
[0167] 图35是在信号线409的延伸方向上邻接的像素401_1及401_2的俯视图。
[0168] 扫描线407_1及407_2被设置为互相平行且在垂直于或大致垂直于信号线409的方向上延伸。电容线415以与扫描线407_1及407_2平行的方式设置在扫描线407_1与 407_2之间。电容线415与设置于像素401_1中的电容器405_1以及设置于像素401_2中的电容器405_2连接。像素401_1及像素401_2的上表面形状以及构成要素的配置位置相对于电容线415对称。
[0169] 像素401_1设置有晶体管403_1、与该晶体管403_1连接的像素电极421_1以及电容器405_1。
[0170] 晶体管403_1设置于扫描线407_1及信号线409彼此交叉的区域中。晶体管403_1 至少包括具有沟道形成区的半导体膜411_1、栅电极、栅极绝缘膜（图35中未图示)、源电极及漏电极。扫描线407_1的与半导体膜411_1重叠的区域用作晶体管403_1的栅电极。信号线409的与半导体膜411_1重叠的区域用作晶体管403_1的源电极。导电膜413_1的与半导体膜411_1重叠的区域用作晶体管403_1的漏电极。导电膜413_1和像素电极421_1 通过开口 417_1连接在一起。
[0171] 电容器405_1通过设置在开口 423中及开口 423上的导电膜425与电容线415电连接。电容器405_1包括包含氧化物半导体的半导体膜419_1、像素电极421_1、以及作为介电膜的形成于晶体管403_1上的绝缘膜（图35中未图示)。半导体膜419_1、像素电极421_1 及介电膜使光透过；所以，电容器405_1使光透过。
[0172] 像素401_2设置有晶体管403_2、与该晶体管403_2连接的像素电极421_2及电容器 405_2。
[0173] 晶体管403_2设置于扫描线407_2及信号线409彼此交叉的区域中。晶体管403_2 至少包括具有沟道形成区的半导体膜411_2、栅电极、栅极绝缘膜（图35中未图示)、源电极及漏电极。另外，扫描线407_2的与半导体膜411_2重叠的区域用作晶体管403_2的栅电极。信号线409的与半导体膜411_2重叠的区域用作晶体管403_2的源电极。导电膜413_2 的与半导体膜411_2重叠的区域用作晶体管403_2的漏电极。导电膜413_2及像素电极 421_2通过开口 417_2连接在一起。
[0174] 与电容器405_1同样地，电容器405_2通过设置于开口 423中及开口 423上的导电膜425与电容线415电连接。电容器405_2包括包含氧化物半导体的半导体膜419_2、像素电极421_2、以及作为介电膜的形成于晶体管403_2上的绝缘膜（图35中未图示)。半导体膜419_2、像素电极421_2及介电膜使光透过；所以，电容器405_2使光透过。
[0175] 晶体管403_1及403_2以及电容器405_1及405_2的截面结构与图3所示的晶体管103及电容器105相同，因此在此省略其说明。
[0176] 虽然在图35中，电容线设置在信号线409的延伸方向上邻接的像素之间，但是如图48所示，电容线也可以设置在扫描线437的延伸方向上邻接的像素之间。
[0177] 图48是扫描线437的延伸方向上邻接的像素431_1及像素431_2的俯视图。
[0178] 信号线439_1及439_2被设置为互相平行且在垂直于或大致垂直于扫描线437的方向上延伸。电容线445以与信号线439_1及439_2平行的方式设置在信号线439_1与 439_2之间。电容线445与设置于像素431_1中的电容器435_1以及设置于像素431_2中的电容器435_2连接。像素431_1及像素431_2的上表面形状以及构成要素的配置位置相对于电容线445对称。
[0179] 像素431_1设置有晶体管433_1、与该晶体管433_1连接的像素电极451_1以及电容器435_1。
[0180] 晶体管433_1设置于扫描线437及信号线439_1彼此交叉的区域中。晶体管433_1 至少包括具有沟道形成区的半导体膜441_1、栅电极、栅极绝缘膜（图48中未图示)、源电极及漏电极。扫描线437的与半导体膜441_1重叠的区域用作晶体管433_1的栅电极。信号线439_1的与半导体膜441_1重叠的区域用作晶体管433_1的源电极。导电膜443_1的与半导体膜441_1重叠的区域用作晶体管433_1的漏电极。导电膜443_1和像素电极421_1 通过开口 447_1连接在一起。
[0181] 电容器435_1与电容线445连接。电容器435_1包括包含氧化物半导体的半导体膜449_1、像素电极451_1、以及作为介电膜的形成于晶体管433_1上的绝缘膜（图48中未图示)。半导体膜449_1、像素电极451_1及介电膜使光透过；所以，电容器435_1使光透过。
[0182] 像素431_2设置有晶体管433_2、与该晶体管433_2连接的像素电极451_2及电容器 435_2。
[0183] 晶体管433_2设置于扫描线437及信号线439_2彼此交叉的区域中。晶体管433_2 至少包括具有沟道形成区的半导体膜441_2、栅电极、栅极绝缘膜（图48中未图示)、源电极及漏电极。另外，扫描线437的与半导体膜441_2重叠的区域用作晶体管433_2的栅电极。信号线439_2的与半导体膜441_2重叠的区域用作晶体管433_2的源电极。导电膜443_2 的与半导体膜441_2重叠的区域用作晶体管433_2的漏电极。导电膜443_2及像素电极 451_2通过开口 447_2连接在一起。
[0184] 与电容器435_1同样地，电容器435_2与电容线445电连接。电容器435_2包括包含氧化物半导体的半导体膜449_2、像素电极451_2、以及作为介电膜的形成于晶体管 433_2上的绝缘膜（图48中未图示)。半导体膜449_2、像素电极451_2及介电膜使光透过；所以，电容器435_2使光透过。
[0185] 晶体管433_1及433_2以及电容器435_1及435_2的截面结构与图3所示的晶体管103及电容器105相同，因此在此省略其说明。
[0186] 在上面形状中，电容线设置在邻接的两个像素之间，使得包含于各像素中的电容器及该电容线连接，由此，可以减少电容线的条数。其结果是，与各像素设置有电容线的结构的情况相比，可以提高像素的开口率。
[0187]〈变形例6> 为了在上述像素101、141、151、161、171、172、401_1以及401_2中降低像素电极121与导电膜113之间产生的寄生电容及像素电极121与导电膜125之间产生的寄生电容，如图 15的截面图所示，有机绝缘膜134可以设置在产生该寄生电容的区域中。除了有机绝缘膜 134以外，图15中的结构与图3相同。这里，仅说明没有包含在图3的结构中的有机绝缘膜 134。
[0188] 作为有机绝缘膜134,可以使用感光有机树脂或非感光有机树脂；例如，可以使用丙烯酸树脂、苯并环丁烯类树脂、环氧树脂或硅氧烷基树脂等。另外，可以使用聚酰胺作为有机绝缘膜134。
[0189] 有机绝缘膜134可以使用上述列举的材料形成有机树脂膜并进行加工而形成。当使用感光有机树脂作为有机绝缘膜134时，在形成有机绝缘膜134时不需要抗蚀剂掩模，由此可以简化工序。此外，对该有机绝缘膜的形成方法没有特别的限定，可以根据所使用的材料适当地进行选择。例如，可以适当地采用旋涂法、浸渍法、喷涂法、液滴喷射法(例如，喷墨法)、丝网印刷、胶版印刷等。
[0190] 通常，有机树脂含有较多的氢和水；由此，当有机树脂设置于晶体管103 (特别是半导体膜111)上时，包含在有机树脂中的氢或水扩散到晶体管103 (特别是半导体膜111) 中，而有可能使晶体管103的电特性劣化。基于上述理由，优选的是，有机绝缘膜134至少不设置在绝缘膜132的与半导体膜111重叠的区域上。换言之，优选的是，至少去除有机树脂膜的与半导体膜111重叠的区域上的部分。
[0191] 图16是图15所示的像素101的俯视图。图15的截面图相当于沿着图16的点划线A1-A2、B1-B2及C1-C2的截面。在图16中，为了简化，未图示出有机绝缘膜134 ;但是，由双点划线表示的区域是没有设置有机绝缘膜134的区域。
[0192]〈变形例7> 在本发明的一个方式的半导体装置中，设置于像素内的晶体管的形状不局限于图2及图3所示的晶体管的形状，并可以适当地改变。例如，如图17所示，在像素151中，晶体管 169可以为与晶体管103不同，其中，包含于信号线109中的源电极具有部分围绕包括漏电极的导电膜113的U字型(或C字型、方括号型或马蹄型)。通过该形状，即使晶体管的面积小，也能确保足够的沟道宽度，由此可以增加晶体管的导通时的漏极电流(也称为通态电流）的量。除了晶体管169以外，图17中的像素151的结构与图2相同。
[0193]〈变形例8> 虽然在上述像素101、141、151、161、171、172、401_1及401_2中，使用氧化物半导体膜设置在包括栅极绝缘膜与源电极的信号线109及包括漏电极的导电膜113之间的晶体管，但是，代替上述晶体管，如图18所示，可以使用半导体膜195设置在绝缘膜129与包括源电极的信号线191及包括漏电极的导电膜193之间的晶体管190。除了半导体膜195的位置以外，图18的结构与图3相同。
[0194] 在图18所示的晶体管190中，形成信号线191及导电膜193,然后形成半导体膜 195。因此，半导体膜195的表面不暴露于信号线191及导电膜193的形成工序中使用的蚀刻剂或蚀刻气体中，由此可以减少半导体膜195与绝缘膜129间的杂质。由此，可以减少晶体管190的源电极与漏电极之间流过的泄漏电流。
[0195]〈变形例9> 虽然在上述像素101、141、151、161、171、172、401_1及401_2中，使用沟道蚀刻型晶体管作为晶体管，但是，代替上述晶体管，如图19所示，可以使用沟道保护型晶体管183。除了沟道保护膜182设置在半导体膜111与包括源电极的信号线109及包括漏电极的导电膜 113间之外，图19的结构与图3相同。
[0196] 在图19所示的晶体管183中，在半导体膜111上形成沟道保护膜182,然后形成信号线109及导电膜113。沟道保护膜182可以使用形成于晶体管103上的绝缘膜129的材料来形成，此时，不需要在晶体管183中另行设置相当于形成于晶体管103上的绝缘膜129 的绝缘膜。此外，当设置沟道保护膜182时，半导体膜111的表面不暴露于信号线109及导电膜113的形成工序中使用的蚀刻剂或蚀刻气体中，由此可以减少半导体膜111与沟道保护膜182之间的杂质。由此，可以减少晶体管183的源电极与漏电极之间流过的泄漏电流。
[0197]〈变形例 10> 虽然在上述像素101、141、151、161、171、172、401_1及401_2中，使用具有一个栅电极的晶体管作为晶体管，但是，如图36A所示，可以使用隔着半导体膜111具有对置的两个栅电极的晶体管185。
[0198] 晶体管185的与本实施方式中说明的晶体管103、169及190不同之处在于导电膜 187设置在晶体管上的绝缘膜132上。导电膜187至少与半导体膜111的沟道形成区重叠。优选的是，导电膜187设置在与半导体膜111的沟道形成区重叠的位置，使得导电膜187的电位等于输入到信号线109的视频信号的最低电位。在此情况下，可以控制在与导电膜187 对置的半导体膜111的表面部分的源电极与漏电极之间流过的电流，可以减少晶体管的电特性的偏差。此外，当设置导电膜187时，可以减轻周围的电场变化给半导体膜111带来的影响，由此实现晶体管的可靠性的提高。
[0199] 导电膜187可以使用与扫描线107、信号线109、像素电极121等同样的材料及方法而形成。
[0200] 图36A所示的导电膜187部分与源电极及漏电极重叠；但是，如图36B所示的晶体管685,也可以采用导电膜687与栅电极307重叠而不与源电极309及漏电极613重叠的结构。
[0201] 如上所述，通过使用在与包括在晶体管中的半导体膜相同的形成工序中形成的半导体膜作为电容器的一个电极，可以制造开口率得到提高且具有电荷容量得到增大的电容器的半导体装置。其结果是，半导体装置可以具有优良的显示质量。
[0202] 另外，包括在晶体管中的半导体膜的氧化物半导体膜中的氧缺陷及氢等杂质得到减少，因此本发明的一个方式的半导体装置具有良好的电特性。
[0203]另外，本实施方式所述的结构等可以适当地与其他实施方式及实施例所述的结构等组合。
[0204] 实施方式2 在本实施方式中，将参照【专利附图】

【附图说明】本发明的一个方式的半导体装置，该半导体装置具有与上述实施方式不同的结构。在本实施方式中，以液晶显示装置为例子说明本发明的一个方式的半导体装置。在本实施方式所说明的半导体装置中，电容器的结构与上述实施方式的电容器不同。本实施方式所说明的半导体装置的与上述实施方式的半导体装置同样的构成要素可以参照上述实施方式。
[0205]〈半导体装置的结构〉图20是本实施方式的像素201的俯视图。在图20的像素201中，由双点划线表示的区域中没有设置绝缘膜229 (未图示）及绝缘膜231 (未图示)。因此，图20的像素201中的电容器205包括用作一个电极的半导体膜119、用作另一个电极的像素电极221以及用作介电膜的绝缘膜232 (未图示)。
[0206] 接着，图21是沿着图20的点划线A1-A2及B1-B2的截面图。
[0207] 本实施方式中的像素201的截面结构是如下。包括晶体管103的栅电极的扫描线107以及与扫描线107同一的表面上设置的电容线115设置在衬底102上。栅极绝缘膜 127设置在扫描线107及电容线115上。半导体膜111设置在栅极绝缘膜127的与扫描线 107重叠的区域上，半导体膜119设置在栅极绝缘膜127上。包括晶体管103的源电极的信号线109及包括晶体管103的漏电极的导电膜113设置在半导体膜111及栅极绝缘膜127 上。到达电容线115的开口 123形成在栅极绝缘膜127中，导电膜125设置在开口 123中及其上、栅极绝缘膜127及半导体膜119上。用作晶体管103的保护绝缘膜的绝缘膜229、绝缘膜231及绝缘膜232设置在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、导电膜125及半导体膜119上。绝缘膜232至少设置在半导体膜119的用作电容器205的区域上。到达导电膜113的开口 117形成在绝缘膜229、绝缘膜231及绝缘膜232中，像素电极221设置在开口 117中及其上、绝缘膜232上。此外，基底绝缘膜也可以设置在衬底102 与扫描线107、电容线115及栅极绝缘膜127之间。
[0208] 绝缘膜229与实施方式1所说明的绝缘膜129相同。绝缘膜231与实施方式1所说明的绝缘膜131相同。绝缘膜232与实施方式1所说明的绝缘膜132相同。像素电极 221与实施方式1所说明的像素电极121相同。
[0209] 当如本实施方式中的电容器205,绝缘膜232用作在用作一个电极的半导体膜119 与用作另一个电极的像素电极221之间的介电膜时，介电膜的厚度可以薄于实施方式1中的电容器105的介电膜的厚度。因此，本实施方式中的电容器205可以具有大于实施方式 1中的电容器205的电荷容量。
[0210] 绝缘膜232与实施方式1的绝缘膜132同样地优选是氮化绝缘膜。绝缘膜232接触于半导体膜119,从而包含在该氮化绝缘膜中的氮或氢可以进入半导体膜119,由此半导体膜119可以为η型半导体膜，且具有高导电率。此外，当绝缘膜232使用氮化绝缘膜形成，且在接触于半导体膜119的状态下进行加热处理时，包含在该氮化绝缘膜中的氮或氢可以释放至半导体膜119。
[0211] 半导体膜119包含具有高于半导体膜111的导电率的区域。通过该结构，半导体膜119的接触于绝缘膜232的区域为η型，且具有高于接触于绝缘膜229的区域的半导体膜111的导电率。
[0212] 此外，在图20中，没有设置绝缘膜229 (未图示）及绝缘膜231 (未图示）的区域 (由双点虚线表示)的边缘设置在半导体膜119的外侧；但是，如图46所示，没有设置绝缘膜 279 (未图示）及绝缘膜281 (未图示）的区域（由双点虚线表示）的边缘也可以位于半导体膜119上。
[0213] 图47是沿着图46的点划线Α1-Α2及Β1-Β2的截面图。
[0214] 在图47中，用作晶体管103的保护绝缘膜的绝缘膜279、绝缘膜281及绝缘膜282 设置在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、导电膜125及半导体膜119 上。绝缘膜279及绝缘膜281的边缘重叠于半导体膜119。电容器255包括半导体膜119、绝缘膜282及像素电极271。绝缘膜279、绝缘膜281及绝缘膜282与实施方式1所说明的绝缘膜129、绝缘膜131、及绝缘膜132相同。像素电极271与实施方式1所说明的像素电极121相同。如图47所示，绝缘膜279及绝缘膜281的边缘重叠于半导体膜119,所以可以防止蚀刻绝缘膜279及绝缘膜281时栅极绝缘膜127被过度蚀刻。
[0215] 在本实施方式的半导体装置中的电容器205的工作方法中，与实施方式1所记载的电容器105工作方法同样地，在电容器205的工作期间中，半导体膜119的电位(换言之，电容线115的电位）始终比像素电极121的电位低出高于或等于电容器205 (MOS电容器）的阈值电压（Vth)。但是，在电容器205中，用作一个电极的半导体膜119为η型且具有高导电率，由此如图38的虚线所示，阈值电压（Vth)向负方向漂移。半导体膜119的电位(换言之，电容线115的电位）根据电容器205的阈值电压（Vth)的向负方向的漂移量，可以从像素电极121的最低电位升高。因此，在电容器205的阈值电压为较大的负值的情况下，如图39Β所示，电容线115的电位可以高于像素电极121的电位。
[0216] 当如本实施方式中用作电容器205的一个电极的半导体膜119为η型且具有高导电率时，阈值电压可以向负方向漂移，所以与实施方式1的电容器105相比，可以扩大电容器205的工作所需要的电位的选择范围。因此，在本实施方式中，在电容器205工作期间中电容器205始终可以稳定地工作，所以是优选的。
[0217] 此外，由于包括在电容器205中的半导体膜119为η型且具有高导电率，所以即使缩小电容器205的平面面积也可以获得充分的电荷容量。包含在半导体膜119中的氧化物半导体使光的80%至90%透过；所以，当缩小半导体膜119的面积，并且在像素中设置没有形成半导体膜119的区域时，可以提高从背光等光源发射出的光的透过率。
[0218]〈半导体装置的制造方法〉接着，将参照图22Α和22Β以及图23Α和23Β说明本实施方式中的半导体装置的制造方法。
[0219] 首先，在衬底102上形成扫描线107及电容线115。在衬底102、扫描线107及电容线上形成加工为栅极绝缘膜127的绝缘膜。在该绝缘膜上形成半导体膜111及半导体膜 119。在该绝缘膜中形成到达电容线115的开口 123来形成栅极绝缘膜127,然后形成信号线109、导电膜113及导电膜125。在栅极绝缘膜127、信号线109、导电膜113、导电膜125 及半导体膜119上形成绝缘膜128。在绝缘膜128上形成绝缘膜130 (参照图22Α)。上述工序可以参照实施方式1来进行。
[0220] 然后，在至少重叠于半导体膜119的绝缘膜130的区域上形成掩模。使用该掩模进行加工来形成绝缘膜228及绝缘膜230,并使半导体膜119露出。在露出的区域及绝缘膜 130上形成绝缘膜233(参照图22Β)。作为该掩模，可以使用通过光刻工序形成的抗蚀剂掩模，该加工可以通过干蚀刻和湿蚀刻中的一方或双方来进行。绝缘膜233与实施方式1所说明的绝缘膜133相同。此外，也可以例如在形成绝缘膜233之后，在绝缘膜233接触于半导体膜119的状态下进行加热处理。上述工序也可以参照实施方式1来进行。
[0221] 然后，在绝缘膜228、绝缘膜230及绝缘膜233中形成到达导电膜113的开口 117，来形成绝缘膜229、绝缘膜231及绝缘膜232(参照图23Α)。形成通过开口 117接触于导电膜113的像素电极221 (参照图23Β)。上述工序也可以参照实施方式1来进行。
[0222] 通过上述工序，可以制造本实施方式的半导体装置。
[0223]〈变形例〉在本发明的一个方式的半导体装置中，可以适当地改变电容器的结构。将参照图24说明该结构的具体例子。这里，只说明与参照图2及图3所说明的电容器105不同的电容器 245。
[0224] 为了半导体膜119为η型而具有较高导电率，栅极绝缘膜227具有由氮化绝缘膜形成的绝缘膜225及由氧化绝缘膜形成的绝缘膜226的叠层结构，并且在至少设置有半导体膜119的区域只设置绝缘膜225。通过上述结构，形成绝缘膜225的氮化绝缘膜接触于半导体膜119的底表面，由此半导体膜119可以为η型，可以具有较高导电率(参照图24)。此时，电容器245的介电膜是绝缘膜129、绝缘膜131及绝缘膜132。作为绝缘膜225及绝缘膜226,可以适当地使用可用作栅极绝缘膜127的绝缘膜，绝缘膜225也可以使用与绝缘膜132同样的绝缘膜形成。此外，为了得到该结构，参照实施方式1适当地加工绝缘膜226。图24所示的结构可以防止因对绝缘膜129及绝缘膜131的蚀刻而导致的半导体膜119的厚度的减少，所以与图21所示的半导体装置相比，成品率得到提高。
[0225] 在图24所示的结构中，半导体膜119的上表面也可以与绝缘膜132接触。也就是说，图24中的绝缘膜129及绝缘膜131的接触于半导体膜119的区域也可以被去除。此时，电容器245的介电膜是绝缘膜132。当半导体膜119的上表面及下表面接触于氮化绝缘膜时，半导体膜119可以比只有一个面接触于氮化绝缘膜的半导体膜119更高效且充分地为 η型且具有高导电率。
[0226] 如上所述，通过使用在与包括在晶体管中的半导体膜相同的形成工序中形成的半导体膜作为电容器的一个电极，可以制造开口率典型地提高至55 %或更高，优选为60%或更高且具有电荷容量得到增大的电容器的半导体装置。其结果是，半导体装置可以具有优良的显示质量。
[0227] 另外，包括在晶体管中的半导体膜的氧化物半导体膜中的氧缺陷及氢等杂质得到减少，因此，本发明的一个方式的半导体装置具有良好的电特性。
[0228] 注意，本实施方式所示的结构等可以与其他实施方式及实施例所示的结构及其变形例适当地组合。
[0229] 实施方式3 在本实施方式中，将参照【专利附图】

【附图说明】本发明的一个方式的半导体装置，该半导体装置具有与上述实施方式不同的结构。在本实施方式中以液晶显示装置为例子而说明本发明的一个方式的半导体装置。在本实施方式所说明的半导体装置中，包括在电容器中的半导体膜与上述实施方式不同。在本实施方式所说明的半导体装置中的与上述实施方式所说明的半导体装置同样的构成要素可以参照上述实施方式。
[0230]〈半导体装置的结构〉接着，说明设置在本实施方式所说明的液晶显示装置的像素部中的像素301的结构的具体例子。图25是像素301的俯视图。图25中的像素301设置有电容器305,该电容器 305设置在由像素301内的电容线115及信号线109围绕的区域。电容器305通过设置在开口 123中及开口 123上的导电膜125电连接于电容线115。电容器305包括包含氧化物半导体且具有高于半导体膜111的导电率的半导体膜319、像素电极121、以及作为介电膜形成在晶体管103上的绝缘膜（图25中未图示)。半导体膜319、像素电极121及介电膜使光透过，所以电容器305使光透过。
[0231] 在半导体膜319是氧化物半导体膜的情况下，该氧化物半导体膜的导电率大于或等于10S/cm且小于或等于1000S/cm，优选大于或等于100S/cm且小于或等于1000S/cm。
[0232] 如上所述，半导体膜319使光透过。换言之，电容器305可以在像素301内形成为大尺寸（大面积)。由此，半导体装置可以具有典型地提高至55%或更高，优选为60%或更高的开口率的同时，电荷容量得到增加。其结果是，该半导体装置可以具有优良的显示质量。此外，由于包括在电容器305中的半导体膜319为η型且具有高导电率，所以即使电容器305的平面面积缩小也可以获得充分的电荷容量。包含在半导体膜319中的氧化物半导体使80%至90%的光透过；所以，当半导体膜319的面积缩小，并在像素中设置没有形成半导体膜319的区域时，可以提高从如背光等光源发射的光的透过率。
[0233] 接着，图26是沿着图25的点划线Α1-Α2及Β1-Β2的截面图。
[0234] 液晶显示装置的像素301的截面结构是如下。包括晶体管103的栅电极的扫描线 107设置在衬底102上。栅极绝缘膜127设置在扫描线107上。半导体膜111设置在栅极绝缘膜127的与扫描线107重叠的区域上，半导体膜319设置在栅极绝缘膜127上。包括晶体管103的源电极的信号线109及包括晶体管103的漏电极的导电膜113设置在半导体膜111及栅极绝缘膜127上。此外，电容线115设置在栅极绝缘膜127及半导体膜319上。用作晶体管103的保护绝缘膜的绝缘膜129、绝缘膜131及绝缘膜132设置在栅极绝缘膜 127、信号线109、半导体膜111、导电膜113、半导体膜319及电容线115上。到达导电膜113 的开口 117设置在绝缘膜129、绝缘膜131及绝缘膜132中，像素电极121设置在开口 117 中及绝缘膜132上。此外，基底绝缘膜也可以设置在衬底102与扫描线107及栅极绝缘膜 127之间。
[0235] 在本例子的电容器105中，η型且具有高于半导体膜111的导电率的半导体膜 319用作一对电极中的一个电极，像素电极121用作一对电极中的另一个电极，并且绝缘膜 129、绝缘膜131及绝缘膜132用作设置在一对电极之间的介电膜。
[0236] 作为半导体膜319,可以使用可用于半导体膜111的氧化物半导体。半导体膜319 可以在形成半导体膜111的同时形成，由此包括包含在半导体膜111中的氧化物半导体的金属元素。并且，半导体膜319优选具有高于半导体膜111的导电率，所以优选包含增大导电率的元素(掺杂剂)。具体而言，半导体膜319包含选自硼、氮、氟、铝、磷、砷、铟、锡、锑和稀有气体元素中的一种或更多种。半导体膜319所包含的掺杂浓度优选为大于或等于 IX1〇19原子/cm3且小于或等于IX10 22原子/cm3，此时，半导体膜319的导电率可以大于或等于10S/cm且小于或等于1000S/cm，优选大于或等于100S/cm且小于或等于1000S/cm，使得半导体膜319可以充分用作电容器305的一个电极。半导体膜319具有其导电率比半导体膜111高的区域。通过该结构，半导体膜319的接触于绝缘膜132的区域具有高于半导体膜111的接触于绝缘膜129的区域的导电率。
[0237]〈半导体装置的制造方法〉接着，将参照图27A及27B、图28A及28B说明本实施方式中的半导体装置的制造方法。
[0238] 首先，在衬底102上形成扫描线107及电容线115。在衬底102、扫描线107及电容线上形成加工为栅极绝缘膜127的绝缘膜。在该绝缘膜上形成半导体膜111及半导体膜 119 (参照图27A)。可以参照实施方式1来进行上述工序。
[0239] 接下来，对半导体膜119添加掺杂剂形成半导体膜319,在绝缘膜126中形成到达电容线115的开口 123来形成栅极绝缘膜127,然后形成包括晶体管103的源电极的信号线109、包括晶体管103的漏电极的导电膜113、电连接半导体膜319与电容线115的导电膜125 (参照图27B)。
[0240] 对半导体膜119添加掺杂剂的方法是如下：在半导体膜119以外的区域设置掩模，通过离子注入法或离子掺杂法等添加选自硼、氮、氟、铝、磷、砷、铟、锡、锑和稀有气体元素中的一种或更多种的掺杂剂。此外，半导体膜119也可以暴露于包含该掺杂剂的等离子体，来对半导体膜119添加该掺杂剂，代替离子注入法或离子掺杂法。此外，也可以在对半导体膜119添加掺杂剂之后进行加热处理。该加热处理可以参照用于半导体膜111及半导体膜 119的脱氢化或脱水化的加热处理的详细内容适当地进行。
[0241] 添加掺杂剂的工序也可以在形成信号线109、导电膜113及导电膜125之后进行，在此情况下，半导体膜319的与信号线109、导电膜113及导电膜125接触的区域没有添加掺杂剂。
[0242] 然后，在栅极绝缘膜127、信号线109、半导体膜111、导电膜113、导电膜125及半导体膜319上形成绝缘膜128。在绝缘膜128上形成绝缘膜130,在绝缘膜130上形成绝缘膜133 (参照图28A)。上述工序可以参照实施方式1来进行。
[0243] 然后，在绝缘膜128、绝缘膜130及绝缘膜133中形成到达导电膜113的开口 117，来形成绝缘膜129、绝缘膜131及绝缘膜132(参照图28A)。形成通过开口 117接触于导电膜113的像素电极121 (参照图26)。上述工序也可以参照实施方式1来进行。
[0244] 通过上述工序，可以制造本实施方式的半导体装置。
[0245] 如上所述，通过使用在与包括在晶体管中的半导体膜相同的形成工序中形成的半导体膜作为电容器的一个电极，可以制造开口率得到提高且具有电荷容量得到增大的电容器的半导体装置。其结果是，该半导体装置可以具有优良的显示质量。
[0246]另外，包括在晶体管中的半导体膜的氧化物半导体膜中的氧缺陷及如氢等杂质减少，因此，本发明的一个方式的半导体装置具有良好的电特性。
[0247] 注意，本实施方式所示的结构等可以与其他实施方式及实施例所示的结构及其变形例适当地组合。
[0248] 实施方式4 在本实施方式中，以利用横向电场使液晶分子取向的边缘电场转换（FringeField Switching:FFS)模式液晶显示装置为例子说明本发明的一个方式的半导体装置。注意，本实施方式所说明的半导体装置中的与上述实施方式所说明的半导体装置相同的构成要素可以参照上述实施方式。
[0249]〈半导体装置的结构〉图40A和40B是本实施方式中说明的像素501的俯视图。图40A是没有设置公共电极 521的像素501的俯视图，图40B是在图40A中设置有公共电极521的像素501的俯视图。
[0250] 图40A和40B中的像素501包括晶体管103以及与该晶体管103连接的电容器 505。该电容器505包括具有高于半导体膜111的导电率的半导体膜519、使用透光性导电膜形成的公共电极521、以及包含于晶体管103中的透光性绝缘膜（图40A和40B中未图示)。就是说，电容器505具有透光性。另外，具有高于半导体膜111的导电率的半导体膜519与晶体管103的导电膜113连接且用作像素电极。公共电极521具有开口（狭缝)。通过对公共电极与像素电极之间施加电场，半导体膜519、透光性绝缘膜及公共电极521彼此重叠的区域用作电容器，并且液晶被控制为与衬底平行的方向上取向。因此，FFS模式液晶显示装置实现广视角和高图像质量。
[0251] 图41是沿着图40B的点划线A1-A2的衬底102的截面图。
[0252] 本实施方式的像素501的截面结构如下。包括晶体管103的栅电极的扫描线107 设置在衬底102上。栅极绝缘膜127设置在扫描线107上。半导体膜111设置在栅极绝缘膜127的与扫描线107重叠的区域上，并且，具有高于半导体膜111的导电率的半导体膜519设置在栅极绝缘膜127上。包括晶体管103的源电极的信号线109以及包括晶体管 103的漏电极的导电膜113设置在半导体膜111及栅极绝缘膜127上。包括漏电极的导电膜113与半导体膜519连接，并且，具有高于半导体膜111的导电率的半导体膜519用作像素电极。用作晶体管103的保护绝缘膜的绝缘膜129、绝缘膜131及绝缘膜132设置在栅极绝缘膜127、信号线109、半导体膜111、导电膜113及半导体膜519上。公共电极521设置在绝缘膜129、绝缘膜131及绝缘膜132上。公共电极521在像素部中连续地设置而在各像素之间不分离。此外，基底绝缘膜也可以设置在衬底102与扫描线107及栅极绝缘膜 127之间。
[0253] 具有高于半导体膜111的导电率的半导体膜519可以适当地由与实施方式2所说明的半导体膜119及实施方式3所说明的半导体膜319相同的半导体膜而形成。公共电极 521可以使用与实施方式1所说明的像素电极121相同的材料形成。
[0254] 本实施方式的电容器505的一个电极使用具有高于半导体膜111的导电率且与晶体管的导电膜113连接的半导体膜而形成，为此，导电膜113和半导体膜519可以彼此直接连接而不需要形成开口部，并且，可以提高晶体管103及电容器505的平坦性。另外，不设置电容线而将具有透光性的公共电极521用作电容线，由此可以进一步提高像素501的开口率。
[0255] 实施方式5 在本实施方式中，将参照图36B、图42、图43A和43B以及图44A和44B说明可用于扫描线驱动电路104及信号线驱动电路106的晶体管。
[0256] 图36B所示的晶体管685包括在衬底102上的栅电极607、在栅电极607上的栅极绝缘膜127、在栅极绝缘膜127的与栅电极607重叠的区域上的半导体膜111、在半导体膜 111及栅极绝缘膜127上的源电极609及漏电极613。此外，用作晶体管685的保护绝缘膜的绝缘膜129、绝缘膜131及绝缘膜132设置在栅极绝缘膜127、源电极609、半导体膜111 及漏电极613上。导电膜687设置在绝缘膜132上。导电膜687隔着半导体膜111与栅电极607重叠。
[0257] 在晶体管685中，设置有隔着半导体膜111与栅电极607重叠的导电膜687,由此，可以减少在不同的漏极电压下通态电流的上升时的栅电压的偏差。此外，可以在半导体膜 111的对置于导电膜687的一侧中控制源电极与漏电极之间流过的电流，由此，可以减少在不同晶体管之间的电特性的偏差。此外，通过设置导电膜687,可以降低周围的电场的变化给半导体膜111带来的影响；因此，可以提高晶体管的可靠性。此外，当导电膜687的电位等于或大致等于最低电位（Vss;例如，在源电极609的电位为基准电位的情况下的源电极 609的电位）时，可以减少晶体管的阈值电压的变动，并且可以提高晶体管的可靠性。
[0258] 此外，优选的是，在源电极609与漏电极613之间的导电膜687的宽度的长度短于源电极609与漏电极613之间的距离。换言之，优选的是，导电膜687设置在与晶体管685 的半导体膜111的沟道形成区的一部分重叠的位置。当通过上述方式设置导电膜687且在半导体膜111与导电膜687之间的距离短时，S卩，当用作保护绝缘膜的绝缘膜129、绝缘膜 131及绝缘膜132的厚度薄时，可以减小对导电膜687的电场的影响，并且，可以缩小晶体管 685的阈值电压的变动范围。
[0259] 将参照图42、图43A和43B以及图44A和44B说明施加于晶体管685中的导电膜 687的电压以及晶体管的工作的计算结果。
[0260] 图42示出用于模拟的晶体管的结构。另外，由矽谷科技有限公司（SilvacoInc.) 制造的器件模拟软件"Atlas"用于计算。
[0261] 在图42的晶体管中，栅极绝缘膜703设置在栅电极701上；氧化物半导体膜705 作为半导体膜设置在栅极绝缘膜703上；源电极707及漏电极709设置在氧化物半导体膜 705上；用作保护绝缘膜的绝缘膜711设置在栅极绝缘膜703、氧化物半导体膜705、源电极 707及漏电极709上；并且，导电膜713设置在绝缘膜711上。
[0262] 此外，在计算中，栅电极701的功函数ΦΜ设定为5.OeV。栅极绝缘膜703具有介电常数为7. 5的400nm厚的膜以及介电常数为4. 1的50nm厚的膜的叠层结构。氧化物半导体膜705是IGZO(111)单层。IGZO层的带隙Eg为3. 15eV，电子亲和力γ为4. 6eV，介电常数为15,电子迁移率为lOcmVVs，供体密度Nd为IX1013/cm3。源电极707及漏电极709 的功函数Φsd为4. 6eV，得到氧化物半导体膜705与源电极707及漏电极709之间的欧姆接触。绝缘膜711的介电常数为3. 9,其厚度为550nm。导电膜713的功函数ΦΜ为4. 8eV。注意，不考虑氧化物半导体膜705中的缺陷能级或表面散射等。此外，晶体管的沟道长度及沟道宽度分别为3μm及50μm。
[0263] 接着，图43A及43B示出导电膜713的电位处于浮动状态的晶体管以及导电膜713 的电位固定为OV的晶体管的Id-Vg特性的计算结果。
[0264] 图43A示出在对晶体管的栅电极701施加0V，对源电极707施加0V，对漏电极709 施加10V，且导电膜713处于浮动状态的情况下的等电位曲线。此外，图43B示出在对晶体管的栅电极701施加0V，对源电极707施加0V，对漏电极709施加10V，对导电膜713施加与源电极707相等的电位（这里，OV电位）的情况下的等电位曲线。
[0265] 在图43A和43B中，虚线箭头示出绝缘膜711中的电场的方向。在垂直于等电位曲线的方向上且从高电位向低电位产生电场。另外，图44A及44B示出图43A及43B所示的晶体管的电流电压曲线。横轴示出栅电极的电压，纵轴示出漏电极的电流。在图44A及 44B中，由连接黑色圆点得到的曲线是在漏极电压（Vd)为IV的情况下的电流电压曲线，由连接白色圆点得到的曲线是在漏极电压（Vd)为IOV的情况下的电流电压曲线。
[0266] 图44A所示的电流电压曲线表示在导电膜713处于浮动状态的情况下，当漏极电压Vd为IOV时通态电流开始流动的栅电压比当漏极电压Vd为IV时更向负方向移动。也就是说，通态电流开始流动的栅电压根据漏极电压而决定。
[0267] 当栅电压为0V，漏极电压为IOV时，如图43A的虚线箭头所示，从导电膜713向氧化物半导体膜705的背沟道的电场产生。此外，导电膜713的电位上升到5V左右，因为被施加IOV的漏极电压（Vd)。另外，导电膜713靠近氧化物半导体膜705 ;由此，导电膜713 的电位有效地用作正电位。因此，背沟道一侧的电子过分地被激发，在背沟道中流过的电流增加，由此，电流电压特性的阈值电压向负方向漂移。
[0268] 另一方面，与漏极电压无关，在图44B中的电流电压曲线之一的通态电流开始流过的栅电压与其它的栅电极一致。
[0269] 如图43B所示，在绝缘膜711中，从漏电极709向导电膜713产生电场，这是意味着，导电膜713具有实质上排除背沟道一侧的电子的功能。因此，与图44A所示的曲线相比，通态电流开始流过的栅电压稍微向正方向漂移。
[0270] 根据上述说明，当导电膜被设置为与氧化物半导体膜的沟道形成区重叠，且该导电膜的电位固定为OV时，可以减少不同漏极电压的通态电流开始流过的栅电压的偏差。
[0271] 实施方式6 在本实施方式中，将说明在上述实施方式所说明的包括在半导体装置中的晶体管及电容器中，可以应用于作为半导体膜的氧化物半导体膜的一个方式。
[0272] 上述氧化物半导体膜优选使用非晶氧化物半导体、单晶氧化物半导体、多晶氧化物半导体以及包括结晶部的氧化物半导体（C轴取向结晶氧化物半导体（CAxisAligned CrystallineOxideSemiconductor) :CAAC_0S)中的任一种形成。
[0273] CAAC-OS膜是包含多个结晶部的氧化物半导体膜的一种，大部分的结晶部能够容纳在一边短于IOOnm的立方体内。因此，有时包括在CAAC-OS膜中的结晶部能够容纳在一边短于l〇nm、短于5nm或短于3nm的立方体内。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体膜。下面，详细说明CAAC-OS膜。
[0274]在CAAC-0S膜的透射电子显微镜（TEM !Transmission Electron Microscope)图像中，观察不到结晶部之间的明确的边界，即，晶界（grain boundary)。因此，在CAAC-OS膜中，不容易发生起因于晶界的电子迁移率的降低。
[0275] 根据在大致平行于样品面的方向上进行观察的CAAC-OS膜的TEM图像(截面TEM 图像)，在结晶部中金属原子排列为层状。各金属原子层具有由被形成CAAC-OS膜的面（以下，被形成CAAC-OS膜的面称为形成面）或CAAC-OS膜的顶面反映的形状，并被排列为平行于CAAC-OS膜的形成面或顶面。
[0276] 另一方面，根据在大致垂直于样品面的方向观察的CAAC-OS膜的TEM图像(平面 TEM图像)，在结晶部中金属原子排列为三角形状或六角形状。但是，在不同的结晶部之间，金属原子的排列没有规律性。
[0277] 根据截面TEM图像以及平面TEM图像的结果，在CAAC-OS膜的结晶部中观察到取向性。
[0278] 使用X射线衍射（XRD:X-RayDiffraction)装置对CAAC-OS膜进行结构分析。例如，当通过面外（out-of-plane)法来分析具有InGaZnO4结晶的CAAC-OS膜时，在衍射角度 (2Θ)为3Γ附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的（009)面，由此可知 CAAC-OS膜中的结晶具有c轴取向性，并且该c轴在大致垂直于CAAC-OS膜的形成面或顶面的方向上取向。
[0279] 另一方面，当通过在大致垂直于c轴的方向上X线入射到样品的面内（in-plane) 法分析CAAC-OS膜时，在2Θ为56°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的（110)面。在此，在2Θ固定为56°附近并在以样品面的法线向量为轴（Φ轴）旋转样品的条件下进行分析（Φ扫描)。在该样品是InGaZnO4的单晶氧化物半导体膜的情况下，出现六个峰值。该六个峰值来源于相当于（110)面的结晶面。另一方面，在该样品是CAAC-OS 膜的情况下，即使在2Θ固定为56°附近的状态下进行Φ扫描也不能观察到明确的峰值。
[0280] 根据上述结果，在具有c轴取向的CAAC-OS膜中，虽然a轴及b轴的方向在结晶部之间不同，但是C轴在平行于形成面的法线向量或顶面的法线向量的方向上取向。因此，在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的a-b面平行的面。
[0281] 注意，结晶部在形成CAAC-OS膜的同时或通过如加热处理等晶化处理形成。如上所述，结晶的c轴在平行于CAAC-OS膜的形成面的法线向量或顶面的法线向量的方向上取向。由此，例如，在CAAC-OS膜的形状因蚀刻等变化的情况下，结晶的c轴不一定平行于 CAAC-OS膜的形成面的法线向量或顶面的法线向量。
[0282] 此外，CAAC-OS膜中的晶化度不一定均匀。例如，在形成CAAC-OS膜的结晶成长从膜的顶面附近开始的情况下，顶面附近的晶化度有时高于形成面附近的晶化度。另外，当杂质添加于CAAC-OS膜时，添加有杂质的区域中的晶化度变化，CAAC-OS膜中的晶化度根据区域而变化。
[0283] 注意，当通过面外法分析包含InGaZnO4结晶的CAAC-OS膜时，除了3Γ附近的2 Θ 峰值之外，还可以观察到36°附近的2 Θ峰值。36°附近的2 Θ峰值示出没有c轴取向性的结晶包含在CAAC-OS膜的一部分中。优选的是，在CAAC-OS膜中，出现3Γ附近的2 Θ峰值而不出现36°附近的2 Θ峰值。
[0284] 作为形成CAAC-OS膜的方法有三个方法。
[0285] 第一方法是，在KKTC至450°C的范围的温度下形成氧化物半导体膜，在该氧化物半导体膜中，形成有c轴在平行于形成氧化物半导体膜的面的法线向量或氧化物半导体膜的表面的法线向量的方向上取向的结晶部。
[0286] 第二方法是，以薄厚度形成氧化物半导体膜，然后在200°C至700°C的范围的温度下进行加热，以在氧化物半导体膜中形成有c轴在平行于被形成氧化物半导体膜的面的法线向量或氧化物半导体膜的表面的法线向量的方向上取向的结晶部。
[0287] 第三方法是，以薄厚度形成第一氧化物半导体膜，然后在200°C至700°C的范围的温度下进行加热，并形成第二氧化物半导体膜，来在第二氧化物半导体膜中形成有c轴在平行于被形成第二氧化物半导体膜的面的法线向量或第二氧化物半导体膜的顶面的法线向量的方向上取向的结晶部。
[0288] 在使用CAAC-OS膜作为氧化物半导体膜的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。因此，使用CAAC-OS膜作为氧化物半导体膜的晶体管具有高可靠性。
[0289] 此外，优选的是，CAAC-OS膜通过溅射法使用多晶的氧化物半导体溅射靶材形成。当离子碰撞到该溅射靶材时，包含在溅射靶材中的结晶区域有可能沿着a-b面劈开；换言之，具有平行于a-b面的面的平板状或颗粒状的溅射粒子有可能从溅射靶材剥离。此时，该平板状或颗粒状的溅射粒子在保持结晶状态的同时到达待形成CAAC-OS膜的面，由此可以形成CAAC-OS膜。
[0290] 为了形成CAAC-OS膜，优选使用如下条件。
[0291] 通过降低成膜时的杂质的混入，可以防止因杂质导致的结晶状态的破坏。例如，也可以降低存在于成膜室内的杂质(例如，氢、水、二氧化碳或氮)的浓度。另外，也可以降低成膜气体中的杂质浓度。具体而言，使用露点为_80°C或更低，优选为-KKTC或更低的成膜气体。
[0292] 通过增高成膜时的被形成CAAC-OS膜的面的加热温度(例如，衬底加热温度)，在溅射粒子到达被形成CAAC-OS膜的面之后容易发生溅射粒子的迁移（migration)。具体而言，成膜时的被CAAC-OS膜形成的面的加热温度高于或等于KKTC且低于或等于740°C，优选高于或等于150°C且低于或等于500°C。通过增高成膜时的被形成CAAC-OS膜的面的温度，当平板状或颗粒状的溅射粒子到达被形成CAAC-OS膜的面时，在该面上发生迁移，使得溅射粒子的平坦的面附着到上述面上。
[0293]另外，优选的是，增高成膜气体中的氧比例并使电力最优化，以减轻成膜时的等离子体损伤。成膜气体中的氧比例为30vol. %或更高，优选为100vol. %。
[0294] 作为溅射靶材的一个例子，以下说明In-Ga-Zn类氧化物靶材。
[0295] 通过以规定的摩尔数比混合InOx粉末、GaOY粉末及ZnOz粉末，施加压力，并在高于或等于1000°C且低于或等于1500°C的温度下进行加热处理，来制造多晶的In-Ga-Zn类金属氧化物靶材。该加压处理也可以与进行冷却的同时进行，或者也可以与进行加热的同时进行。X、Y及Z都是给定正数。在此，InOx粉末与GaOγ粉末及ZnO2粉末的规定的摩尔数比例如为2 :2 :1、8 :4 :3、3 :1 :1、1 :1 :1、4 :2 :3或3 :1 :2。粉末的种类及混合粉末时的摩尔数比也可以根据所希望的溅射靶材适当地决定。
[0296] 另外，氧化物半导体膜也可以具有层叠有多个氧化物半导体膜的结构。例如，氧化物半导体膜也可以具有使用彼此不同的原子数比的金属氧化物的第一氧化物半导体膜和第二氧化物半导体膜的叠层。例如，第一氧化物半导体膜可以使用包含两种金属的氧化物、包含三种金属的氧化物、以及包含四种金属的氧化物中之一而形成，并且，第二氧化物半导体膜可以使用与用于第一氧化物半导体膜的氧化物不同的氧化物而形成。
[0297] 或者，氧化物半导体膜也可以具有两层结构，其中，第一氧化物半导体膜和第二氧化物半导体膜的构成元素相同，而该第一氧化物半导体膜和第二氧化物半导体膜的构成元素的原子数比不同。例如，第一氧化物半导体膜也可以具有原子数比为3 :1 :2的In、Ga和 Zn,第二氧化物半导体膜也可以具有原子数比为1 :1 :1的In、Ga和Zn。此外，第一氧化物半导体膜也可以具有原子数比为2 :1 :3的In、Ga和Zn,第二氧化物半导体膜也可以具有原子数比为1 :3 :2的In、Ga和Zn。注意，各氧化物半导体膜的原子数比中各原子的比例在 ±20%的范围内变动作为误差。
[0298] 此时，在第一氧化物半导体膜与第二氧化物半导体膜中的离栅电极近的一个氧化物半导体膜(沟道一侧的氧化物半导体膜）中，In与Ga的原子数比优选为如下：In>Ga。在离栅电极远的另一个氧化物半导体膜(背沟道一侧的氧化物半导体膜）中，In与Ga的原子数比优选为如下：In<Ga。通过使用这些氧化物半导体膜的叠层结构，可以形成场效应迁移率高的晶体管。另一方面，离栅电极近的氧化物半导体膜(沟道一侧的氧化物半导体膜）中的In与Ga的原子数比满足In<Ga的关系，并且，背沟道一侧的氧化物半导体膜中的In与Ga的原子数比满足In>Ga的关系，由此，可以减少晶体管的阈值电压的随时间或因可靠性测试导致的变动。
[0299] 具有原子数比为1 :3 :2的In、Ga和Zn的第一氧化物半导体膜可以通过溅射法使用原子数比为1 :3 :2的氧化物靶材在如下条件下形成，衬底温度为室温，溅射气体为氩或氩及氧的混合气体。具有原子数比为3 :1 :2的In、Ga和Zn的第二氧化物半导体膜可以通过溅射法使用原子数比为3 :1 :2的氧化物靶材以与第一氧化物半导体膜相同的方式形成。 [0300] 此外，氧化物半导体膜也可以具有第一氧化物半导体膜、第二氧化物半导体膜及第三氧化物半导体膜的三层结构，其中，各膜中的构成元素相同，并且，第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的原子数比不同。将参照图29说明氧化物半导体膜具有三层结构的情况。
[0301] 在图29所示的晶体管中，从栅极绝缘膜127 -侧依次层叠有第一氧化物半导体膜199a、第二氧化物半导体膜199b及第三氧化物半导体膜199c。作为构成第一氧化物半导体膜199a及第三氧化物半导体膜199c的材料，使用以InMlxZnyOz (X彡1，y> 1，z> 0，Ml=Ga或Hf等)表示的材料。注意，在第一氧化物半导体膜199a及第三氧化物半导体膜 199c的材料包含Ga的情况下，包含大比例Ga的材料，具体而言，可以以InMlxZnyOz表示且 X大于10的材料是不适合的，因为在成膜时有可能发生粉末。
[0302] 作为第二氧化物半导体膜199b的材料，使用可以以InM2xZny0z(X彡1，y彡X，z > 0,M2=Ga或Sn等）表示的材料。
[0303] 适当地选择第一至第三氧化物半导体膜199a至199c的材料以形成阱（well)结构，在该阱结构中，与第一及第三氧化物半导体膜199a及199c的传导带相比第二氧化物半导体膜199b的传导带离真空能级更深。
[0304] 此外，在氧化物半导体膜中第14族元素的硅和碳是供体供应源，由此，包含在氧化物半导体膜中的硅或碳使该氧化物半导体膜为η型。由此，包含在氧化物半导体膜中的硅浓度及包含在氧化物半导体膜中的碳浓度小于或等于3Χ1018/cm3,优选小于或等于 3X1017/cm3。尤其优选的是，采用第一及第三氧化物半导体膜199a及199c夹住或围绕用作载流子路径的第二氧化物半导体膜199b的结构，以不使多量的第14族元素混入到第二氧化物半导体膜199b中。也就是说，第一及第三氧化物半导体膜199a及199c也可以称为阻挡膜，该阻挡膜防止如硅和碳的第14族元素混入到第二氧化物半导体膜199b中。
[0305] 例如，第一氧化物半导体膜199a中的In、Ga和Zn的原子数比可以为1 :3 :2,第二氧化物半导体膜199b中的In、Ga和Zn的原子数比可以为3 :1 :2,第三氧化物半导体膜 199c中的In、Ga和Zn的原子数比可以为1 :1 :1。此外，第三氧化物半导体膜199c可以通过溅射法使用包含原子数比为1 :1 :1的In、Ga和Zn的氧化物靶材来形成。
[0306] 或者，也可以采用三层结构，其中，第一氧化物半导体膜199a包含原子数比为1 : 3 :2的In、Ga和Zn,第二氧化物半导体膜199b包含原子数比为1 :1 :1或1 :3 :2的In、Ga 和Zn,并且第三氧化物半导体膜199c包含原子数比为I:3 :2的In、Ga和Zn。
[0307] 由于第一至第三氧化物半导体膜199a至199c的构成元素相同，所以第二氧化物半导体膜199b在与第一氧化物半导体膜199a之间的界面处具有较少缺陷能级（陷阱能级)。详细地说，该缺陷能级（陷阱能级）比栅极绝缘膜127与第一氧化物半导体膜199a之间的界面处的缺陷能级少。由此，当通过上述方式层叠氧化物半导体膜时，可以减少晶体管的阈值电压的随时间或因可靠性测试导致的变动。
[0308] 此外，当适当地选择第一至第三氧化物半导体膜199a至199c的材料以形成阱结构，在该阱结构中，与第一及第三氧化物半导体膜199a及199c的传导带相比第二氧化物半导体膜199b的传导带离真空能级更深时，可以提高晶体管的场效应迁移率，并可以减少晶体管的阈值电压的随时间或因可靠性测试导致的变动。
[0309] 另外，第一至第三氧化物半导体膜199a至199c也可以使用结晶性不同的氧化物半导体而形成。也就是说，第一至第三氧化物半导体膜199a至199c也可以适当地使用单晶氧化物半导体、多晶氧化物半导体、微晶氧化物半导体、非晶氧化物半导体及CAAC-OS而形成。当使用非晶氧化物半导体膜作为第一至第三氧化物半导体膜199a至199c中的任一个时，氧化物半导体膜的内部应力或外部应力缓和，晶体管的特性偏差减小，并且，可以减少晶体管的阈值电压的随时间或因可靠性测试导致的变动。
[0310] 至少可用作沟道形成区的第二氧化物半导体膜199b优选为CAAC-OS膜。背沟道一侧的氧化物半导体膜，在本实施方式中，第三氧化物半导体膜199c优选为非晶氧化物半导体膜或CAAC-OS膜。通过上述结构，可以减少晶体管的阈值电压的随时间或因可靠性测试导致的变动。
[0311] 本实施方式所示的结构等可以与其他实施方式和实施例所示的结构适当地组合。
[0312] 实施方式7 使用上述实施方式所示的晶体管及电容器的例子可以制造具有显示功能的半导体装置（也称为显示装置)。此外，包括晶体管的驱动电路的一部分或全部可以形成在形成有像素部的同一个衬底上，来可以形成系统整合型面板（system-on-panel)。在本实施方式中，参照图30A至30C、图31A和31B、以及图32A至32C说明使用上述实施方式所示的晶体管例子的显示装置的例子。图31A和图31B是示出沿着图30B中的点划线M-N的截面结构的截面图。此外，图31A及31B示出像素部的结构的仅一部分。
[0313] 在图30A中，密封剂905被设置为围绕设置在第一衬底901上的像素部902,并且该像素部902由密封剂905和第二衬底906密封。在图30A中，信号线驱动电路903及扫描线驱动电路904使用单晶半导体或多晶半导体形成在另行准备的衬底上，且安装在第一衬底901上的与由密封剂905围绕的区域不同的区域中。此外，各种信号及电位从柔性印刷电路（Flexibleprintedcircuit:FPC)918a和FPC918b供应给信号线驱动电路903、扫描线驱动电路904以及像素部902。
[0314] 在图30B和30C中，密封剂905被设置为围绕设置在第一衬底901上的像素部902 和扫描线驱动电路904。第二衬底906设置在像素部902和扫描线驱动电路904上。因此，像素部902及扫描线驱动电路904与显示元件一起由第一衬底901、密封剂905以及第二衬底906密封。在图30B和30C中，使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路903安装在第一衬底901上的与由密封剂905围绕的区域不同的区域中。在图30B和30C中，各种信号及电位从FPC918供应给信号线驱动电路903、扫描线驱动电路904以及像素部902。
[0315] 虽然图30B和30C示出另行形成信号线驱动电路903并且将其安装在第一衬底 901的例子，但是不一定需要采用该结构。可以另行形成扫描线驱动电路并进行安装，或者，也可以仅另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分并进行安装。
[0316] 另外，对另行形成的驱动电路的连接方法没有特别的限制，而可以使用玻璃覆晶封装（ChipOnGlass:C0G)方法、引线键合方法或卷带式自动接合（TapeAutomated Bonding:TAB)方法等。图30A示出通过COG方法安装信号线驱动电路903及扫描线驱动电路904的例子，图30B示出通过COG方法安装信号线驱动电路903的例子。图30C示出通过TAB方法安装信号线驱动电路903的例子。
[0317] 显示装置在其范畴内包括密封有显示元件的面板、以及包括控制器的IC等安装在该面板上的模块。
[0318] 注意，本说明书中的显示装置是指图像显示装置或显示装置。该显示装置也可以用作光源(包括照明装置)。另外，显示装置在其范畴内还包括以下模块：安装有如FPC或 TCP的连接器的模块；具有TCP的模块，在该TCP的端部设置有印刷线路板；集成电路（IC) 通过COG方法直接安装在显示元件上的模块。
[0319] 设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管；上述实施方式所示的晶体管中的任一个可以用于该多个晶体管。
[0320] 作为设置在显示装置中的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件在其范畴内包括由电流或电压控制亮度的元件，并且，具体而言在其范畴内包括无机电致发光（ElectroLuminescence:EL)元件以及有机EL元件。此外，可以使用由于电子墨水等的电作用而改变对比度的显示媒介。图31A和 3IB示出包含液晶元件作为显示元件的液晶显示装置的例子。
[0321] 图31A所示的液晶显示装置是垂直电场方式的液晶显示装置。该液晶显示装置包括连接端子电极915及端子电极916。连接端子电极915及端子电极916通过各向异性导电剂919电连接到FPC918所具有的端子。
[0322] 连接端子电极915使用与第一电极930相同的导电膜形成。端子电极916使用与晶体管910及911的源电极及漏电极相同的导电膜形成。
[0323] 此外，设置在第一衬底901上的像素部902和扫描线驱动电路904各自包括多个晶体管，并且，示出包括在像素部902中的晶体管910以及包括在扫描线驱动电路904中的晶体管911作为例子。相当于实施方式1中的绝缘膜129、绝缘膜131及绝缘膜132的绝缘膜924设置在晶体管910及晶体管911上。此外，绝缘膜923用作基底膜。
[0324] 在本实施方式中，可以使用实施方式1所示的晶体管作为晶体管910。此外，可以使用实施方式5所示的导电膜917设置在与晶体管911的氧化物半导体膜的沟道形成区的一部分重叠的位置的晶体管作为晶体管911。电容器926使用氧化物半导体膜927、绝缘膜 924及第一电极930形成。氧化物半导体膜927通过电极928电连接于电容线929。电极 928使用与晶体管910及911的源电极及漏电极相同的材料及工序形成。电容线929使用与晶体管910及911的栅电极相同的材料及工序形成。虽然在此示出了实施方式1所示的电容器作为电容器926,但是也可以适当地使用其他实施方式中的电容器。
[0325] 包含在像素部902中的晶体管910与显示元件电连接，以形成显示面板。对显示元件只要能够进行显示就没有特别的限制，而可以使用各种各样的显示元件。
[0326] 用作显示元件的液晶元件913包括第一电极930、第二电极931以及液晶层908。用作取向膜的绝缘膜932及绝缘膜933被设置为夹持液晶层908。第二电极931设置在第二衬底906 -侧，并且，第一电极930隔着液晶层908与第二电极931重叠。
[0327] 用来对显示元件施加电压的第一电极及第二电极(各自也称为像素电极、公共电极、对置电极等）也可以根据取出光的方向、设置电极的位置以及电极的图案结构具有透光性或反射性。
[0328] 第一电极930及第二电极931可以适当地使用与实施方式1所示的像素电极121 及对置电极154相同的材料形成。
[0329] 间隔物935是通过选择性地蚀刻绝缘膜而得到的柱状间隔物，且是为了控制第一电极930与第二电极931之间的距离（单元间隙；cellgap)而设置的。此外，也可以使用球状间隔物。
[0330] 在使用液晶元件作为显示元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
[0331] 另外，也可以使用不需要取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，且是在胆甾相液晶的温度升高的期间中，在即将胆留相转变成各向同性相之前呈现的。蓝相只出现在较窄的温度范围内；所以，为了扩大温度范围混合有手性试剂的液晶组成物用于液晶层。此外，取向膜使用包含氢或水等的有机树脂形成，该氢或水等有可能降低本发明的一个方式的半导体装置的晶体管的电特性。鉴于上述理由，通过使用呈现蓝相的液晶作为液晶层160,可以制造本发明的一个方式的半导体装置而不使用有机树脂，由此，该半导体装置可以具有高可靠性。
[0332] 第一衬底901和第二衬底906由密封剂925固定。作为密封剂925,可以使用有机树脂，诸如热固化树脂或光固化树脂。密封剂925接触于绝缘膜924。密封剂925相当于图 30A至30C所示的密封剂905。
[0333] 在液晶显示装置中，适当地设置黑矩阵(遮光膜)、光学构件(光学衬底）诸如偏振构件、相位差构件或抗反射构件等。例如，也可以通过使用偏振衬底以及相位差衬底而得到圆偏振。此外，也可以使用背光灯、侧光灯等作为光源。
[0334] 由于晶体管容易由静电等损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件形成。
[0335] 接着，将参照图31B说明横向电场方式的液晶显示装置。图31A是横向电场方式的液晶显示装置的一个例子的FFS模式的液晶显示装置。将说明与实施方式4所示的横向电场方式的液晶显示装置不同的结构。
[0336] 在图31B所示的液晶显示装置中，连接端子电极915使用与第一电极940相同的材料及工序形成，端子电极916使用与晶体管910及911的源电极及漏电极相同的材料及工序形成。
[0337] 液晶元件943包括形成在绝缘膜924上的第一电极940、第二电极941以及液晶层908。第一电极940可以适当地使用图31A所不的第一电极930的材料形成。第一电极 940的平面形状为梳齿状、阶梯状、梯子状等。第二电极941用作公共电极，且可以以与实施方式1所示的半导体膜119同样的方式形成。绝缘膜924设置在第一电极940与第二电极 941之间。
[0338] 第二电极941通过电极945与公共布线946连接。另外，电极945使用与晶体管 910及911的源电极及漏电极相同的导电膜形成。公共布线946使用与晶体管910及911 的栅电极相同的材料及工序形成。虽然在此使用实施方式1所示的电容器作为液晶元件 943而进行说明，但是也可以适当地使用其他实施方式所示的电容器。
[0339] 图32A至32C示出图31A的液晶显示装置的例子，其中，与设置在衬底906上的第二电极931电连接的公共连接部(焊盘部）形成在衬底901上。
[0340] 公共连接部设置于与用来粘结衬底901和衬底906的密封剂925重叠的位置，且通过密封剂925所包含的导电粒子与第二电极931电连接。或者，公共连接部设置在不与密封剂925重叠的位置（除了像素部以外)，并且，包含导电粒子的膏剂与密封剂925另行设置，以与公共连接部重叠，由此，公共连接部与第二电极931电连接。
[0341] 图32A是沿着图32B的俯视图中的I-J的公共连接部的截面图。
[0342] 公共电位线975设置在栅极绝缘膜922上且使用与图32A和32C所示的晶体管 910的源电极和漏电极971和973相同的材料及工序形成。
[0343] 此外，公共电位线975由绝缘膜924覆盖，并且，在重叠于公共电位线975的位置，多个开口形成在绝缘膜924中。该开口通过与连接第一电极930与晶体管910的源电极 971和漏电极973中的一个的接触孔相同的工序来形成。
[0344] 此外，公共电位线975通过上述开口与公共电极977连接。公共电极977设置在绝缘膜924上，且使用与连接端子电极915及像素部的第一电极930相同的材料及工序形成。
[0345] 在上述方式中，公共连接部可以在与像素部902的开关元件相同的工序中形成。
[0346] 公共电极977与包括在密封剂中的导电粒子接触，且与衬底906的第二电极931 电连接。
[0347] 此外，如图32C所示，公共电位线985也可以使用与晶体管910的栅电极相同的材料及工序形成。
[0348] 在图32C的公共连接部中，公共电位线985设置在栅极绝缘膜922及绝缘膜924 之下，并且，在重叠于公共电位线985的位置，多个开口形成在栅极绝缘膜922及绝缘膜924 中。这些开口以与连接第一电极930与晶体管910的源电极971和漏电极973中的一个的接触孔相同的工序通过蚀刻绝缘膜924,还选择性地蚀刻栅极绝缘膜922来形成。
[0349] 此外，公共电位线985通过上述开口与公共电极987连接。公共电极987设置在绝缘膜924上，且使用与连接端子电极915及像素部的第一电极930相同的材料及工序形成。
[0350] 如上所述，通过使用上述实施方式所示的晶体管及电容器，可以制造开口率得到提高且具有电荷容量增大的电容器的半导体装置。其结果是，该半导体装置可以具有优良的显示质量。
[0351] 另外，包括在晶体管中的半导体膜的氧化物半导体膜中的氧缺陷及如氢等杂质得到减少，因此，本发明的一个方式的半导体装置具有良好的电特性。
[0352] 本实施方式所示的结构等可以适当地与其他实施方式和实施例所示的结构等组合。
[0353] 实施方式8 本发明的一个方式的半导体装置可以用于各种电子设备(包括游戏机)。电子设备的例子是电视装置(也称为电视或电视接收机)、计算机等的显示器、影像拍摄装置诸如数码相机或数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机(例如，弹珠机（pachinkomachine)及投币游戏机（slotmachine))、框体游戏机。图 33A至33C不出上述电子设备的例子。
[0354] 图33A示出具有显示部的桌子9000。在桌子9000中，显示部9003组装在框体 9001中，并且，映像可以显示在显示部9003上。另外，框体9001由四个桌腿部9002支撑。另外，用于供应电力的电源线9005设置在框体9001中。
[0355] 上述实施方式所示的半导体装置中的任一个可以用于显示部9003。由此，显示部 9003可以具有商显不质量。
[0356] 显示部9003用作触摸屏。当使用者用他/她的手指等按触显示于桌子9000的显示部9003上显示的显示按钮9004时，使用者可以进行屏面操作以及信息输入。并且，当该桌子具有与家电产品进行通信或控制家电产品的功能时，该桌子9000可以用作通过屏面操作控制家电产品的控制装置。例如，通过使用具有图像传感器功能的半导体装置，显示部 9003可以用作触摸屏。
[0357] 另外，显示部9003的屏面也可以通过设置于框体9001的铰链被设置为垂直于地板；由此，该桌子9000也可以用作电视装置。当在小房间里设置大屏面的电视装置时，自由使用的空间减小；但是，当显示部安装在桌子内时，可以有效地利用房间的空间。
[0358] 图33B示出电视装置9100。在电视装置9100中，显示部9103组装在框体9101 中，并且映像可以显示在显示部9103上。此外，框体9101由支架9105支撑。
[0359] 通过使用框体9101的操作开关或离开的遥控操作机9110,可以操作电视装置 9100。通过使用遥控操作机9110的操作键9109,可以控制频道及音量，由此，可以控制显示在显示部9103上的映像。此外，遥控操作机9110也可以设置有显示从该遥控操作机9110 输出的数据的显示部9107。
[0360] 图33B所示的电视装置9100设置有接收机及调制解调器等。通过使用该接收机，电视装置9100可以接收一般的电视广播。再者，当电视装置9100通过调制解调器连接到有线或无线通信网络，可以进行单向（从发送者到接收者）或双向（发送者和接收者之间或接收者之间）的数据通信。
[0361] 上述实施方式所示的半导体装置中的任一个可以用于显示部9103及9107。由此，电视装置可以具有高显示质量。
[0362] 图33C示出计算机9200,该计算机9200包括主体9201、框体9202、显示部9203、键盘9204、外部连接端口 9205、指向装置9206。
[0363] 上述实施方式所示的半导体装置中的任一个可以用于显示部9203。由此，计算机 9200可以具有商显不质量。
[0364] 图34A和34B示出能够折叠的平板终端。图34A示出打开状态的平板终端。平板终端包括框体9630、显示部9631a、显示部9631b、显示模式切换按钮9034、电源按钮9035、省电模式切换按钮9036、卡子9033以及操作按钮9038。
[0365] 上述实施方式所示的半导体装置中的任一个可以用于显示部9631a及9631b。由此，平板终端可以具有高显示质量。
[0366] 触摸屏区域9632a可以设置在显示部9631a的一部分中，在该区域中，通过按触所显示的操作键9638,可以输入数据。此外，显示部9631a的一半只具有显示的功能，并且另一半具有触摸屏的功能。但是，显示部9631a的结构不局限于此，显示部9631a的全部区域也可以具有触摸屏的功能。例如，键盘按钮可以显示在显示部9631a的整个面上，以用作触摸屏，并且显示部9631b可以用作显示屏面。
[0367] 与显示部9631a同样地，触摸屏区域9632b可以设置在显示部9631b中。当使用手指或触屏笔等按触显示在触摸屏上的键盘显示切换按钮9639时，键盘可以显示在显示部9631b上。
[0368] 通过按触输入可以同时控制触摸屏的区域9632a和触摸屏的区域9632b。
[0369] 显示模式切换按钮9034能够在坚屏模式和横屏模式之间以及黑白显示和彩色显示之间等切换。根据内置于平板终端中的光传感器所检测的使用时的外光的光量，省电模式切换按钮9036可以使显示亮度最优化。除了光传感器以外，如陀螺仪和加速度传感器等检测倾斜度的传感器等的其他检测装置也可以安装在平板终端内。
[0370] 虽然在图34A中显示部9631a的显示面积与显示部9631b的显示面积相同，但是本发明的一个方式并不局限于此。显示部9631a的显示面积也可以不同于显示部9631b的显示面积，并且，显示部9631a的显示质量也可以不同于显示部9631b的显示质量。例如，显不部9631a和9631b中的个也可以显不比另Iv更商精细的图像。
[0371] 图34B示出合上状态的平板终端。该平板终端包括框体9630、太阳能电池9633及充放电控制电路9634。图34B示出充放电控制电路9634具有电池9635和DC-DC转换器 9636的例子。
[0372] 由于平板终端可以折叠，所以当不使用平板终端时可以合上框体9630。因此，可以保护显示部9631a和显示部9631b，而使该平板终端具有高耐久性以及长期使用时的提高的可靠性。
[0373] 图34A和34B所示的平板终端还可以具有显示各种各样的信息(例如，静态图像、动态图像、文字图像）的功能、在显示部上显示日历、日期或时刻等的功能、通过触摸输入操作或编辑显示在显示部上的数据的触摸输入功能、通过各种各样的软件(程序）控制处理的功能等。
[0374] 安装在平板终端的表面上的太阳能电池9633可以将电力供应给触摸屏、显示部或图像信号处理器等。注意，太阳能电池9633可以设置在框体9630的一面或两面，因此，可以高效地进行电池9635的充电。使用锂离子电池作为电池9635时，有实现小型化等的优点。
[0375] 将参照图34C的方框图说明图34B所示的充放电控制电路9634的结构和工作。图34C示出太阳能电池9633、电池9635、DC-DC转换器9636、转换器9637、开关SWl至SW3 以及显示部9631。电池9635、DC-DC转换器9636、转换器9637及开关SWl至SW3相当于图 34B的充放电控制电路9634。
[0376] 首先，将说明在使用外光通过太阳能电池9633产生电力时的工作例子。使用 DC-DC转换器9636对太阳能电池所产生的电力进行升压或降压，使得该电力具有用来对电池9635进行充电的电压。当显示部9631使用来自太阳能电池9633的电力工作时，开启开关SW1，并且使用转换器9637将电力的电压升压或降压到显示部9631的工作所需要的电压。另外，当不进行显示部9631上的显示时，关闭开关SWl并且开启开关SW2,来可以对电池9635进行充电。
[0377] 虽然示出了太阳能电池9633作为发电单元的例子，但是对发电单元没有特别的限制，并且电池9635也可以使用如压电元件（piezoelectricelement)或热电转换元件 (拍耳帖元件（Peltierelement))等其他发电单元来进行充电。例如，电池9635也可以使用以无线(不接触）的方式收发电力来可进行充电的无线电力传输模块或组合其他充电方法进行充电。
[0378] 本实施方式所示的结构等可以与其他实施方式和实施例所示的结构适当地组合。
[0379] 实施例1 在本实施例中，使用实施方式2制造液晶显示装置。将说明该液晶显示装置的规格及显示图像。
[0380] 在本实施例中，如图24所示，形成一种液晶显示装置，其中，栅极绝缘膜227具有两层结构，电容器245中的半导体膜119接触于由氮化绝缘膜形成的绝缘膜225,使得用作电容器的一个电极的半导体膜119为η型。表1示出液晶显示装置、信号线驱动电路及扫描线驱动电路的规格。
[0381] [表 1]

【权利要求】
1. 一种半导体装置，包括：衬底；所述衬底上的第一绝缘膜；所述第一绝缘膜上的第二绝缘膜；所述第二绝缘膜上的透光像素电极；晶体管，包括：栅电极；所述栅电极上的所述第一绝缘膜；以及所述第一绝缘膜上且重叠于所述栅电极的半导体膜，该半导体膜电连接于所述像素电极；以及电容器，包括：所述第一绝缘膜的一部分上的用作第一电容电极的能够导电的透光膜；所述第一电容电极上的用作电容介电膜的所述第二绝缘膜；以及所述电容介电膜上的用作第二电容电极的所述像素电极。
2. 根据权利要求1所述的半导体装置，其中在所述第一电容电极与所述第二电容电极之间的区域中部分地蚀刻所述第一绝缘膜。
3. 根据权利要求1所述的半导体装置，其中在所述第一电容电极与所述第二电容电极之间的区域中部分地蚀刻所述第二绝缘膜。
4. 根据权利要求1所述的半导体装置，其中所述第一电容电极及所述半导体膜使用同一的膜形成。
5. 根据权利要求1所述的半导体装置，其中所述第一电容电极及所述半导体膜使用氧化物半导体膜形成。
6. 根据权利要求1所述的半导体装置，其中所述第一电容电极及所述半导体膜使用氧化物半导体膜形成，并且所述第一电容电极还包含浓度高于1 X 1019原子/cm 3且低于或等于1 X 10 22原子 /cm3的掺杂剂。
7. 根据权利要求1所述的半导体装置，还包括夹在所述第二绝缘膜与所述像素电极之间的有机绝缘膜，其中所述像素电极通过所述有机绝缘膜中的开口直接接触于所述第二绝缘膜。
8. 根据权利要求1所述的半导体装置，还包括使用与所述栅电极同一的膜形成的电容线，其中所述第一电容电极通过使用与所述晶体管的源电极或漏电极同一的膜形成的膜连接于所述电容线。
9. 根据权利要求1所述的半导体装置，还包括电容线，其中所述能够导电的透光膜包含半导体材料，并且所述半导体装置当使用时施加到所述电容线的电位始终比施加到所述像素电极的电位低所述电容器的阈值电压以上。
10. -种包括根据权利要求1所述的半导体装置的显示装置。
11. 一种包括根据权利要求1所述的半导体装置的电子设备。
12. -种半导体装置，包括：衬底；所述衬底上的第一绝缘膜；所述第一绝缘膜上的第二绝缘膜；所述第二绝缘膜上的透光像素电极；晶体管，包括：栅电极；所述栅电极上的所述第一绝缘膜；以及所述第一绝缘膜上且重叠于所述栅电极的金属氧化物半导体膜，该金属氧化物半导体膜电连接于所述像素电极；以及电容器，包括：所述第一绝缘膜的至少一部分上的用作第一电容电极的能够导电的透光膜；所述第一电容电极上的用作电容介电膜的所述第二绝缘膜；以及所述电容介电膜上的用作第二电容电极的所述像素电极，其中，所述第一电容电极及所述金属氧化物半导体膜使用同一的膜形成，并且，所述第一绝缘膜及所述第二绝缘膜分别包括第一氧化绝缘膜及第二氧化绝缘膜，该第一氧化绝缘膜及该第二氧化绝缘膜都直接接触于所述金属氧化物半导体膜。
13. 根据权利要求12所述的半导体装置，其中所述第一绝缘膜包括所述第一氧化绝缘膜下的氮化绝缘膜，并且所述第一电容电极直接接触于所述氮化绝缘膜。
14. 根据权利要求12所述的半导体装置，其中所述第二绝缘膜包括所述第二氧化绝缘膜上的氮化绝缘膜，并且所述第一电容电极直接接触于所述氮化绝缘膜。
15. 根据权利要求12所述的半导体装置，其中所述第一电容电极包含浓度高于1 X 1019原子/cm 3且低于或等于1 X 10 22原子/ cm3的掺杂剂。
16. 根据权利要求12所述的半导体装置，还包括夹在所述第二绝缘膜与所述像素电极之间的有机绝缘膜，其中所述像素电极通过所述有机绝缘膜中的开口直接接触于所述第二绝缘膜。
17. 根据权利要求12所述的半导体装置，还包括使用与所述栅电极同一的膜形成的电容线，其中所述第一电容电极通过使用与所述晶体管的源电极或漏电极同一的膜形成的膜连接于所述电容线。
18. 根据权利要求12所述的半导体装置，还包括电容线，其中所述半导体装置当使用时施加到所述电容线的电位始终比施加到所述像素电极的电位低所述电容器的阈值电压以上。
19. 一种包括根据权利要求12所述的半导体装置的显示装置。
20. -种包括根据权利要求12所述的半导体装置的电子设备。
【文档编号】G09F9/30GK104508549SQ201380041283
【公开日】2015年4月8日申请日期:2013年7月24日优先权日:2012年8月3日
【发明者】山崎舜平, 三宅博之, 宍户英明, 小山润, 松林大介, 村山佳右申请人:株式会社半导体能源研究所

完整全部详细技术资料下载

该技术已申请专利。仅供学习研究，如用于商业用途，请联系技术所有人。
技术研发人员：山崎舜平;三宅博之;宍户英明;小山润;松林大介;村山佳右;
技术所有人：株式会社半导体能源研究所;
我是此专利的发明人