显示面板与栅极驱动器的制造方法
【专利摘要】一种显示面板与栅极驱动器，该显示面板包含多条栅极线以及栅极驱动器。该栅极驱动器包含多个串联的驱动级，其中每一驱动级包含输入单元、输出单元、下拉单元与控制单元。输入单元输出移位信号至第一控制节点。输出单元根据移位信号产生栅极驱动信号。下拉单元根据第二控制节点的电压电位而选择性地将栅极驱动信号下拉至第一预设电压。控制单元包含反相器，其中反相器根据移位信号产生控制信号。在控制信号的禁能期间内，控制单元将第二控制节点下拉至第一预设电压。在控制信号的致能期间内，控制单元将第二控制节点上拉至第二预设电压。本发明可避免受到电压浮接造成操作失效的问题，并具有较低的电路面积。
【专利说明】显示面板与栅极驱动器【技术领域】
[0001]本发明涉及一种显示面板，且特别涉及一种显示面板的栅极驱动器。
【背景技术】
[0002]近来，各种液晶显示器的产品已经相当地普及。为了有效地提升液晶显示器的可视面积，适用于窄边框的显示面板技术不断地被提出。
[0003]图1为一种已知的移位暂存电路100的示意图。移位暂存电路100为一种常见的移位暂存电路架构。如图1所示，移位暂存电路100接收移位信号SS，而改变控制节点A的电压电位，以产生栅极驱动信号SR_0UT。
[0004]详细而言，当前级移位暂存电路100输出栅极驱动信号SR_0UT时，本级移位暂存电路100的控制节点A会被扫描控制信号CS拉升至高电位电压。而当本级的移位暂存电路100进行输出栅极驱动信号SR_0UT时，控制节点A为浮接(floating)，此时控制节点A仅可能会经由寄生电容而被时间脉冲信号CLK/XCLK再次进行充电，以使本级移位暂存电路100可正确地输出栅极驱动信号SR_0UT。
[0005]然而，若 开关NI~N3因为元件老化或工艺变异的影响，造成元件的临界电压变小与漏电流1ff变大，可能会使浮接的控制节点A的电压电位无法正确地维持在高电位电压。也就是说，当本级的移位暂存电路100进行输出栅极驱动信号SR_0UT时，控制节点A的电压电位可能会被时间脉冲信号CLK/XCLK充电至更高电位的电压。或者，控制节点A的电压电位会因为漏电流过大而被拉低至低电位电压，进而造成电路操作失效。
[0006]此外，已知的移位暂存电路100使用了较多的开关数进行实现，此架构具有较大的电路面积，而难以适用于窄边框的显示面板上。
[0007]因此，如何能改善移位暂存电路因漏电流的影响而造成操作失效的问题，并同时减少其电路面积，实属当前重要研发课题之一，也成为当前相关领域亟需改进的目标。
【发明内容】
[0008]为解决上述问题，本公开内容的一形式提供了一种显示面板。显示面板包含多条栅极线以及栅极驱动器。栅极驱动器包含多个串联的驱动级。每一驱动级用以输出栅极驱动信号至多条栅极线的对应一个。每一驱动级包含输入单元、输出单元、下拉单元与控制单元。输入单元用以输出移位信号至第一控制节点。输出单元用以根据移位信号产生栅极驱动信号。下拉单元用以根据第二控制节点的电压电位而选择性地将栅极驱动信号下拉至第一预设电压。控制单元包含反相器。反相器用以根据移位信号产生控制信号。控制单元在控制信号的禁能期间内，将第二控制节点下拉至第一预设电压，并在控制信号的致能期间内，将第二控制节点上拉至第二预设电压。
[0009]本公开内容的另一形式提供了一种栅极驱动器。栅极驱动器包含多个串联的驱动级。驱动级中每一个包含输入单元、输出单元、控制单元与下拉单元。输入单元具有输出端。输出单元包含第一输入端与输出端，其中输出单元的第一输入端电性耦接输入单元的输出端，且输出单兀的输出端用以输出栅极驱动信号。控制单兀包含一反相器、第一开关与第二开关。反相器包含输入端与输出端，其中反相器的输入端电性I禹接输入单兀的输出端。第一开关包含第一端、第二端以及控制端，其中第一开关的控制端电性耦接反相单元的输出端，第一开关的第一端用以接收电压。第二开关包含第一端、第二端以及控制端，其中第二开关的控制端电性耦接输入单元的该输出端，第二开关的第一端用以接收第一开关的第二端，且第二开关的第二端用以接收电源信号。下拉单元包含第三开关。第三开关包含第一端、第二端以及控制端，其中第三开关的该控制端电性耦接第二开关的第一端，第三开关的第一端电性耦接输出单元的输出端，且第三开关的第二端用以接收电源信号。
[0010]综上所述，本公开内容所公开的显示面板与栅极驱动器可使内部电路的节点在操作过程中均维持于一特定电压，以避免受到电压浮接造成操作失效的问题，并具有较低的电路面积。
【专利附图】
【附图说明】
[0011]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的说明如下:
[0012]图1为一种 已知的移位暂存电路的示意图；
[0013]图2为根据本公开内容的一实施例示出一种显示面板的示意图；
[0014]图3A为根据本公开内容的一实施例示出栅极驱动器的示意图；
[0015]图3B为根据本公开内容的一实施例示出图3A中的栅极驱动器执行由上往下扫描的操作信号时序示意图；
[0016]图3C为根据本公开内容的一实施例示出图3A中的栅极驱动器执行由下往上扫描的操作信号时序示意图；
[0017]图4为根据本公开内容的一实施例示出驱动级的示意图；
[0018]图5根据本公开内容的一实施例示出图4所示的驱动级的操作信号时序示意图；
[0019]图6A根据本公开内容的一实施例示出在时段Tl内图4的驱动级中各开关的状态示意图；
[0020]图6B根据本公开内容的一实施例示出在时段T2内图4的驱动级中各开关的状态示意图；以及
[0021]图6C为根据本公开内容的一实施例示出在时段T3内第4图的驱动级中各开关的状态示意图。
[0022]附图标记说明如下:
[0023]100、324、440:移位暂存电路 200:显示面板
[0024]240:源极驱动器
[0025]220:图像显示区STV:初始脉冲波形
[0026]222:像素320、400:驱动级
[0027]260、300:栅极驱动器U2D:下移信号
[0028]322、422:输入单元VGH、VGL:预设电压
[0029]SS:移位信号CS:控制信号
[0030]D2U:上移信号444:下拉单元[0031]442:输出单元446a:反相器
[0032]446:控制单元460:缓冲器
[0033]XDONB:电源信号1ff:漏电流
[0034]C:电容X、Y、A、B:控制节点
[0035]DL1、DL2、DL3、DL4、DLN:CLK、XCLK:时间脉冲信号
[0036]数据线GL1、GL2、GL3、GLM:栅极线
[0037]SR[1]、SR[2]、SR[3]、SR[n_l]、
[0038]SR[n]、SR[n+l]、SR_0UT、T1、T2、T3:时段
[0039]SR_0UT[n]:栅极驱动信号 N1、N2、N3、Ml、M2、M3、M4、M5、M6、M7、M8:开关【具体实施方式】
[0040]下文举实施例配合附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作 的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有等同功效的装置，均为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为便于理解，下述说明中相同元件将以相同的符号标示来说明。
[0041]关于本文中所使用的“第一”、“第二”、...等，并非特别指称次序或顺位的意思，也非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
[0042]关于本文中所使用的“约”、“大约”或“大致” 一般通常指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值均视作为近似值，即如“约”、“大约”或“大致”所表示的误差或范围。
[0043]另外，关于本文中所使用的“耦接”或“连接”，均可指二个或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，也可指二个或多个元件相互操作或动作。
[0044]图2为根据本公开内容的一实施例示出一种显示面板200的示意图。如图2所示，显示面板200包括N条数据线DLl~DLN、M条栅极线GLl~GLM、图像显示区220、源极驱动器240以及栅极驱动器260。图像显示区220包括多个像素222。多个像素配置于图像显示区220内，其中每一像素222电性耦接至N条数据线DLl~DLN的对应的那个与M条栅极线GLl~GLM的对应的那个。
[0045]源极驱动器240耦接数据线DLl~DLN，并用以输出数据信号通过数据线DLl~DLN传送至图像显示区220给对应的像素222，而栅极驱动器260耦接栅极线GLl~GLM，并用以输出栅极驱动信号依序至栅极线GLl~GLM，通过栅极线GLl~GLM传送至图像显示区220给对应的像素222。
[0046]图3A为根据本公开内容的一实施例示出栅极驱动器的示意图。为方便说明，图3A的栅极驱动器300示出了具有3级串联的驱动级320。但在图3A中的级数仅为例示，本发明并不以此为限。
[0047]如图3A所示，栅极驱动器300包含多级串联的驱动级320。每一驱动级320用以输出对应的栅极驱动信号SR[n]至栅极线GLl~GLM中的对应的那个。驱动级320包含输入单元322与移位暂存电路324。输入单元322用以根据前级驱动级320输出的栅极驱动信号SR[n-l]与后级驱动级320输出的栅极驱动信号SR[n+l]而选择将上移信号D2U与下移信号U2D输出为移位信号SS至移位暂存电路324，以产生相应的栅极驱动信号SR[n]。举例来说，如图3A所示，第2级驱动级320可接收第I级驱动级320输出的栅极驱动信号SR[1]与第3级驱动级320输出的栅极驱动信号SR[3]，并相应地产生栅极驱动信号SR[2]至图2所标示的栅极线GL2。
[0048]于此实施例中，输入单元322包含开关Ml与开关M2。开关Ml的第一端用以接收下移信号U2D，开关Ml的第二端用以输出移位信号SS，而开关M2的控制端用以接收前级驱动级320输出的栅极驱动信号SR[n-l]。开关M2的第一端电性耦接至开关M2的第二端，开关M2的第二端用以接收上移信号D2U，且开关S2的控制端用以接收后级驱动级320输出的栅极驱动信号SR[n+l]。
[0049]图3B为根据本公开内容的一实施例示出图3A中的栅极驱动器300执行由上往下扫描的操作信号时序示意图。图3C为根据本公开内容的一实施例示出图3A中的栅极驱动器300执行由下往上扫描的操作信号时序示意图。实际上，可根据实际需求通过对上移信号D2U与下移信号U2D进行设定来完成双向扫描的操作。
[0050]举例来说，请一并参照图3A与图3B，其中第I级与第3级的驱动级320的输入单元322还用以接收初始脉冲波形STV。在此例中，栅极驱动器300设置以执行由上往下依序扫描的操作。其中，下移信号U2D设置为具有高电压电位的信号，上移信号D2U设置为具有低电压电位的信号。如图3B所示，当接收到具有高电压电位的初始脉冲波形STV时(也即时段Tl)，第I级驱动级320的输入单元322的开关Ml与第3级驱动级320的输入单元322的开关M2为导通。
[0051]因此，控制节点X的电压电位可拉升至高电压电位，而控制节点Y的电压电位会下拉至低电压电位。而在初始脉冲波形STV转态为低电压电位时(也即时段T2)，第I级驱动级320的输入单元322的开关Ml与第3级驱动级320的输入单元322的开关M2均为关闭，此时控制节点X的电压电位仍保持为高电压电位。换句话说，于时段T2时，第I级驱动级320的输入单元322可输出具有高电压电位的移位信号SS，进而完成由上而下的扫描操作。
[0052]或者，请一并参照图3A与图3C。在此例中，栅极驱动器300设置以执行由下往上依序扫描的操作。其中，与图3B的设置方式相反，下移信号U2D设置为具有低电压电位的信号，上移信号D2U设置为具有高电压电位的信号。如图3C所示，当接收到具有高电压电位的初始脉冲波形STV时(也即时段Tl)，第I级驱动级320的输入单元322的开关Ml与第3级驱动级320的输入单元322的开关M2为导通。
[0053]因此，控制节点X的电压电位下拉至低电压电位，而控制节点Y的电压电位拉升至高电压电位。而在时段T2时，初始脉冲波形STV转态为低电压电位，第I级驱动级320的输入单元322的开关Ml与第3级驱动级320的输入单元322的开关M2均为关闭，此时控制节点Y的电压电位仍保持为高电压电位。换句话说，于时段T2时，第3级驱动级320的输入单元322可输出具有高电压电位的移位信号SS，进而完成由下而上的扫描操作。
[0054]以下段落将提出各个实施例，来说明上述驱动级320的功能与应用，但本公开内容并不仅以下所列的实施例为限。
[0055]图4为根据本公开内容的一实施例示出驱动级的示意图。如图4所示，驱动级400包含输入单元422与移位暂存电路440。移位暂存电路440包含输出单元442、下拉单元444与控制单元446。
[0056]以操作而言，输入单元422用以输出移位信号SS至控制节点A。输出单元442用以根据移位信号SS产生栅极驱动信号SR [η]。下拉单元444用以根据控制节点B的电压电位而选择性地将栅极驱动信号SR [η]与控制节点A下拉至预设电压VGL。控制单元446包含反相器446a。反相器446a的输入端电性耦接至控制节点A，以接收移位信号SS而产生控制信号CS，其中控制信号CS反相于移位信号SS。
[0057]于此实施例中，控制单元446在控制信号CS的禁能期间(也即处于低电位的时间)，将控制节点B下拉至预设电压VGL。控制单元446在控制信号CS的致能期间内(也即处于高电位的时间)，将控制节点B上拉至预设电压VGH。其中，预设电压VGH设置为高于预设电压VGL。如此，在驱动级400的操作过程中，可确保其控制节点B不会出现浮接的状态，以避免电路因为漏电流过大而操作失效的情况。具体详细操作将于后续一并进行说明。
[0058]如图4所示，控制单元446还包含开关M3与开关M4。开关M3的第一端用以接收预设电压VGH，开关M3的控制端电性耦接至反相器446a的输出端，以接收控制信号CS。开关M3的第二端与开关M4的第一端均电性耦接至控制节点B，开关M4的第二端用以接收电源信号XDONB。
[0059]以操作而言，开关M3根据控制信号CS选择性地导通，以传送预设电压VGH至控制节点B。开关M4根据移位信号SS (也即控制节点A的电压电位)而将电源信号XDONB传送至控制节点B。在正常操作的情形下，电源信号XDONB的电压电位设置为与预设电压VGL相同。换句话说，控制节点B的电压电位可分别通过开关M3与开关M4切换至预设电压VGH或预设电压VGL的电位。而在系统供应电源不稳定或断电时，电源信号XDONB的电压电位会切换至高电压(例如为预设电压VGH)，而使驱动级400输出具有高电压电位的栅极驱动信号SR [η]，以重置多个像素222。
[0060]再者，下拉单元444包含开关Μ5与开关Μ6。开关Μ5的第一端电性耦接至控制节点Α，开关Μ5的控制端与开关Μ6的控制端均电性耦接至控制节点B。开关Μ6的第一端用以输出栅极驱动信号SR[n]，且开关Μ5的第二端与开关M6的第二端均用以接收电源信号XDONB。
[0061]如此，开关M5可在控制节点B的电压电位处于高电压电位(例如为预设电压VGH的电位)时导通，以使控制节点A下拉至预设电压VGL。也就是说，控制节点A的电压电位可经由输入单元422传送的移位信号SS与开关M5调整到不同的电压电位。此外，如先前所述，电源信号XDONB在正常操作下处于预设电压VGL的电位，因此开关M6可在控制节点B的电压电位处于高电压电位(例如为预设电压VGH的电位)时导通，以将栅极驱动信号SR [η]下拉至预设电压VGH的电位。
[0062]如图4所示，输出单元442包含开关Μ7、开关Μ8与电容C。开关Μ7的第一端(也即输出单元442的一输入端)电性耦接控制节点B，以接收移位信号SS，开关Μ7的控制端用以接收预设电压VGH。开关Μ8的第一端(也即输出单元442的另一输入端)用以接收时间脉冲信号CLK/XCLK，开关Μ8的第二端(也即输出单元442的输出端)电性耦接至开关Μ6的第一端，以输出栅极驱动信号SR [η],其中上述的时间脉冲信号CLK与时间脉冲信号XCLK互为反相。电容C电性耦接于开关Μ8的控制端与开关Μ8的第二端之间。[0063]此外，于一些实施例中，驱动级400还可包含缓冲器460。缓冲器460用以输出具有较大驱动能力的栅极驱动信号SR_0UT[n]至对应的栅极线GLl?GLM。
[0064]图5根据本公开内容的一实施例示出图4所示的驱动级的操作信号时序示意图。图6A根据本公开内容的一实施例示出在时段Tl内图4的驱动级400中各开关的状态示意图。为了方便说明，请一并参照图3A、图5与图6A，驱动级400的操作将于以下进行说明。此外，下述操作将以由上往下依序扫描的操作为主。由于由下往上依序扫描的操作可相应类推而得，故于此不再赘述。
[0065]如图5与图6A所示，于时段Tl内，第(N_l)级驱动级400输出的栅极驱动信号SR[n-l]为致能期间(也即处于高电位电压的时段)，且第(N+1)级驱动级400输出的栅极驱动信号SR[n+l]为禁能期间(也即处于低电位电压的时段)。因此，输入单元422中的开关Ml为导通，开关M2为关断(也即不导通)，下移信号U2D被作为移位信号SS而输出至控制节点A。
[0066]如先前所述，由于在由上往下依序扫描的操作中，下移信号U2D设置为高电位电压信号(如图3B所示)，故此时的移位信号SS也为高电位电压信号。反相器446a接收到移位信号SS后，产生具有低电位的控制信号CS。因此，开关M3被关断，开关M4为导通。此时，控制节点B经由导通的开关M3而被电源信号XDONB下拉至预设电压VGL，而关断开关M5与开关M6。
[0067]此外，由于此时间脉冲信号XCLK为低电压电位，开关M7的控制端与第二端之间的电压差足以使开关M7导通，因此移位信号SS可经由开关M7而导通开关M8，使得时间脉冲信号XCLK被作为栅极驱动信号SR [η]进行输出。
[0068]图6Β根据本公开内容的一实施例示出在时段Τ2内第4图的驱动级400中各开关的状态示意图。如图5与图6Β所示，于时段Τ2内，第(N-1)级栅极驱动信号SR[n-l]切换至禁能期间，而第(N+1)级栅极驱动信号SR[n+l]仍保持在禁能期间。因此，开关Ml与开关M2均为关断。由于控制节点A的电压电位在先前时段Tl内已被拉升到高电压电位(例如为预设电压VGH的电位)，故开关M4仍可保持导通。反相器446a也持续输出具有低电压电位的控制信号CS，而使开关M3保持关断。如此一来，在时段T2内，控制节点B的电压电位仍可经由开关M5稳定地下拉至预设电压VGL。
[0069]此外，于时段T2时，时间脉冲信号XCLK切换至高电压电位，而使开关M7关断。然而，由于开关M7的控制端已在时段Tl经由移位信号SS充电至高电压电位，故开关M7仍可保持导通，以将具有高电压电位的时间脉冲信号XCLK作为栅极驱动信号SR[n]进行输出。
[0070]图6C为根据本公开内容的一实施例示出在时段T3内图4的驱动级400中各开关的状态示意图。于时段T3内，如图5与图6C所示，第N级栅极驱动信号SR[n]切换至低电位电压信号，且第(N+1)级栅极驱动信号SR[n+l]切换至致能期间。此时，开关Ml被关断，开关M2为导通。因此，具有低电压电位的上移信号D2U被作为移位信号SS而输出至控制节点A，以关断开关M4。同时，反相器446a会相应地产生具有高电压电位的控制信号CS，而使开关M3导通。控制节点B可经由开关M3而上拉至预设电压VGH，而使开关M5与开关M6导通，进而让控制节点A的电压电位与栅极驱动信号SR[n]均切换至预设电压VGL的电位。
[0071]如上所述，在时段Tl与时段T2中，控制节点B的电压电位可持续经由导通的开关M4维持在预设电压VGL的电位。而在时段T3时，控制节点B的电压电位可经由开关M3而切换并维持在预设电压VGH的电位。换句话说，在整体的操作过程中，第N级驱动级400中的控制节点B的电压电位可稳定地被维持在特定的电压电位(例如预设电压VGH或预设电压VGL)。因此本公开内容所示的栅极驱动器300可避免受到工艺变异、元件老化、漏电流或是寄生电容等等的影响，而造成电路操作失效的情形。
[0072]于本公开内容的各个实施例中，各个开关可为各类型的晶体管，例如为金属氧化物半导体场效晶体管(MOSFET)、底栅型晶体管、顶栅型晶体管、薄膜晶体管等等。上述仅为例示,本公开内容并不以此为限。
[0073]表一列出已知的移位暂存电路100与本公开内容所示的驱动级400的功率消耗比较表。如表一所示，相比较已知的移位暂存电路100，驱动级400在栅极驱动器中使用的级数越多，可具有更明显的功率消耗节省。
[0074]表一
[0075]
【权利要求】
1.一种显不面板，包含: 多条栅极线；以及 一栅极驱动器，包含多个串联的驱动级，其中每一驱动级用以输出一栅极驱动信号至所述多条栅极线的对应一个，每一所述多个驱动级包含: 一输入单元，用以输出一移位信号至一第一控制节点； 一输出单元，用以根据该移位信号产生该栅极驱动信号； 一下拉单元，用以根据一第二控制节点的电压电位而选择性地将该栅极驱动信号下拉至一第一预设电压；以及一控制单元，包含: 一反相器，用以根据该移位信号产生一控制信号，其中该控制 单元在该控制信号的禁能期间内，将该第二控制节点下拉至该第一 预设电压，并在该控制信号的致能期间内，将该第二控制节点上拉 至一第二预设电压。
2.如权利要求1所述的显示面板，其中该控制单元包含: 一第一开关，用以根据该控制信号选择性导通，以传送该第二预设电压至该第二控制节点；以及 一第二开关，用以根据该移位信号选择性导通，以传送一电源信号至该第二控制节点，其中于正常操作下，该电源信号的电压电位为该第一预设电压。
3.如权利要求2所述的显示面板，其中该下拉单元包含: 一第三开关，用以在该第二控制节点的电压电位为该第二预设电压时导通，以将该第一控制节点下拉至该第一预设电压；以及 一第四开关，用以在该第二控制节点的电压电位为该第二预设电压时导通，以将该栅极驱动信号下拉至该第一预设电压。
4.如权利要求3所述的显示面板，其中该第一开关、该第二开关、该第三开关与该第四开关每一个各自包含一第一端、一第二端以及一控制端， 该第一开关的该控制端用以接收该控制信号，该第一开关的该第一端用以接收该第二预设电压，该第一开关的该第二端电性耦接该第二控制节点， 该第二开关的该控制端电性耦接该第一控制节点，该第二开关的该第一端电性耦接该第二控制节点，该第二开关的该第二端用以接收该电源信号， 该第三开关的该控制端电性耦接该第二控制节点，该第三开关的该第一端电性耦接该第一控制节点，该第三开关的该第二端用以接收该电源信号， 该第四开关的该控制端电性耦接该第二控制节点，该第四开关的该第一端用以输出该栅极驱动信号，该第四开关的该第二端用以接收该电源信号。
5.如权利要求1所述的显示面板，其中该输入单元根据一前级驱动级输出的该栅极驱动信号与一后 级驱动级输出的该栅极驱动信号而选择一下移信号与一上移信号的一个作为该移位信号。
6.如权利要求1所述的显示面板，其中该输出单元在该移位信号的致能期间内传送一时间脉冲信号，以作为该栅极驱动信号。
7.一种栅极驱动器，包含多个串联的驱动级，所述多个驱动级中每一个包含:一输入单兀，具有一输出端； 一输出单元，包含: 一第一输入端，电性I禹接该输入单兀的该输出端；以及 一输出端，用以输出一栅极驱动信号；以及一控制单兀，包含: 一反相器，包含: 一输入端，电性耦接该输入单元的该输出端；以及 一输出端； 一第一开关，包含一第一端、一第二端以及一控制端，其中该第一开关的该控制端电性耦接该反相单元的该输出端，该 第一开关的该第一端用以接收一电压；以及 一第二开关，包含一第一端、一第二端以及一控制端，其中该第二开关的该控制端电性耦接该输入单元的该输出端，该第二开关的该第一端用以接收该第一开关的该第二端，且该第二开关的该第二端用以接收一电源信号；以及一下拉单元，包含: 一第三开关，包含一第一端、一第二端以及一控制端，其中该第三开关的该控制端电性耦接该第二开关的该第一端，该第三开关的该第一端电性耦接该输出单元的该输出端，且该第三开关的该第二端用以接收该电源信号。
8.如权利要求7所述的栅极驱动器，其中该下拉单元更包含: 一第四开关，包含一第一端、一第二端以及一控制端，其中该第四开关的该控制端电性耦接该第二开关的该第一端，该第四开关的该第一端电性耦接该输入单元的该输出端，且该第四开关的该第二端用以接收该电源信号。
9.如权利要求7所述的栅极驱动器，其中该输出单元更包含一第二输入端，用以接收一时间脉冲信号，该输出单元包含: 一第四开关，包含一第一端、一第二端以及一控制端，其中该第四开关的该控制端用以接收该电压，该第一开关的该第一端电性耦接至该输出单元的该第一输入端； 一第五开关，包含一第一端、一第二端以及一控制端，其中该第五开关的该控制端电性耦接该第四开关的该第二端，该第五开关的该第一端电性耦接该输出单元的该第二输入端，且该第五开关的该第二端电性耦接该输出单元的该输出端；以及 一电容，电性耦接于该第五开关的该控制端与该第五开关的该第二端之间。
10.如权利要求7所述的栅极驱动器，其中该输入单元包含: 一第四开关，具有一第一端、一第二端以及一控制端，其中该第四开关的该控制端用以接收一前级栅极驱动信号，该第四开关的该第一端用以接收一上移信号，该第四开关的该第二端电性连接输入单元的该输出端；以及 一第五开关，具有一第一端、一第二端以及一控制端，其中该第五开关的该控制端用以接收一后级栅极驱动信号，该第五开关的该第一端电性耦接该第四开关的该第二端，该第五开关的该第二端用以接收一上移信号。
【文档编号】G09G3/36GK103971656SQ201410226032
【公开日】2014年8月6日 申请日期:2014年5月26日 优先权日:2014年4月8日
【发明者】廖伟见, 庄铭宏 申请人:友达光电股份有限公司