像素驱动电路的制作方法
【专利摘要】一种像素驱动电路，包含第一至第七开关、电容及发光单元。第一与第六开关串接并分别依据第二与第三控制信号而接收数据电压与第二参考电压。电容的一端耦接第一与第六开关的串接点而另一端耦接第二开关的控制端。第三与第四开关串接于第二开关的一端与控制端之间，并依据第二控制信号而导通。第五开关依据第一控制信号而导通，其一端耦接第三与第四开关的串接点，另一端接收第一参考电压。第七开关串接于第二开关与发光单元之间，并依据第三控制信号而导通。
【专利说明】像素驱动电路
【技术领域】
[0001]本发明涉及一种像素驱动电路，尤其涉及一种有关于发光二极管的像素驱动电路。
【背景技术】
[0002]目前发光二极管已经广泛地应用于各类型的显示器当中。发光二极管发光时的亮度与其驱动电流的大小有关，而其驱动电流的大小由驱动晶体管来控制。然而，因为工艺的变异会造成显示器中的每个像素的驱动晶体管的临界电压(threshold voltage,Vth)不尽相同，如此一来将会使得不同像素之中的发光二极管具有不同的驱动电流而使每个发光二极管的亮度不一，进而造成显示器在显示画面的时候会有亮度不均匀的问题。因此，能够针对显示器像素的驱动晶体管的临界电压做补偿的像素驱动电路是本领域的技术人员所致力研宄的目标。
【发明内容】
[0003]本发明提供多种像素驱动电路，其可针对驱动晶体管的临界电压做补偿而使得显示器在显示画面时具有更均匀的亮度。
[0004]本发明提出一种像素驱动电路，其包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、电容以及发光单元。第一开关具有第一端、第二端及控制端，第一开关的第一端电性连接于数据电压。第二开关具有第一端、第二端及控制端，第二开关的第一端电性连接于第一操作电压源。第三开关具有第一端、第二端及控制端，第三开关的第一端电性连接于第二开关的控制端。第四开关具有第一端、第二端及控制端，第四开关的第一端电性连接于第三开关的第二端，第四开关的第二端电性连接于第二开关的第二端。第五开关具有第一端、第二端及控制端，第五开关的控制端电性连接于第一控制信号，第五开关的第一端电性连接于第三开关的第二端与第四开关的第一端之间，第五开关的第二端电性连接于第一参考电压，第五开关依据第一控制信号而接收第一参考电压，且第一开关、第三开关、及第四开关的控制端皆电性连接于第二控制信号并依据第二控制信号而开启。电容电性连接于第一开关的第二端与第二开关的控制端之间。第六开关具有第一端、第二端及控制端，第六开关的控制端电性连接于第三控制信号，第六开关的第一端电性连接于第二参考电压，第六开关的第二端电性连接于第一开关的第二端与电容之间，第六开关依据第三控制信号而接收第二参考电压。第七开关具有第一端、第二端及控制端，第七开关的控制端电性连接于第三控制信号，第七开关的第一端电性连接于第二开关的第二端，第七开关依据第三控制信号而开启。发光单元具有第一端及第二端，发光单元的第一端电性连接于第七开关的第二端，发光单元的第二端电性连接于第二操作电压源。
[0005]本发明又提出一种像素驱动电路，其包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关、电容以及发光单元。第一开关具有第一端、第二端及控制端，第一开关的第一端电性连接于数据电压。第二开关具有第一端、第二端及控制端。第三开关具有第一端、第二端及控制端，第三开关的第一端电性连接于第二开关的控制端。第四开关具有第一端、第二端及控制端，第四开关的第一端电性连接于第三开关的第二端，第四开关的第二端电性连接于第二开关的第一端。第五开关具有第一端、第二端及控制端，第五开关的控制端电性连接于第一控制信号，第五开关的第一端电性连接于第三开关的第二端与第四开关的第一端之间，第五开关的第二端电性连接于第一参考电压，第五开关依据第一控制信号而接收第一参考电压，且第一开关、第三开关、及第四开关的控制端皆电性连接于第二控制信号并依据第二控制信号而开启。电容电性连接于第一开关的第二端与第二开关的控制端之间。第六开关具有第一端、第二端及控制端，第六开关的控制端电性连接于第三控制信号，第六开关的第一端电性连接于第二参考电压，第六开关的第二端电性连接于第一开关的第二端与电容之间，且第六开关依据第三控制信号而接收第二参考电压。第七开关具有第一端、第二端及控制端，第七开关的控制端电性连接于第三控制信号，第七开关的第一端电性连接于第一操作电压源，第七开关的第二端电性连接于第二开关的第一端，且第七开关依据第三控制信号而开启。发光单元具有第一端及第二端，发光单元的第一端电性连接于第二开关的第二端，发光单元的第二端电性连接于第二操作电压源。
[0006]本发明采用七个晶体管、一个电容以及一个发光单元来设计像素驱动电路。通过上述这些构件的特定耦接关系，此像素驱动电路可以有效地改善显示器在显示画面时亮度不均匀的问题。
【专利附图】
【附图说明】
[0007]图1所绘示为本发明一实施例的像素驱动电路的电路架构图；
[0008]图2所绘示为本发明一实施例的像素驱动电路中各个控制信号的时序图；
[0009]图3所绘示为本发明另一实施例的像素驱动电路的电路架构图；
[0010]图4所绘示为本发明另一实施例的像素驱动电路中各个控制信号的时序图。
[0011]【符号说明】
[0012]100、200:像素驱动电路
[0013]11、12、13、14、15、16、17、31、32、33、34、35、36、37:开关
[0014]18、38:电容
[0015]19,39:发光单元
[0016]11-1、12-1、13-1、14-1、15-1、16-1、17-1、3卜1、32-1、33-1、34-1、35-1、36-1、37-1、19-1、39-1:第一端
[0017]11-2、12-2、13-2、14-2、15-2、16-2、17-2、3卜2、32-2、33-2、34-2、35-2、36-2、37-2、19-2、39-2:第二端
[0018]11-3、12-3、13-3、14-3、15-3、16-3、17-3、3卜3、32-3、33-3、34-3、35-3、36-3、37-3:控制端
[0019]EM、S1、S2:控制信号
[0020]Vrefl、Vref 2:参考电压
[0021]Vdata:数据电压
[0022]OVDD、OVSS:操作电压源
[0023]tl、t2:预设时间
【具体实施方式】
[0024]图1所绘示为本发明一实施例的像素驱动电路的电路架构图。如图1所示，像素驱动电路100包含开关11、开关12、开关13、开关14、开关15、开关16、开关17、电容18以及发光单元19。开关11具有第一端11-1、第二端11-2及控制端11-3，开关11的第一端11-1电性连接于数据电压Vdata。开关12具有第一端12_1、第二端12_2及控制端12_3，开关12的第一端12-1电性连接于操作电压源OVDD。开关13具有第一端13_1、第二端13_2及控制端13-3，开关13的第一端13-1电性连接于开关12的控制端12_3。开关14具有第一端14-1、第二端14-2及控制端14-3，开关14的第一端14_1电性连接于开关13的第二端13-2，开关14的第二端14-2电性连接于开关12的第二端12_2。
[0025]此外，开关15具有第一端15-1、第二端15-2及控制端15_3，开关15的控制端15_3电性连接于控制信号SI，开关15的第一端15-1电性连接于开关13的第二端13-2与开关14的第一端14-1之间，开关15的第二端15-2电性连接于参考电压Vrefl，开关15依据控制信号SI而接收参考电压Vrefl，且开关11、开关13、及开关14的控制端11_3、13_3、14_3皆电性连接于控制信号S2并依据控制信号S2而开启。电容18电性连接于开关11的第二端11-2与开关12的控制端12-3之间。开关16具有第一端16_1、第二端16_2及控制端
16-3，开关16的控制端16-3电性连接于控制信号EM，开关16的第一端16_1电性连接于参考电压Vref2，开关16的第二端16_2电性连接于开关11的第二端11_2与电容18之间，开关16依据控制信号EM而接收参考电压Vref2。
[0026]至于开关17，其具有第一端17-1、第二端17-2及控制端17_3，开关17的控制端
17-3电性连接于控制信号EM，开关17的第一端17-1电性连接于开关12的第二端12_2，开关17依据控制信号EM而开启。发光单元19具有第一端19-1及第二端19_2，发光单元19的第一端19-1电性连接于开关17的第二端17-2，发光单元19的第二端19_2电性连接于操作电压源OVSS。
[0027]特别一提的是，用来实现图1中所绘示的像素驱动电路100的开关11、开关12、开关13、开关14、开关15、开关16及开关17皆是以P型晶体管来实现。
[0028]图2所绘示为本发明一实施例的像素驱动电路中各个控制信号的时序图。请共同参照图1与图2，像素驱动电路100依序操作在第一期间、第二期间以及第三期间。其中在第一期间内，开关15接收控制信号SI而处于导通状态，开关11、开关13、开关14、开关16及开关17处于截止状态。于第二期间内，开关11、开关13及开关14接收控制信号S2而处于导通状态，而开关15自第二期间开始的预设时间tl内持续处于导通状态，预设时间tl的长度小于第二期间的长度。于第三期间内，开关16及开关17接收控制信号EM而处于导通状态，开关11、开关13、开关14及开关15处于截止状态。
[0029]请继续参照图1以及图2，当像素驱动电路100操作在第一期间，开关15的控制端15-3接收控制信号SI而处于导通状态，此时开关15的第一端15-1的电位等于参考电压Vreflo当像素驱动电路100操作在第二期间的预设时间tl内，开关11、开关13以及开关14的控制端11-3、13-3、14-3接收控制信号S2而处于导通状态，而开关15亦因其所接收的控制信号SI为低电平而处于导通状态，此时电容18与开关11的第二端11-2所电性连接的一端的电位等于数据电压Vdata，且电容18与开关12的控制端12_3所电性连接的一端的电位等于参考电压Vrefl。当像素驱动电路100操作在第二期间内的预设时间tl外的时间时，开关15处于截止状态，但开关11、开关13以及开关14仍处于导通状态，此时开关12的控制端12-3的电位等于操作电压源OVDD减去开关12的临界电压Vth，表示为OVDD-Vth。
[0030]当像素驱动电路100操作在第三期间，开关11、开关13、开关14以及开关15处于截止状态，开关16及开关17的控制端16-3、17-3接收控制信号EM而处于导通状态，此时电容18与开关16的第二端16-2所电性连接的一端的电位由第二期间时的Vdata改变为Vref2，其变化量表示为Vref2-Vdata，因此电容18与开关12的控制端12_3电性连接的一端的电位会由第二期间时的OVDD-Vth改变为0VDD-Vth+Vref2-Vdata。根据晶体管电流公式Id = K(Vsg-|Vth|)2= K(Vs-Vg-|Vth|) 2，其中K是与晶体管有关的常数，开关12的控制端12-3的电位Vg即为0VDD-Vth+Vref2-Vdata，开关12的第一端12_1的电位Vs即为0VDD，将Vg及Vs代入晶体管电流公式后可将临界电压Vth的项次消去而得Id =K(Vdata_Vref2)2。由于发光单元19是由开关12导通时所流过的电流所驱动，因此由上述公式的说明可知发光单元19的发光亮度将不受到开关12的临界电压Vth所影响，藉此达到本发明的功效。
[0031]图3所绘示为本发明另一实施例的像素驱动电路的电路架构图。图3与图1之中相同的标示表示为相同的元件或信号。如图3所示，像素驱动电路300包含开关31、开关32、开关33、开关34、开关35、开关36、开关37、电容38以及发光单元39。开关31具有第一端31-1、第二端31-2及控制端31-3，开关31的第一端31_1电性连接于数据电压Vdata。开关32具有第一端32-1、第二端32-2及控制端32_3。开关33具有第一端33_1、第二端33-2及控制端33-3，开关33的第一端33_1电性连接于开关32的控制端32_3。开关34具有第一端34-1、第二端34-2及控制端34-3，开关34的第一端34_1电性连接于第三开关33的第二端33-2，开关34的第二端34-2电性连接于开关32的第一端32_1。
[0032]此外，开关35具有第一端35-1、第二端35_2及控制端35_3，开关35的控制端35_3电性连接于控制信号SI，开关35的第一端35-1电性连接于开关33的第二端33_2与开关34的第一端34-1之间，开关35的第二端35-2电性连接于参考电压Vrefl，开关35依据控制信号SI而接收参考电压Vrefl，且开关31、开关33、及开关34的控制端31-4、33_4、34_3皆电性连接于控制信号S2并依据控制信号S2而开启。电容38电性连接于开关31的第二端31-2与开关32的控制端32-3之间。开关36具有第一端36_1、第二端36_2及控制端
36-3，开关36的控制端36-3电性连接于控制信号EM，开关36的第一端36_1电性连接于参考电压Vref2，开关36的第二端36_2电性连接于开关31的第二端31_2与电容38之间，开关36依据控制信号EM而接收参考电压Vref2。
[0033]至于开关37，其具有第一端37-1、第二端37_2及控制端37_3，开关37的控制端
37-3电性连接于控制信号EM，开关37的第一端37_1电性连接于操作电压源0VDD，开关37的第二端37-2电性连接于开关32的第一端32-1，开关37依据控制信号EM而开启。发光单元39，具有第一端39-1及第二端39-2，发光单元39的第一端39_1电性连接于开关32的第二端32-2，发光单元39的第二端39-2电性连接于操作电压源0VSS。
[0034]特别一提的是，用来实现图3中所绘示的像素驱动电路300的开关31、开关32、开关33、开关34、开关35、开关36及开关37皆是以N型晶体管来实现。
[0035]图4所绘示为本发明另一实施例的像素驱动电路中各个控制信号的时序图。请共同参照图3与图4，像素驱动电路300依序操作在第一期间、第二期间以及第三期间，其中在第一期间内，开关35处于导通状态，开关31、开关33、开关34、开关36及开关37处于截止状态。在第二期间内，开关31、开关33及开关34处于导通状态，而开关35自第二期间开始的预设时间t2内持续处于导通状态，预设时间t2的长度小于第二期间的长度。在第三期间内，开关36及开关37处于导通状态，开关31、开关33、开关34及开关35处于截止状态。图4之中的预设时间t2与图2之中的预设时间tl可以是相同的。
[0036]发光单元39是由开关32的导通电流所驱动，因此藉由类似的方式将晶体管电流公式中的临界电压Vth项次消去，可使发光单元39将不受到开关32的临界电压Vth所影响，藉此达到本发明的功效。
[0037]综上所述，本发明采用七个晶体管、一个电容及一个发光单元来设计像素驱动电路。通过上述这些构件的特定耦接关系，可以使发光单元的发光亮度不受到驱动晶体管的临界电压所影响，进而让采用此像素驱动电路的显示器在显示画面时的亮度更加均匀。
[0038]虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。
【权利要求】
1.一种像素驱动电路，包含: 第一开关，具有控制端、第一端及第二端，该第一开关的该第一端电性连接于数据电压； 第二开关，具有控制端、第一端及第二端，该第二开关的该第一端电性连接于第一操作电压源； 第三开关，具有控制端、第一端及第二端，该第三开关的该第一端电性连接于该第二开关的该控制端； 第四开关，具有控制端、第一端及第二端，，该第四开关的该第一端电性连接于该第三开关的该第二端，该第四开关的该第二端电性连接于该第二开关的该第二端； 第五开关，具有控制端、第一端及第二端，该第五开关的该控制端电性连接于第一控制信号，该第五开关的该第一端电性连接于该第三开关的该第二端与该第四开关的该第一端之间，该第五开关的该第二端电性连接于第一参考电压，该第五开关依据该第一控制信号而接收该第一参考电压，且该第一开关、该第三开关、及该第四开关的这些控制端皆电性连接于第二控制信号并依据该第二控制信号而开启； 电容，电性连接于该第一开关的该第二端与该第二开关的该控制端之间； 第六开关，具有控制端、第一端及第二端，该第六开关的该控制端电性连接于第三控制信号，该第六开关的该第一端电性连接于第二参考电压，该第六开关的该第二端电性连接于该第一开关的该第二端与该电容之间，该第六开关依据该第三控制信号而接收该第二参考电压；及 第七开关，具有控制端、第一端及第二端，该第七开关的该控制端电性连接于该第三控制信号，该第七开关的该第一端电性连接于该第二开关的该第二端，该第七开关依据该第三控制信号而开启；以及 发光单元，具有第一端及第二端，该发光单元的该第一端电性连接于该第七开关的该第二端，该发光单元的该第二端电性连接于第二操作电压源。
2.如权利要求2所述的像素驱动电路，其中该像素驱动电路依序操作于第一期间、第二期间以及第三期间，其中于该第一期间内，该第五开关处于导通状态，该第一开关、该第三开关、该第四开关、该第六开关及该第七开关处于截止状态；于该第二期间内，该第一开关、该第三开关及该第四开关处于导通状态，而该第五开关自该第二期间开始的预设时间内持续处于导通状态，该预设时间的长度小于该第二期间的长度；在该第三期间内，该第六开关及该第七开关处于导通状态，该第一开关、该第三开关、该第四开关及该第五开关处于截止状态。
3.如权利要求2所述的像素驱动电路，其中该第一开关、该第二开关、该第三开关、该第四开关、该第五开关、该第六开关及该第七开关为P型晶体管。
4.一种像素驱动电路，包含: 第一开关，具有控制端、第一端及第二端，该第一开关的该第一端电性连接于数据电压； 第二开关，具有控制端、第一端及第二端； 第三开关，具有控制端、第一端及第二端，该第三开关的该第一端电性连接于该第二开关的该控制端； 第四开关，具有控制端、第一端及第二端，该第四开关的该第一端电性连接于该第三开关的该第二端，该第四开关的该第二端电性连接于该第二开关的该第一端； 第五开关，具有控制端、第一端及第二端，该第五开关的该控制端电性连接于第一控制信号，该第五开关的该第一端电性连接于该第三开关的该第二端与该第四开关的该第一端之间，该第五开关的该第二端电性连接于第一参考电压，该第五开关依据该第一控制信号而接收该第一参考电压，且该第一开关、该第三开关、及该第四开关的这些控制端皆电性连接于一第二控制信号并依据该第二控制信号而开启； 电容，电性连接于该第一开关的该第二端与该第二开关的该控制端之间； 第六开关，具有控制端、第一端及第二端，该第六开关的该控制端电性连接于第三控制信号，该第六开关的该第一端电性连接于第二参考电压，该第六开关的该第二端电性连接于该第一开关的该第二端与该电容之间，该第六开关依据该第三控制信号而接收该第二参考电压；及 第七开关，具有控制端、第一端及第二端，该第七开关的该控制端电性连接于该第三控制信号，该第七开关的该第一端电性连接于第一操作电压源，该第七开关的该第二端电性连接于该第二开关的该第一端，该第七开关依据该第三控制信号而开启；以及 发光单元，具有第一端及第二端，该发光单元的该第一端电性连接于该第二开关的该第二端，该发光单元的该第二端电性连接于第二操作电压源。
5.如权利要求4所述的像素驱动电路，其中该像素驱动电路依序操作于第一期间、第二期间以及第三期间，其中在该第一期间内，该第五开关处于导通状态，该第一开关、该第三开关、该第四开关、该第六开关及该第七开关处于截止状态；在该第二期间内，该第一开关、该第三开关及该第四开关处于导通状态，而该第五开关自该第二期间开始的预设时间内持续处于导通状态，该预设时间的长度小于该第二期间的长度；在该第三期间内，该第六开关及该第七开关处于导通状态，该第一开关、该第三开关、该第四开关及该第五开关处于截止状态。
6.如权利要求5所述的像素驱动电路，其中，该第一开关、该第二开关、该第三开关、该第四开关、该第五开关、该第六开关及该第七开关为N型晶体管。
【文档编号】G09G3/32GK104464636SQ201410833733
【公开日】2015年3月25日 申请日期:2014年12月29日 优先权日:2014年10月1日
【发明者】黄冠儒, 叶佳元, 刘俊彦 申请人:友达光电股份有限公司