移位寄存器及其操作方法
【专利摘要】一种移位寄存器及其操作方法。该移位寄存器包括：输入模块(31)，连接该移位寄存器的输入端、上拉节点；复位模块(32)，连接复位信号端、上拉节点、第一电源电压端和该移位寄存器的输出端；下拉控制模块(33)，连接第一时钟信号端、上拉节点、下拉节点、和第一电源电压端；下拉模块(34)，连接下拉节点、该移位寄存器的输出端、上拉节点和第一电源电压端；输出模块(35)，连接上拉节点、第二时钟信号端和该移位寄存器的输出端；以及降噪模块(36)，连接下拉节点。可以有效降低输出端噪声。
【专利说明】
移位寄存器及其操作方法
技术领域
[0001 ]本公开涉及一种移位寄存器及其操作方法。
【背景技术】
[0002]薄膜晶体管液晶显示器(TFT-1XD)广泛应用于生产生活的各个领域，其采用M*N点排列的逐行扫描矩阵显示。在进行显示时，TFT-LCD通过驱动电路来驱动显示面板中的各个像素进行显示。TFT-LCD的驱动电路主要包含栅极驱动电路和数据驱动电路。其中，数据驱动电路用于依据时钟信号定时将输入的数据顺序锁存并将锁存的数据转换成模拟信号后输入到显示面板的数据线。栅极驱动电路通常用移位寄存器来实现，所述移位寄存器将时钟信号转换成开启/断开电压，分别输出到显示面板的各条栅线上。显示面板上的一条栅线通常与一个移位寄存器(即移位寄存器的一级)对接。通过使得各个移位寄存器依序轮流输出开启电压，实现对显示面板中像素的逐行扫描。
[0003]另一方面，随着平板显示的发展，高分辨率、窄边框成为发展的趋势。针对这一趋势，出现了阵列基板栅极驱动(Gate Driver on Array，GOA)技术。GOA技术直接将TFT-LCD的栅极驱动电路集成制作在阵列基板上，由此来代替在面板外沿粘接的、由硅芯片制作的驱动芯片。由于该技术可以将驱动电路直接做在阵列基板上，面板周围无需再粘接IC和布线，减少了面板的制作程序，降低了产品成本，同时提高了 TFT-LCD面板的集成度，使面板实现窄边框和高分辨率。
【发明内容】
[0004]本公开提供了一种移位寄存器及其操作方法。可以消除移位寄存器输出端的噪声，提高工作的稳定性。
[0005]根据本公开的一方面，公开了一种移位寄存器，包含:
[0006]输入模块，其第一端与该移位寄存器的输入端连接用于从该输入端接收输入信号，第二端与上拉节点连接；
[0007]复位模块，其第一端与复位信号端连接，第二端与上拉节点连接，第三端与第一电源电压端连接，第四端与该移位寄存器的输出端连接；
[0008]下拉控制模块，其第一端与第一时钟信号端连接，第二端与上拉节点连接，第三端与下拉节点连接，第四端与第一电源电压端连接；
[0009]下拉模块，其第一端与下拉节点连接，第二端与该移位寄存器的输出端连接，第三端与上拉节点连接，第四端与第一电源电压端连接；
[0010]输出模块，其第一端与上拉节点连接，第二端与第二时钟信号端连接，第三端与该移位寄存器的输出端连接;以及
[0011]降噪模块，与下拉节点连接，用于通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。
[0012]根据本公开的又一方面，公开了移位寄存器的操作方法，该移位寄存器包含输入模块、复位模块、下拉控制模块、下拉模块、输出模块和降噪模块，该方法包含:
[0013]由输入模块将所接收的输入信号传递到上拉节点；
[0014]由复位模块将上拉节点处的上拉信号下拉至第一电源电压端的电源电压以及将该移位寄存器的输出端的输出信号下拉至第一电源电压端的电源电压；
[0015]由下拉控制模块控制下拉模块是否进行操作；
[0016]由下拉模块将所述移位寄存器的输出端和所述上拉节点下拉至所述第一电源电压端的电源电压；
[0017]由输出模块将第二时钟信号端的第二时钟信号输出到该移位寄存器的输出端；
[0018]由降噪模块通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。
【附图说明】
[0019]图1示出了传统的移位寄存器的电路图；
[0020]图2中所示的是图1中的移位寄存器在进行扫描时各信号的时序图；
[0021 ]图3示出了根据本公开实施例的移位寄存器的框图；
[0022]图4示出了根据本公开实施例的移位寄存器的一种示例电路结构图；
[0023]图5示出了根据本公开实施例的移位寄存器的另一种示例电路结构图；
[0024]图6示出了根据本公开实施例的移位寄存器的再一种示例电路结构图；
[0025]图7示出了图6中的移位寄存器的示例电路的操作时序图。
【具体实施方式】
[0026]下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0027]本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之外的两极，而将其中一极称为漏极，另一极称为源极。
[0028]图1示出了传统的移位寄存器的电路图。如图1所示，该移位寄存器100包含第一至第九晶体管Ml-MlO以及第一电容Cl。其中，第一晶体管Ml作为输入模块11，第三、第四晶体管M3-M4作为复位模块12，第五至第八晶体管M5-M8作为下拉控制模块13，第九、第十晶体管M9-M10作为下拉模块14，第二晶体管M2和第一电容Cl作为输出模块15。
[0029]输入模块11的第一端与该移位寄存器的输入端INPUT连接用于从该输入端INPUT接收输入信号，第二端与上拉节点PU连接，并且该输入模块11被配置为在输入端INPUT的输入信号处于有效输入电平时，将所接收的输入信号传递到上拉节点PU。
[0030]复位模块12的第一端与复位信号端RESET连接，第二端与上拉节点PU连接，第三端与第一电源电压端VSS连接，第四端与输出端OUTPUT连接，并且该复位模块12被配置来在复位信号端RESET的复位信号处于有效控制电平时将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压以及将输出端OUTPUT的输出信号下拉至第一电源电压端VSS的电源电压。
[0031]下拉控制模块13的第一端与第一时钟信号端CLKB连接，第二端与上拉节点PU连接，第三端与下拉节点PD连接，第四端与第一电源电压端VSS连接，该下拉控制模块13被配置为控制下拉模块14是否进行操作。例如，下拉控制模块13在上拉节点PU处的上拉信号处于有效上拉电平时在下拉节点ro处产生处于非有效下拉电平的下拉信号，而在上拉节点PU处的上拉信号处于非有效上拉电平时并且在第一时钟信号端CLKB处的第一时钟信号处于有效控制电平时在下拉节点ro处产生处于有效下拉电平的下拉信号。下拉模块14的第一端与下拉节点PD连接，第二端与输出端OUTPUT连接，第三端与上拉节点PU连接，第四端与第一电源电压端VSS连接，并且该下拉模块14被配置来在下拉节点PD处的下拉信号处于有效下拉电平时将所述输出端OUTPUT和所述上拉节点PU下拉至所述第一电源电压端VSS的电源电压。
[0032]输出模块15的第一端与上拉节点PU连接，第二端与第二时钟信号端CLK连接，第三端与该移位寄存器的输出端OUTPUT连接，并且该输出模块15被配置来在上拉节点PU处的上拉信号处于有效上拉电平时将第二时钟信号端CLK的第二时钟信号输出到输出端OUTPUT。
[0033]其中，所述第一时钟信号端CLKB的第一时钟信号与第二时钟信号端CLK的第二时钟信号反相。
[0034]其中，第一电源电压端VSS是低电源电压端。
[0035]下面以上述晶体管均为N型晶体管为例进行说明。
[0036]图2中所示的是图1中的移位寄存器在进行扫描时各信号的时序图。如图2所示，对于该传统的移位寄存器，当其处于保持阶段(即，图2中的第四阶段P4)时，上拉节点PU和输出端OUTPUT处于悬空状态，非常容易引起噪音，影响电压保持。
[0037]例如，在保持阶段，第二时钟信号端CLK的第二时钟信号由复位阶段(S卩，图2中的第三阶段P3)的低电平变成高电平，由于第二晶体管M2的栅源电容Cgs的存在，上拉节点PU的电压被拉高，第二晶体管M2导通，从而第二时钟信号端CLK的第二时钟信号对输出端OUTPUT进行再充电，引起输出端噪声。
[0038]针对上述问题本公开提出一种新的移位寄存器，可以有效降低输出端噪声。
[0039]图3示出了根据本公开实施例的移位寄存器的框图。如图3所示，在一个实施例中，该移位寄存器包括输入模块31、复位模块32、下拉控制模块33、下拉模块34、输出模块35和降噪模块36。
[0040]输入模块31的第一端与该移位寄存器的输入端INPUT连接用于从该输入端INPUT接收输入信号，第二端与上拉节点PU连接，并且该输入模块31被配置为在输入端INPUT的输入信号处于有效输入电平时，将所接收的输入信号传递到上拉节点PU。
[0041 ]复位模块32的第一端与复位信号端RESET连接，第二端与上拉节点PU连接，第三端与第一电源电压端VSS连接，第四端与输出端OUTPUT连接，并且该复位模块32被配置来在复位信号端RESET的复位信号处于有效控制电平时将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压以及将输出端OUTPUT的输出信号下拉至第一电源电压端VSS的电源电压。
[0042]下拉控制模块33的第一端与第一时钟信号端CLKB连接，第二端与上拉节点PU连接，第三端与下拉节点PD连接，第四端与第一电源电压端VSS连接，该下拉控制模块33被配置为控制下拉模块34是否进行操作。例如，下拉控制模块33在上拉节点PU处的上拉信号处于有效上拉电平时在下拉节点ro处产生处于非有效下拉电平的下拉信号，而在上拉节点PU处的上拉信号处于非有效上拉电平时并且在第一时钟信号端CLKB处的第一时钟信号处于有效控制电平时在下拉节点ro处产生处于有效下拉电平的下拉信号。
[0043]下拉模块34的第一端与下拉节点PD连接，第二端与输出端OUTPUT连接，第三端与上拉节点PU连接，第四端与第一电源电压端VSS连接，并且该下拉模块34被配置来在下拉节点PD处的下拉信号处于有效下拉电平时将所述输出端OUTPUT和所述上拉节点PU下拉至所述第一电源电压端VSS的电源电压。
[0044]输出模块35的第一端与上拉节点PU连接，第二端与第二时钟信号端CLK连接，第三端与该移位寄存器的输出端OUTPUT连接，并且该输出模块35被配置来在上拉节点PU处的上拉信号处于有效上拉电平时将第二时钟信号端CLK的第二时钟信号输出到输出端OUTPUT。
[0045]降噪模块36与下拉节点PD连接，并且降噪模块36被配置为通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。进一步地，降噪模块36还与第一电源电压端VSS连接和/或与第二时钟信号端CLK连接。
[0046]其中，所述第一时钟信号端CLKB的第一时钟信号与第二时钟信号端CLK的第二时钟信号反相。
[0047]其中，第一电源电压端VSS是低电源电压端。
[0048]图4示出了根据本公开实施例的移位寄存器的一种示例电路结构图。下面以图4中的晶体管均为在栅极输入高电平时导通的N型晶体管为例进行说明。
[0049]如图4所不，在一个实施例中，例如，输入模块31包括输入晶体管Ml，输入晶体管Ml的栅极和第一极与输入端INPUT连接，输入晶体管Ml的第二极与上拉节点PU连接。在输入端INPUT的输入信号处于高电平时，输入晶体管Ml导通，将输入端INPUT的输入信号传递到上拉节点PU。
[0050]在一个实施例中，例如，复位模块32包括节点复位晶体管M3和输出复位晶体管M4，节点复位晶体管M3的栅极与复位信号端RESET连接，第一极与上拉节点PU连接，第二极与第一电源电压端VSS连接。输出复位晶体管M4的栅极与所述复位信号端RESET连接，第一极与所述输出端OUTPUT连接，第二极与所述第一电源电压端VSS连接。在复位信号端RESET处的复位信号处于高电平时，节点复位晶体管M3导通，将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压，并且输出复位晶体管M4导通，将输出端OUTPUT的输出信号下拉至第一电源电压端VSS的电源电压。
[0051 ]在一个实施例中，例如，下拉控制模块33包括第一下拉控制晶体管M5、第二下拉控制晶体管M6、第三下拉控制晶体管M7和第四下拉控制晶体管M8。第一下拉控制晶体管M5的栅极和下拉控制节点PD_CN连接，第一极与第一时钟信号端CLKB连接，第二极与下拉节点H)连接;第二下拉控制晶体管M6的栅极与上拉节点PU连接，第一极与下拉节点F1D连接，第二极与第一电源电压端VSS连接；第三下拉控制晶体管M7的栅极和第一极与第一时钟信号端CLKB连接，第二极与下拉控制节点PD_CN连接;第四下拉控制晶体管M8的栅极与上拉节点PU连接，第一极与下拉控制节点PD_CN连接，第二极与第一电源电压端VSS连接。
[0052]在一个实施例中，例如，下拉模块34包括节点下拉晶体管M9和输出下拉晶体管M10，节点下拉晶体管M9和输出下拉晶体管MlO的栅极与下拉节点H)连接，节点下拉晶体管M9和输出下拉晶体管Ml O的第二极与第一电源电压端VSS连接，节点下拉晶体管M9的第一极与上拉节点PU连接，输出下拉晶体管MI ο的第一极与输出端output连接。在下拉节点ro处的下拉信号处于高电平时，节点下拉晶体管M9和输出下拉晶体管MlO导通，分别将上拉节点PU和输出端OUTPUT下拉至第一电源电压端VSS的电源电压。
[0053]在一个实施例中，例如，输出模块35包括输出晶体管M2和第一电容Cl，输出晶体管M2的栅极和第一电容Cl的第一端与上拉节点PU连接，输出晶体管M2的第一极与第二时钟信号端CLK连接，输出晶体管M2的第二极和第一电容Cl的第二端与输出端OUTPUT连接。在上拉节点PU处的上拉信号处于高电平时，输出晶体管M2导通，将第二时钟信号端CLK的第二时钟信号输出到输出端OUTPUT。
[0054]在一个实施例中，例如，降噪模块36包括第二电容C2，第二电容C2的第一端与下拉节点PD连接，第二端与第一电源电压端VSS连接。在下拉节点PD处的下拉信号处于高电平时，第二电容C2维持该高电平，使得节点下拉晶体管M9和输出下拉晶体管MlO—直导通，继续把上拉节点PU和输出端OUTPUT的电压拉低，从而降低第二时钟信号端CLK的高电平通过输出晶体管M2的栅源电容Cgs对上拉节点PU和输出端OUTPUT的电压的影响，降低上拉节点I3U和输出端OUTPUT的噪声。
[0055]图5示出了根据本公开实施例的移位寄存器的另一种示例电路结构图。
[0056]如图5所示，该示例电路结构图与图4的区别仅在于降噪模块36。在一个实施例中，例如，如图5所示，降噪模块36包括第三电容C3，第三电容C3的第一端与下拉节点H)连接，第二端与第二时钟信号端CLK连接。在下拉节点ro处的下拉信号处于高电平时，第三电容C3维持该高电平，使得节点下拉晶体管M9和输出下拉晶体管MlO—直导通，继续把上拉节点PU和输出端OUTPUT的电压拉低，从而降低第二时钟信号端CLK的高电平通过输出晶体管M2的栅源电容Cgs对上拉节点HJ和输出端OUTPUT的电压的影响，降低上拉节点PU和输出端OUTPUT的噪声。
[0057]图6示出了根据本公开实施例的移位寄存器的再一种示例电路结构图。
[0058]如图6所示，该示例电路结构图与图4的区别仅在于降噪模块36。在一个实施例中，例如，如图6所示，降噪模块36包括第二电容C2和第三电容C3。第二电容C2的第一端与下拉节点ro连接，第二端与第一电源电压端vss连接。第三电容C3的第一端与下拉节点ro连接，第二端与第二时钟信号端CLK连接。在下拉节点ro处的下拉信号处于高电平时，第二电容C2和第三电容C3维持该高电平，使得节点下拉晶体管M9和输出下拉晶体管MlO—直导通，继续把上拉节点PU和输出端OUTPUT的电压拉低，从而降低第二时钟信号端CLK的高电平通过输出晶体管M2的栅源电容Cgs对上拉节点PU和输出端OUTPUT的电压的影响，降低上拉节点PU和输出端OUTPUT的噪声。
[0059]图7示出了图6中的移位寄存器的示例电路的操作时序图。下面结合图6和图7对图6中的移位寄存器的操作方法进行说明。
[0060]在第一阶段1(输入阶段)，输入端INPUT处于高电平，输入晶体管Tl导通，将输入端INPUT的高电平传递到上拉节点PU，此时上拉节点PU处于第一高电压，使得输出晶体管M2导通，由于第二时钟信号端CLK的第二时钟信号处于低电平，输出端OUTPUT输出低电平。此外，在该阶段中，由于上拉节点PU处于高电平，第二下拉控制晶体管M6和第四下拉控制晶体管M8导通，使得下拉节点H)处于低电平，相应地节点下拉晶体管M9和输出下拉晶体管MlO均截止。此外，在该阶段中，复位信号端RESET的复位信号处于低电平，节点复位晶体管M3截止。
[0061]在第二阶段2(输出阶段)，输入端INPUT处于低电平，输入晶体管Ml截止，复位信号端RESET处于低电平，节点复位晶体管M3保持截止，上拉节点PU继续使得输出晶体管M2导通，第二时钟信号端CLK的第二时钟信号处于高电平，输出端OUTPUT输出高电平，由于第一电容Cl的电压耦合作用，此时上拉节点PU被从第一高电压抬升到第二高电压。此外，在该阶段中，由于上拉节点PU仍处于高电平，第二下拉控制晶体管M6和第四下拉控制晶体管M8保持导通，下拉节点H)仍处于低电平，相应地节点下拉晶体管M9和输出下拉晶体管MlO均保持截止。
[0062]在第三阶段3(复位阶段)，输入端INPUT处于低电平，输入晶体管Ml保持截止，复位信号端RESET的复位信号处于高电平，节点复位晶体管M3和输出复位晶体管M4导通，分别将上拉节点PU处的上拉信号和输出端OUTPUT的输出信号下拉至第一电源电压端VSS的电源电压。此外，在该阶段中，由于上拉节点PU处于低电平，第二下拉控制晶体管M6和第四下拉控制晶体管M8均截止，由于第一时钟信号端CLKB的第一时钟信号处于高电平，第一下拉控制晶体管M5和第三下拉控制晶体管M7均导通，使得下拉节点PD从低电平跳变至高电平，相应地节点下拉晶体管M9和输出下拉晶体管MlO均导通，将上拉节点PU处的上拉信号和输出端output的输出信号下拉至第一电源电压端vss的电源电压。由于下拉节点ro处于高电平，此时对第二电容C2和第三电容C3充电。
[0063]在第四阶段4(保持阶段)，第一时钟信号端CLKB的第一时钟信号处于低电平，第一下拉控制晶体管M5和第三下拉控制晶体管M7均截止，由于上拉节点PU处于低电平，第二下拉控制晶体管M6和第四下拉控制晶体管M8均保持截止。第二电容C2和第三电容C3同时维持下拉节点I3D的电压，使其保持处于高电平，相应地节点下拉晶体管M9和输出下拉晶体管Ml O均导通，将上拉节点PU和输出端OUTPUT保持下拉至第一电源电压端VSS的电源电压，从而降低第二时钟信号端CLK的高电平通过输出晶体管M2的栅源电容Cgs对上拉节点PU和输出端OUTPUT的电压的影响，降低上拉节点PU和输出端OUTPUT的噪声。
[0064]第一电源电压端VSS是低电源电压端。
[0065]此后，在下一帧到来之前，上拉节点PU—直处于低电平，下拉节点H)—直处于高电平，节点下拉晶体管M9和输出下拉晶体管MlO—直处于导通状态，可以持续地上拉节点PU和输出端OUTPUT进行降噪，而保证输出端OUTPUT的低压信号输出的稳定性。直至下一帧到来，所述移位寄存器接收到输入端INPUT的高电平信号后，重新执行上述第一阶段。
[0066]由图7可以看出，第一时钟信号端CLKB的第一时钟信号与第二时钟信号端CLK的第二时钟信号反相。
[0067]本公开还提供了一种上述移位寄存器的操作方法。下面结合图3和图7对该方法进行说明。在一个实施例中，例如，如图3所示，移位寄存器包含输入模块31、复位模块32、下拉控制模块33、下拉模块34、输出模块35和降噪模块36。该移位寄存器的操作方法包含:
[0068]由输入模块31将所接收的输入信号传递到上拉节点PU;
[0069]由复位模块32将上拉节点PU处的上拉信号下拉至第一电源电压端VSS的电源电压以及将该移位寄存器的输出端OUTPUT的输出信号下拉至第一电源电压端VSS的电源电压；
[0070]由下拉控制模块33控制下拉模块34是否进行操作；
[0071 ]由下拉模块34将所述移位寄存器的输出端OUTPUT和所述上拉节点PU下拉至所述第一电源电压端VSS的电源电压；
[0072]由输出模块35将第二时钟信号端CLK的第二时钟信号输出到该移位寄存器的输出端OUTPUT;
[0073]由降噪模块36通过维持下拉节点PD的电平来降低该移位寄存器的输出端OUTPUT的噪声。
[0074]其中，第一电源电压端VSS是低电源电压端，第一时钟信号端CLKB的第一时钟信号与第二时钟信号端CLK的第二时钟信号反相。
[0075]以上所述，仅为本公开的【具体实施方式】，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种移位寄存器，包含: 输入模块，其第一端与该移位寄存器的输入端连接用于从该输入端接收输入信号，第二端与上拉节点连接； 复位模块，其第一端与复位信号端连接，第二端与上拉节点连接，第三端与第一电源电压端连接，第四端与该移位寄存器的输出端连接； 下拉控制模块，其第一端与第一时钟信号端连接，第二端与上拉节点连接，第三端与下拉节点连接，第四端与第一电源电压端连接； 下拉模块，其第一端与下拉节点连接，第二端与该移位寄存器的输出端连接，第三端与上拉节点连接，第四端与第一电源电压端连接； 输出模块，其第一端与上拉节点连接，第二端与第二时钟信号端连接，第三端与该移位寄存器的输出端连接;以及 降噪模块，与下拉节点连接，用于通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。2.根据权利要求1所述的移位寄存器，其中，输入模块包括输入晶体管，输入晶体管的栅极和第一极与输入端连接，输入晶体管的第二极与上拉节点连接。3.根据权利要求2所述的移位寄存器，其中，输出模块包括输出晶体管和第一电容，输出晶体管的栅极和第一电容的第一端与上拉节点连接，输出晶体管的第一极与第二时钟信号端连接，输出晶体管的第二极和第一电容的第二端与输出端连接。4.根据权利要求3所述的移位寄存器，其中，复位模块包括: 节点复位晶体管，其栅极与所述复位信号端连接，第一极与上拉节点连接，第二极与第一电源电压端连接；以及 输出复位晶体管，其栅极与所述复位信号端连接，第一极与所述输出端连接，第二极与所述第一电源电压端连接。5.根据权利要求4所述的移位寄存器，其中，下拉控制模块包括: 第一下拉控制晶体管，其栅极和下拉控制节点连接，第一极与第一时钟信号端连接，第二极与下拉节点连接； 第二下拉控制晶体管，其栅极与上拉节点连接，第一极与下拉节点连接，第二极与第一电源电压端连接； 第三下拉控制晶体管，其栅极和第一极与第一时钟信号端连接，第二极与下拉控制节点连接；以及 第四下拉控制晶体管，其栅极与上拉节点连接，第一极与下拉控制节点连接，第二极与第一电源电压端连接。6.根据权利要求5所述的移位寄存器，其中，下拉模块包括节点下拉晶体管和输出下拉晶体管，节点下拉晶体管和输出下拉晶体管的栅极与下拉节点连接，节点下拉晶体管和输出下拉晶体管的第二极与第一电源电压端连接，节点下拉晶体管的第一极与上拉节点连接，输出下拉晶体管的第一极与输出端连接。7.根据权利要求6所述的移位寄存器，其中，降噪模块包括第二电容，其第一端与下拉节点连接，第二端与第一电源电压端连接。8.根据权利要求6所述的移位寄存器，其中，降噪模块包括第三电容，其第一端与下拉节点连接，第二端与第二时钟信号端连接。9.根据权利要求6所述的移位寄存器，其中，降噪模块包括: 第二电容，其第一端与下拉节点连接，第二端与第一电源电压端连接；以及 第三电容，其第一端与下拉节点连接，第二端与第二时钟信号端连接。10.根据权利要求7-9中任一项所述的移位寄存器，其中，所述晶体管均为N型晶体管。11.根据权利要求1所述的移位寄存器，其中，所述第二时钟信号端的第二时钟信号与第一时钟信号端的第一时钟信号反相。12.根据权利要求1所述的移位寄存器，其中，第一电源电压端是低电源电压端。13.一种移位寄存器的操作方法，该移位寄存器包含输入模块、复位模块、下拉控制模块、下拉模块、输出模块和降噪模块，该方法包含: 由输入模块将所接收的输入信号传递到上拉节点； 由复位模块将上拉节点处的上拉信号下拉至第一电源电压端的电源电压以及将该移位寄存器的输出端的输出信号下拉至第一电源电压端的电源电压； 由下拉控制模块控制下拉模块是否进行操作； 由下拉模块将所述移位寄存器的输出端和所述上拉节点下拉至所述第一电源电压端的电源电压； 由输出模块将第二时钟信号端的第二时钟信号输出到该移位寄存器的输出端； 由降噪模块通过维持下拉节点的电平来降低该移位寄存器的输出端的噪声。14.根据权利要求13所述的操作方法，其中，第一电源电压端是低电源电压端。15.根据权利要求13或14所述的操作方法，其中，第二时钟信号端的第二时钟信号与第一时钟信号端的第一时钟信号反相。
【文档编号】G09G3/36GK106023914SQ201610323870
【公开日】2016年10月12日
【申请日】2016年5月16日
【发明人】高英强, 陈华斌
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司