专利名称：交错式相位位移掩膜的制作方法
技术领域：
本发明涉及一种半导体装置制作的微影技术(photolithography)，特别涉及一种交错式相位位移掩膜(alternating phase shift mask；PSM)。
背景技术：
为了提高图案的分辨率，相位位移掩膜(PSM)在0度相位透光区开口(openings)邻接180度相位透光区开口，以产生光学干扰效应(interferenceeffect)，来提升转移影像(aerial image)的对比。
近来年，用于动态随机存取内存(dynamic random access memory；DRAM)的储存节点(storage node)的交错式相位位移掩膜大致分为三种横列式(row-type)、纵列式(column-type)以及棋盘式(check-board type)。以下利用横列式为例说明现有技术。
首先，请参照图1与图3分别显示的交错式相位位移掩膜的上视图与AA’线剖面图，上述掩膜主要由透光石英玻璃基板1，以及形成于玻璃基板1表面的铬材遮光层3构成，上述遮光层3用来定义透光横列(row type)的阵列图案(array)，亦即上述阵列图案由交错排列的相位为0度的透光(开口)横列I与相位为180度的透光横列II而组成。
接着，请参照图2，其根据图1所示的掩膜转移至光阻层(photoresist)的图案示意图，其中符号10的阵列图案表示光阻层所显示的储存节点的区域。如图2显示，由于阵列边缘的相位干扰效应较弱，因此最外部的透光区横列20、22(上、下横列)的储存节点区域容易产生图案变形(deformation)，而导致内存单元的关键尺寸(critical dimension；CD)的误差。
为了解决上述问题，业者提供一种特定的掩膜，通过修正边缘(最外部)横列透光开口的尺寸，以补偿上述图案变形。然而，此必须经过业者无数次的实验与仿真，方可得到精确的修正参数。
发明内容
本发明的目的在于提供一种交错式相位位移掩膜，不需要经过无数次的实验与仿真，而能够修正阵列图案边缘的图案变形，例如符号10a所示。
根据上述目的，本发明提供一种交错式相位位移掩膜，包括一透光基板；一遮光层，设置于上述透光基板表面，定义出透光阵列图案，上述透光阵列图案包括数个0度相位的透光横列(row)与数个180相位的透光横列交错组成；以及一相位干扰加强图样(phase interference enhancement feature；PIEF)，相距既定距离地邻接于交错式相位位移掩膜，并且上述相位干扰加强图样的相位与邻接的最外部的透光横列的相位相反。
在蚀刻遮光层以形成透光开口阵列图案的同时，于最外部的透光横列旁侧形成一相位干扰加强图样，来辅助阵列边缘的相位干扰效应，从而防止阵列边缘的图案变形。
再者，上述透光横列(透光开口横列)也可以改变成为透光纵列(透光开口纵列(column))。
再者，上述的交错式相位位移掩膜中，透光基板为石英玻璃基板。
再者，上述交错式相位位移掩膜中，遮光层由铬金属层或是铬合金构成。
再者，上述交错式相位位移掩膜中，相位干扰加强图样为单一条状(singlestrip)透光区、平行条状(parallel strip)透光区、或是数个块状(multiplepiece)透光区。并且，上述条状透光区的宽度介于50--80nm之间。再者，上述相位干扰加强图样与邻接的透光横列的距离大约介于50--200nm之间。如采用4倍掩膜，则宽度介于200--320nm之间，距离则介于200--800之间。
比起现有技术，上述相位干扰加强图样的尺寸、与阵列边缘的距离皆不需要严格地控制，即，上述相位干扰加强图样很容易地设置于阵列图案的边缘，由于其尺寸、形状皆不需要严格地控制，因此，不需要经过无数次的实验与仿真，而能够修正阵列图案边缘的图案变形。
图1为现有技术的交错式相位位移掩膜的上视图；图2为根据图1所示的掩膜转移至光阻层的图案示意图；图3为图1的A-A’线剖面图；
图4为根据本发明实施例的交错式相位位移掩膜的上视图；图5为根据图4所示的掩膜转移至光阻层的图案示意图；图6为图4的B-B’线剖面图；图7为显示根据本发明实施例各种相位干扰加强图样的样态。
符号说明1--透光玻璃基板。
3--遮光层。
10、100--储存节点区域。
10a--变形的储存节点区域。
20、22--由最外部的透光横列所转移的图案。
I--相位为0度的透光横列。
II--相位为180度的透光横列。
30--相位为180度的相位干扰加强图样。
32--相位为0度的相位干扰加强图样。
50、60--条状相位干扰加强图样。
70--数个块状相位干扰加强图样。
具体实施例方式
请参照图4--7所示的交错式相位位移掩膜及转移至光阻的图案，以说明本发明实施例。
首先，请参照图4与图6分别显示的交错式相位位移掩膜(alt.PSM)的上视图与BB’线剖面图，上述掩膜主要由透光石英玻璃基板(quartzsubstrate)1，以及形成于玻璃基板1表面的铬材遮光层3构成，上述遮光层3用来定义透光开口横列(row type)的阵列图案，即上述阵列图案由交错排列的相位为0度的透光横列I与相位为180度的透光横列II而组成。上述阵列图案用来定义0.13μm的动态随机存取内存(dynamic random access memory；DRAM)的储存节点(storage node)等重复性的图案。
为了增加阵列图案的边缘的光学干扰效应，本发明实施例在最外部的相位为0度的透光横列I’，设置一相位为180度的相位干扰加强图样30，也就是设置一宽度大约为50--80nm长条状透光区域，而与最外部的相位为0度的透光横列I’的距离大约为50--200nm，此干扰加强图样必须控制在能够发挥光学干扰效应，然而不会在曝光步骤将长条状图案转移到光阻层上。
同理，为了增加阵列图案的边缘的光学干扰效应，本发明实施例在最外部的相位为180度的透光横列II’，设置一相位为0度的相位干扰加强图样32，也就是设置一宽度大约为50--80nm的长条状透光区域，而与最外部的相位为180度的透光横列II’的距离大约为50--200nm，此干扰加强图样必须控制在能够发挥光学干扰效应，然而不会在曝光步骤将长条状图案转移到光阻层上，即，其图案宽度必须小于最小曝光图案的分辨率。
接着，请参照图5，其为根据图4所示的掩膜转移至光阻层的图案示意图，其中符号100的阵列图案表示光阻层所显示的储存节点的区域，图5显示，在相位干扰加强图样30、32的帮助下，最外部的横列(上、下横列)的储存节点区域不容易产生变形。
然后，请参照图7，其显示各种相位干扰加强图样的样态。虽然上实施例以单一长条状透光区50为例，然而本发明不限于此，亦可采用平行的长条状透光区60或是数个块状透光区70来当作相位干扰加强图样。
再者，上述实施例以横列式透光区为例，本发明亦适用于具有纵列式透光区的掩膜，不同之处在于，相位干扰加强图样，设置于最外部纵列透光区的左右两侧。
并且，上述实施例用来定义DRAM的储存节点的位置为例，然而本发明不限于此，本发明的交错式相位位移掩膜，可用于定义所有重复图案。
上述相位干扰加强图样很容易地设置于阵列图案的边缘，由于其尺寸、形状皆不需要严格地控制，因此，不需要经过无数次的实验与仿真，而能够修正阵列图案边缘的图案变形。
虽然本发明已以较佳实施例公开，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，可作些等效更动与修改，因此本发明的保护范围以权利要求为准。
权利要求
1.一种交错式相位位移掩膜，其特征在于，包括一透光基板；一遮光层，设置于上述透光基板表面，定义出透光阵列图案，上述透光阵列图案包括数个第一相位的透光横列与数个第二相位的透光横列交错组成；以及一相位干扰加强图样，相距既定距离地邻接于最外部的透光横列，并且上述相位干扰加强图样的相位与邻接的最外部的透光横列的相位相反。
2.如权利要求1所述的交错式相位位移掩膜，其特征在于，上述透光基板为石英玻璃基板。
3.如权利要求1所述的交错式相位位移掩膜，其特征在于，上述遮光层为由铬金属层。
4.如权利要求1所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样为条状透光区。
5.如权利要求4所述的交错式相位位移掩膜，其特征在于，上述条状透光区的宽度介于50--80nm之间。
6.如权利要求4所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样与邻接的透光横列的既定距离大约介于-50--200nm之间。
7.如权利要求1所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样为数个块状透光区。
8.如权利要求1所述的交错式相位位移掩膜，其特征在于，上述第一相位为0度相位，并且上述第二相位为180度相位。
9.如权利要求5所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样的尺寸被控制在不转移于光阻层。
10.一种交错式相位位移掩膜，其特征在于，包括一透光基板；一遮光层，设置于上述透光基板表面，定义出透光阵列图案，上述透光阵列图案包括数个第一相位的透光纵列与数个第二相位的透光纵列交错组成；以及一相位干扰加强图样，相距既定距离地邻接于最外部的透光纵列，并且上述相位干扰加强图样的相位与邻接的最外部的透光纵列的相位相反。
11.如权利要求10所述的交错式相位位移掩膜，其特征在于，上述透光基板为石英玻璃基板。
12.如权利要求10所述的交错式相位位移掩膜，其特征在于，上述遮光层为由铬金属层。
13.如权利要求10所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样为单一条状透光区。
14.如权利要求13所述的交错式相位位移掩膜，其特征在于，上述单一条状透光区的宽度介于50--80nm之间。
15.如权利要求13所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样与邻接的透光纵列的既定距离大约介于50--200nm之间。
16.如权利要求10所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样为数个块状透光区。
17.如权利要求10所述的交错式相位位移掩膜，其特征在于，上述第一相位为0度相位，并且上述第二相位为180度相位。
18.如权利要求14所述的交错式相位位移掩膜，其特征在于，上述相位干扰加强图样的尺寸被控制在不转移于光阻层。
全文摘要
本发明涉及一种交错式相位位移掩膜，包括一透光基板；一遮光层，设置于上述透光基板表面，定义出透光阵列图案，上述透光阵列图案(array pattern)包括数个0度相位的透光横列(transparent row)与数个180度相位的透光横列交错组成；以及一相位干扰加强图样(phase interference enhancementfeature；PIEF)，相距既定距离地邻接于最外部的透光横列，并且上述相位干扰加强图样的相位与邻接的最外部的透光横列的相位相反(reverse phase)。
文档编号G03F1/30GK1501164SQ02151339
公开日2004年6月2日 申请日期2002年11月15日 优先权日2002年11月15日
发明者夏启明, 徐义裕, 童宇诚, 廖宏岳, 蔡高财, 王重博 申请人:华邦电子股份有限公司