专利名称：在0相与180相区域周围形成边界区域以增强透明电场相移位光罩的方法
技术领域：
本发明主要关于集成电路和制造集成电路的方法。更具体的，本发明关于产生相移位图案来改善栅极和其它各层、结构或需要次名义尺寸(sub-nominal dimensions)的区域的图案化。
背景技术：
半导体装置或集成电路(IC)可包括数百万个诸如晶体管的组件。超大规模集成电路(ULSI)可包括互补金属氧化物半导体(CMOS)场效晶体管(FET)。虽然现有的系统和工艺具有在IC上制造数百万个IC组件的能力，但是仍然需要减小IC组件细微结构的尺寸，来增加IC上组件的数目。
欲达成较小尺寸IC组件细微结构的一个限制是现有的光刻技术的能力。光刻技术是一种将图案和影像从一个媒介转印到另一个媒介的工艺。现有的IC光刻技术使用对紫外光(UV)敏感光阻。紫外光通过光栅(reticle)或光罩(mask)投射到光阻，以在IC上建立组件图案。现有的IC光刻技术工艺受限于他们转印诸如接点、沟渠、多晶硅线条或门级结构的小的细微结构的能力。
一般而言，现有的光刻技术工艺(例如，投射光刻技术和远紫外线光刻技术)没有足够的分辨率和正确性来一致地制造最小尺寸的小细微结构。分辨率会受许多不利现象的影响，这些现象包括光的绕射、透镜像差、机械稳定度、污染、光阻材料的光的性质、光阻对比、光阻膨胀、光阻的热流等，而使诸如接点、沟渠、栅极和因此而得的IC组件受限于他们能够达到有多小的极限。
举例而言，当集成电路设计细微结构的尺寸为0.5微米(μm)或更小，而光学光刻技术的最佳分辨率需要有透镜系统的最大可获得的数值孔径(NA)。当获得好的分辨率时，并不能获得优越的聚焦能力，反之亦然，因为透镜系统的场的深度反比于NA，且集成电路的表面不能够光学上平坦。结果，当于半导体工艺中最小可实现的尺寸减小时，则达到了现有的光学光刻技术的极限。尤其是，当最小尺寸趋近于0.1微米时，则传统的光学光刻技术不能够再有效地使用。
为了希望减小细微结构的尺寸，集成电路(IC)制造商建立了一种称的为″相移位″的技术。在相移位中，由在光学光刻技术光罩上的二个邻近的透明区域所引起的破坏性干涉，用来建立在光阻层上非曝光的区域。相移位利用一种现象，其中光通过光罩上的透明区域呈现出一种波的特征，而使得从光罩材料出来的光的相位为透过光罩材料的光的行程距离的函数。此距离等于光罩材料的厚度。
相移位可增进由光罩产生的影像的品质。透过从邻近的透明区域来的干涉光而产生在光阻层上所希望的非曝光区域，该透明区域具有光通过邻近孔径的相位而相对于彼此移位180度的性质。黑暗的未曝光区域将沿着相移位区域的边界而形成在光阻层上，该相移位区域将由透过他们的光的破坏性干涉所引起。
相移位光罩为已知而已经使用于各种组态中，如由B.J.Lin所提出的文章″相移位光罩增益边缘(Phase-Shifting Masks Gain anEdge)″发表于″电路与装置″，1993年3月号，第28-35页。上述的组态称之为交替相移位光罩(PSM)。
在一些情况中，用来设计相移位光罩的相移位算法定义了仅些许延伸出作用层的作用区域的相移位区域。举例而言，多晶硅的剩余长度一般由场(field)或修整(trim)光罩所界定。然而，此方法本身并非没有问题。例如，当相移位光罩和场光罩从相移位区域转移至场光罩区域时，他们之间的对准补偿可能在多晶硅衬底产生扭结(kink)或挤压的(pinched)区域。而且，因为场光罩用来在作用区域外转印多晶硅的密集、窄的线条，则场光罩变得如同相移位光罩般的严格与严谨。
多晶硅或″聚硅(poly)″配置的相移位图案化已经证明可增进制造和使能获得较小的图案化线条和窄的间距。这些项目能因所希望的线宽和间距收缩而进一步增强，但是这样有些冒险和具复杂性。
现有的用相移位器来图案化已通过仅移位最小的所希望的尺寸区域而达成--通常为作用图案上的聚硅栅极或窄聚硅。离开作用区域的图案化的聚硅线通常使用与在作用区域上图案化的聚硅线相似的设计规则来布置。当如此布置时，可在相移位图案化和二进制图案化之间作许多的转移。转移区域可能造成线宽损失，和增加装置遗漏。
现用的交替相移位光罩(PSM)设计用于多晶硅层，通常重点摆在使得能够通过应用在栅极区域周围的交替相移位区域(也就是说，多晶硅和作用区域的相交区域)而使得栅极缩小。一种如此的交替PSM设计揭示于美国专利第5,573,890号，由Christopher A.Spence(本申请案发明人其中之一)所申请的案名为″使用相移位光罩的光学光刻技术方法(METHOD OF OPTICAL LITHOGRAPHY USING PHASE SHIFT MASKING)″，该案转让给本发明的受让人。
发展出一种增强相移位的方法，来减少转移区域，并将这些区域从作用边缘移开以加宽聚硅或聚硅图案的角，在此线宽损失将会减小或不受影响。这种增强相移位方法的范例揭示于美国专利申请序号第09/772,577号中，案名为″相移位光罩及制造此相移位光罩的系统与方法(PHASE SHIFT MASK AND SYSTEM AND METHOD FOR MAKING THE SAME)″，由Todd P.Lukane(本申请案发明人其中之一)在2001年1月30日提出申请，并转让给本发明的受让人，该申请案将结合本说明书作为参考。
Lukane专利申请的说明书说明二元光罩和相位光罩，该相位光罩界定了多晶硅图案的部分和必须具有极受控制的临界尺寸(CD)(最小线宽)。相位光罩基本上具有很容易图案化的长窄的开口，但是二元光罩在隔离区域和密集区域具有小的开口和小的线。因此，二元光罩的图案化可能很复杂而此技术的制造界限将受到限制。在这两种简单相位和增强相位方法中，二种光罩受到严格要求和有不同的最佳化显示和图案化状况。
其它已知的系统使用″节点″为基础的方法而不是使用特定栅极的方法，来产生尝试使用相移位至所有最小多晶硅几何区域(场与门级二者)的指示。二个以″节点″为基础的方法的例子，包括例如Galan等人发表的″对于多晶硅层级用于随机逻辑电路的交替型相移位光罩的应用(Application of Alternating-Type Phase Shift Mask toPolysilicon Level for Random Logic Circuit)″，发表于1994年12月出刊的日本应用物理期刊第33(1994)册，第6779-6784页；和由Liebmann等人获准的美国专利第5,807,649号，案名为″光刻技术图案化方法和用此方法制成的具有光场修整光罩的光罩组(LITHOGRAPHICPATTERNING METHOD AND MASK SET THEREFOR WITH LIGHT FIELD TRIMMASK)″。
考虑到这个已知的技术，须对透明场相移位光罩(PSM)和场或修整光罩方法作改良，而获得简单、更可靠的光罩制造，和较佳的晶圆成像。再者，须通过封闭相移位光罩细微结构而使变化或光邻近修正(OPC)的使用为最小。又再者，须产生相移位图案以改善栅极图案化和其它需要次名义尺寸的层。
发明内容
本发明关于一种将边界区域加到界定多边形的0相位图案末端，以及加到180相区域的外侧边缘的技术。此技术能改善线端图案界定和改善制造能力和图案化工艺界限。增加的边界区域可更容易作光罩检查、用铬界定相位蚀刻区域、平衡像差(coma)和其它的图案化事件、和平衡线端二侧的光，而得到更可预测的最终光阻图案。
一个实施例关于设计相移位光罩的方法。此方法可包括识别相移位光罩的第一相位区域的边缘；扩张所识别的边缘以沿着第一相位区域的边缘界定窄线；和沿着第一相位区域的边缘在窄线上形成相位区域边界。第一相位区域位于邻近关键的多晶硅区域，而确认的区域并非邻近关键的多晶硅区域的第一相位区域的边缘。
另一个实施例关于产生相移位图案的方法，以改善栅极的图案化和需要次名义尺寸的其它各层。此方法可包括界定关键的栅极区域；在关键的栅极区域的每一侧建立相位区域；对于关键的栅极区域的每一侧的相位区域指定相反的相位极性；用指定的相位极性增强相位区域；界定相位转移可能发生的破裂区域；产生多边形以界定其它的边缘并排除已界定的破裂区域；以及组构0相区域外的边界区域以形成相移位边界。
另一个实施例关于用0相区域和180相区域的外侧边缘周围的铬边界来增强透明场相移位光罩的方法。此方法可包括将相位极性指定到包括第一相位区域和第二相位区域的相位区域；界定指定的相位区域的边缘；在第一相位区域增加的边缘的周围建立第一边界区；在第一相位区域的第一边界区形成铬边界；在第二相位区域的增加的边缘的周围建立第二边界区；以及在第二相位区域周围的第二边界区形成相移位边界。
另一个实施例关于一种组构成以用于集成电路工艺的光罩。此光罩可包括由0相区域的第一边缘和180相区域的第一边缘所界定的关键多晶硅区段；位于180相区域的第二边缘外侧的第一铬边界区域；以及0相区域的第二边缘的周围的第二铬边界区域。180相区域的第二边缘不同于180相区域的第一边缘，其中该铬边界区域包括不透明的材料。0相区域的第二边缘不同于0相区域的第一边缘。
本领域一般技术人员参阅下列的图式、详细说明、和所附权利要求后，本发明的其它原理特征和优点将变得更为清楚。
下面将参照所附图式，而说明下文中的实施例，其中相同的参考数字表示相同的组件。
图1为根据本发明的一实施例，形成相移位光罩方法的步骤的流程图；图2为根据本发明的一实施例，相移位光罩设计的上平面视图；图3为根据本发明的一实施例，组构成以用于图2的相移位光罩设计，场或修整光罩设计的上平面视图；图4为根据本发明的一实施例，分离180相区域和0相区域和对应的修整光罩的部分的多晶硅线的方块图；以及图5为根据本发明的一实施例，分离180相区域和0相区域和对应的修整光罩的部分的多晶硅线的方块图。
具体实施例方式
图1显示描述形成或设计相移位光罩(PSM)和场或修整光罩的范例步骤的流程图100。一组在相位光罩上先前界定的0相区域或180相区域，可有助于识别关键多晶硅区段。这些0相区域或180相区域能由手绘建立，或由使用现存的软件程序建立，或由创造一最佳程序以界定这些区域而建立。
在步骤110，在先前界定的180相区域的180相区域边缘外测的相位光罩上形成铬边界区域，该先前界定的180相区域并未界定最终多晶硅图案。可用手绘制或由使用计算机软件程序来界定该铬边界区域。此铬边界区域所具有的优点是，可使检查光罩变得容易，和容易图案化此制造光罩的相位蚀刻步骤。在步骤120，将所有未界定的区域(最终多晶硅图案、或180相区域、或铬边界区域)定义为0相位。
在步骤130，在邻近关键多晶硅区段0相区域所最初界定的外侧周围，加上铬边界区。加上这样的铬边界区有助于将图案化所产生的问题降至最少。
在步骤140，将光罩上铬图案化和蚀刻。当部分的铬界定工艺或将铬图案化以后，涂上一层光阻并选择性地去除180相区段将形成的区域的各区段的光阻。在一个具体实施例中，定义过大的180相位图案或相位蚀刻区，以使得光阻可被去除和石英可被蚀刻。此过大的光阻图案覆盖了在铬上的任何希望避免蚀刻的开口。可使用干或湿蚀刻以将180相形成区域的石英蚀刻至较薄的厚度。可参考图2而进一步说明形成的180相区域和相位蚀刻区域。
在步骤150，形成具有开口的修整光罩，这些开口在最后多晶硅图案外侧边界铬区域有过大的形式。此修整光罩有过大的开口是因为他们的大小要稍微大于边界区域的范围。在修整光罩工艺中，将修整光罩的各开口放置在这些稍微较小的边界区域上。可参照图3说明一个修整光罩的范例。
图2显示利用参照图1说明的工艺而形成或设计的相位光罩200的平面视图。相位光罩200包括多晶硅区域210、180相区域220、0相区域230、和180相边界区域240。多晶硅区域210(图2的点线区域所示者)为关键多晶硅区段。180相区域220和0相区域230有助于界定多晶硅区域210，或能够用手或使用组构成用来设计相位光罩的计算机软件程序而建立。180相边界区域240能够形成界定180相区域220的外侧边缘，该180相边界区域240未界定该多晶硅图案。
相位光罩200可包括界定的范围外侧的区域250。在一具体实施例中，区域250(如图2中所示)指定为0相位。
相位蚀刻框260(图2中使用粗短划线所绘示)为用于形成180相区域220界定图案的区域。所具的优点是，相位蚀刻框260的位置为自行对准铬图案，以避免蚀刻图案相对于原来的铬图案发生错位。在一替代实施例中，可以制造蚀刻轮廓，而使得蚀刻可部分在铬下方进行以便部分地隐藏蚀刻轮廓。部分隐藏的蚀刻轮廓可让侧壁轮廓有一些变化。
修整光罩开口270(图2中用点线所绘示者)界定一个当使用场或修整光罩时则曝露的区域。参照图3说明对应于修整光罩开口270的范例修整光罩。
相位光罩200能包括0相区域230的外侧周围铬边界区域290。对应于相位光罩200的修整光罩可包括过大的在最终多晶硅图案外侧的所有的铬区域。
图3显示场或修整光罩300的平面视图。修整光罩300组构成可与参照图2中的相位光罩200使用。修整光罩300包括对应于图2中修整光罩开口270的开口310。
图4显示多晶硅线光罩400和修整光罩405。多晶硅线光罩400分离180相区域410和0相区域420。铬边界430沿着180相区域410的边缘而定位。铬边界430能通过允许铬光罩完全界定了石英蚀刻而改善光罩生产。然而，像如此的组构方式，多晶硅线光罩400为非对称的和具有在邻近线之间桥接的风险。
图5显示多晶硅线光罩500和修整光罩505。多晶硅线光罩500分离180相区域510和0相区域520。铬边界530沿着180相区域510的边缘而定位。相位区域540沿着0相区域520的边缘而定位。通过放置相位区域540或假线(dummy lines)在0像区域的边缘，如此可以增进对称性，而可以改善晶圆的图案制作。
用于铬边界530的范例材料，可包括任何不透明特性的材料。或者，在边界530使用其它适当的不透明材料，诸如该领域一般技术人员已知的可满足所须相位规格的任何材料。铬边界530能具有邻近最小栅极宽度尺寸的宽度，或形成关键栅极的0相区域和180相区域之间的宽度。
所具有的优点是，参照各图式中所说明的工艺，改善了栅极宽度控制、线端图案界定、和图案化工艺界限。而且，各工艺能使修整光罩的关键件相似于相位光罩的关键件，也就是说，在铬光罩(或沟渠)中相对窄的开口。使修整光罩的关键件相似于相位光罩而具有的优点为，可使相位光罩的最佳显示状况更相似于或相同于修整光罩。通过这样，步进器不须改变设定(例如，数值孔径或部分相干或聚焦或暴光剂量)。
虽然以上已通过图式显示实施例并作了说明，但应了解这些实施例仅提供作说明用。其它的实施例可以包括例如建立相移位区域的不同的技术。而且，其它的实施例可以使用不同于0和180度而仍保有相差180度的相位角。本发明并不限于特定的实施例，而可扩展至各种不同的修饰、组合、和交换，而仍落于本发明的申请专利范围内。
权利要求
1.一种设计相移位光罩的方法，该方法包括识别相移位光罩的第一相位区域的边缘，该第一相位区域位于邻近关键多晶硅区域，而该所识别的边缘并非为邻近该关键多晶硅区域的该第一相位区域的边缘；扩张该所识别的边缘以沿着该第一相位区域的该边缘界定窄线；以及沿着该第一相位区域的该边缘在该窄线上形成相位区域边界。
2.如权利要求1所述的方法，进一步包括识别相移位光罩的180相区域的边缘，该180相区域位于邻近关键多晶硅区域，而该所识别的边缘并非为邻近该关键多晶硅区域的该180相区域的边缘；扩张该所识别的边缘以沿着该180相区域的该边缘界定窄线；以及在该窄线上形成铬以沿着该180相区域的该边缘形成铬边界。
3.如权利要求1所述的方法，进一步包括指定相位极性至相位区域；界定指定的相位区域的边缘；在增加的边缘周围建立边界；以及在建立的边界的外侧区域指定具有0相位。
4.如权利要求3所述的方法，其中该相位区域指定为0或180相位角，进一步包括产生修整光罩以去除0相位和180相位区域之间不需要的图案。
5.一种产生相移位图案的方法，以改善栅极的图案化和需要次名义尺寸的其它各层，该方法包括界定关键的栅极区域；在关键的栅极区域的每一侧建立相位区域；对于关键的栅极区域的每一侧的相位区域指定相反的相位极性；用指定的相位极性增强相位区域；界定相位转移可能发生的破裂区域；产生多边形以界定其它的边缘并排除已界定的破裂区域；以及组构0相区域外侧的边界区域以形成相移位边界。
6.如权利要求5所述的方法，进一步包括修正违反规则的设计；以及将光学邻近和工艺修正应用到相位区域，以允许适当的图案产生。
7.如权利要求5所述的方法，进一步包括产生修整光罩以去除所需的图案外侧的0相位和180相位区域之间的不需要的图案。
8.一种设定用于集成电路工艺的光罩，该光罩包括一关键性多晶硅区段，其由0相区域的第一边缘与180相区域的第一边缘所界定；一第一铬边界区域，其位于该180相区域的第二边缘外侧，该180相区域的第二边缘不同于该180相区域的第一边缘，其中，该铬边界区域包含一不透明材料；一第二铬边界区域，其位于该0相区域的第二边缘周围，该0相区域的第二边缘不同于该0相区域的第一边缘。
9.如权利要求8所述的光罩，进一步包括具有0相位的位于界定区域外侧的一区域。
10.如权利要求8所述的光罩，其中该第二边界区域包括不透明材料。
全文摘要
本发明揭示一种将第一边界区域加到界定为多边形的0相位图案的各末端，而将第二边界区域加到180相位图案的各末端的技术。此技术可改善线末端图案界定和改善制造能力和图案化工艺界限。此增加的边界区域平衡线末端两侧的光而造成更可预测的最终光阻图案。
文档编号G03F1/08GK1602448SQ02824773
公开日2005年3月30日 申请日期2002年12月9日 优先权日2001年12月11日
发明者T·P·卢康科, C·A·斯彭斯 申请人:先进微装置公司