专利名称：并行光纤阵列耦合组件的制作方法
技术领域：
本实用新型属于光通讯、并行处理计算机等领域中的光电子器件，特别涉及到光通讯、并行处理计算机等领域中，有源和无源光电子芯片输入、输出并行通道耦合接口的光纤阵列组件。
背景技术：
近年来，由于光通信和计算机领域中机群、网络运算系统的迅猛发展，用于信息领域中各种新型被动器件和主动器件大量涌现。用于宽带高速领域的面发射激光阵列VCSEL芯片、光接收PIN芯片、各种用途的复用、解复用、分束器等平面波导芯片、微光机电开关MEMS芯片等相继研制成功。上述芯片要封装制作成实用器件时，必须要有极高精度的光纤阵列组件作为芯片的输入和输出耦合接口，将上述芯片中的每一条光通路，和光纤阵列组件中相应的每一条光纤严格准确的对准，才能将光信号输入、输出，制作成长期稳定实用器件。上述器件的封装技术是确保器件的优良光学特性的关键技术，同时，也是最耗费人力的工序，它是器件成本中最高部分之一。由于以上芯片都是采用光电子工艺研制成的，所以，器件的封装技术对光纤阵列组件中每一条光纤位置的精度要求，必须与光刻线条的位置精度相匹配。不但如此，同时还需要对光纤头加工成各种需要的形状，如对光纤头严格加工成8°、45°、57°、球形、非球面等，特别是用于面发射激光阵列VCSEL/PIN并行收发模块中的光纤阵列组件，其封装技术需要极高精度的光纤阵列，才能保证直接耦合的高效率。所以，提供各种形状的极高精度的光纤阵列组件的是保证光电子器件高质量的光学特性，提高封装工艺效率，降低器件成本的最为关键的技术之一。
目前光纤阵列都是采用在特定晶向硅片上，腐蚀一些平行的V形槽，将光纤嵌入V形槽内，用V形槽内表面作为定位每一条光纤的表面，制作成光纤阵列组件，见美国专利5,656.120，中国专利00101007.7。也有的在基片上刻成凹形槽，将光纤嵌入凹形槽内，用凹形槽内表面作为定位每一条光纤表面，制作成光纤阵列组件，见美国专利6,706371。以上光纤定位方法中，光纤的定位精度与腐蚀成形的V形槽或凹形槽的深度和内表面成形的过程精度有关。
本实用新型一维光纤阵列中每一条光纤精确定位是基于专利申请号01133513.0“光纤阵列定位组件”提出的基片表面刻蚀槽两侧线定位光纤的结构，如图1所示，图1中(A)(B)(C)是用基片表面凹形槽两侧线定位每一条光纤的情况，其中一片是表面带有一条一条刻蚀成凹形槽的基片，槽面的宽度应小于光纤芯径的直径，刻蚀深度与槽的宽度的确定，以光纤放置在表面槽两侧线上，光纤下表面不能接触槽的内表面为宜。
发明内容
本实用新型所提出的一种并行光纤阵列耦合组件，是在专利申请号01133513.0提出的“光纤阵列定位组件”基础上，进一步提出一种带45°裸光纤头的高精度光纤阵列与并行发射激光阵列VCSEL芯片或者阵列探测器PIN芯片直接耦合的结构。
本实用新型的一种并行光纤阵列耦合组件，包括刻槽基片、衬底基片以及位于它们之间的光纤纤芯，刻槽基片表面有平行排列的凹形槽，每条光纤纤芯排放于凹形槽表面两侧线上，凹形槽的槽宽小于光纤纤芯的直径，凹形槽深度大于光纤纤芯位于凹形槽内部分的圆弧段高度，构成一维光纤阵列，其特征在于(1)所述并行光纤阵列耦合组件还包括并行发射激光阵列VCSEL芯片或者阵列探测器PIN或GaAs芯片，(2)所述一维光纤阵列端部裸露纤芯加工成45°光学平面，一维光纤阵列的每一条纤芯与并行发射激光阵列VCSEL芯片每一象元或者阵列探测器PIN或GaAs芯片每一象元一对一对准。
所述的并行光纤阵列耦合组件，其进一步的特征在于与45°光学平面相对应的裸露纤芯的圆柱面和对应并行发射激光阵列VCSEL芯片象元或者并行阵列探测器PIN或GaAs芯片象元距离20-400μm；裸露纤芯的45°光学平面与相应并行发射激光阵列VCSEL芯片的表面或发射的激光束或者阵列探测器PIN芯片接收表面成45°角。
新型的面发射激光阵列VCSEL芯片近两年开始大量实用化，该激光芯片中每一个象元发光面积仅1-2μm，腔长约3μm，它是一种阈值低、调制速率快、发散角小、园型光斑、可与多模光纤直接耦合、无需严格温控、可研制成一维和二维阵列芯片、成本低等许多优点的通讯光源。目前850波长VCSEL/PIN并行收发模块已广泛应用于宽带、高速数据通讯和并行处理计算机领域。由大规模集成光电子工艺研制而成的并行发射激光阵列VCSEL芯片，象元之间的标准间距为250μm，位置精度误差约0.2μm。需要极高精度的一维光纤阵列，采用特殊的耦合结构，才能将一维并行发射激光阵列VCSEL芯片中每一个象元发射的激光束，一对一均匀地耦合到一维光纤阵列中每一条光纤输出。本实用新型提出的端头带45°裸光纤芯的高精度光纤阵列，每一条光纤的定位精度可达到0.2-0.4μm，其精度完全与VCSEL阵列芯片中每一个象元的位置精度完全匹配，所以，可以完全用于与发射激光阵列VCSEL芯片的直接耦合。同样，并行阵列探测器PIN或GaAs芯片象元之间标准间距亦为250μm，可以与端头带45°光学平面的一维光纤阵列直接耦合或接收，它是一种极为简单而紧凑的耦合结构。从而，可以大大提高耦合效率，降低成本，提高光电子器件的光学性能。
图1为专利申请号01133513.0“光纤阵列定位组件”示意图；图2为本实用新型中一维光纤阵列示意图；图3表示一维光纤阵列中光纤阵列中光纤排放过程；图4为带45°光学平面的一维光纤阵列侧视图；图5为带8°角度的一维光纤阵列示意图；图6为带8°角度一维光纤阵列侧视图；图7为本实用新型的一种实施方式；图8为由本实用新型构成的面发射激光VCSEL并行发射模块示意图；图9为由本实用新型构成的并行PIN接收模块示意图。
具体实施方式
本实用新型并行光纤阵列耦合组件中一种端头带45°裸光纤的高精度光纤阵列如图2所示，它是由带45°裸光纤头的光纤(100)、刻槽基片(120)和衬底基片(130)组成。其制造工艺如下，若要研制1×n带45°裸光纤头的光纤阵列，首先，按照发明专利申请01133513.0刻蚀凹形槽基片，用半导体芯片分割机并行于刻蚀凹分割成所需要的尺寸，选择刻蚀有大于n+2条凹形槽的刻槽基片(120)。衬底基片(130)宽度与刻槽基片相同，长度比刻槽基片短3-5mm，将基片清洗干净备用，将需要排放的光纤的前端长度为L-2mm的部分将包层(110)去掉，裸露光纤直径为125μm的芯径，清洗干净备用。排放光纤时，首先，将刻槽基片(120)置于一个水平的平面基板上，带凹形槽表面朝上放置，并且在排放光纤的过程中固定不动。排放光纤过程见图3所示，在刻槽基片上等于或大于n条凹形槽的两侧的凹形槽上，分别各排放一条长度约小于L，芯径直径为125μm清洗干净的裸露光纤芯(100)，在其上放置一片衬底基片(130)，该基片的左、右宽度与下面刻槽基片(120)对整齐，而下面刻槽基片的前端露出1-2mm，后端露出约2-3mm。在衬底基片(130)表面上加一个合适的压力，使上下基片位置稳定不动，这时，可将备用的前端长度为L-2mm、芯径直径为125μm清洗好裸光纤芯，从上下基片之间的后端，逐条插入每一条凹形槽上并用凹形槽的两侧定位，一条一条并行地排放n条光纤。而后，用流动性较好的紫外胶(140)，很少一点地从尾端滴在光纤芯径表面，依靠光纤在上基片和凹形槽基片之间缝隙的表面张力，将紫外胶(140)流入并填满上下基片之间的缝隙，以及裸露光纤下表面和凹形槽缝隙，再用紫外光照射固化，使光纤正确定位并牢固地固定于两基片之间，而裸露光纤头的下表面牢固地与凹形槽固化在一起，特别注意裸露光纤芯没有与凹形槽相接触的上圆柱表面不能有任何胶层污染。最后，裸露光纤芯和刻槽基片一起相对于刻槽基片表面严格加工成45°表面，端头带45°光学平面裸露光纤芯一维光纤阵列侧视图见图4。
按照上面所述的工艺方法，可以研制端口楔角为8°或任何角度的一维光纤阵列，用于分束波导芯片、阵列波导光栅AWG芯片等输入、输出耦合接口。端口楔角为8°的一维光纤阵列组件，如图5所示。组件中上、下基片的长度和宽度都相同，按照上述工艺排放好光纤、注胶、紫外光照射固化后，最后，在光纤端面加工抛光成8°角，其组件的侧视图见图6。
并行发射激光阵列VCSEL芯片与端头带45°裸光纤芯的高精度一维光纤阵列直接耦合结构如图7所示。因为并行发射激光阵列VCSEL芯片每一个象元发出的激光束的发散角小、园型光斑、其全发散角约15°，如果采用芯径为62.5μm的多模光纤耦合输出，可采用如图8所示。结构简单的直接耦合的方式，获得较高的耦合效率。首先，将VCSEL阵列芯片(150)贴片在热沉基片(160)上，热沉(160)基片和端头带45°裸光纤芯的一维多模光纤阵列的衬底基片(130)，并共同置于散热片(190)平面上，让与45°裸光纤芯径相对应的光纤圆柱表面，直接与VCSEL芯片发光面相对，VCSEL芯片每一个象元发射的激光束直接穿过与45°斜面相对的光纤芯圆柱表面，入射在端头裸光纤芯的45°斜面上，经过45°斜面的反射直接耦合到光纤芯径中去。为了获得较高的耦合效率，较高的均匀性和稳定性，一个重要的参数是端头与带45°裸光纤芯相对应的光纤芯圆柱表面和VCSEL芯片发光表面距离，设为Δ，热沉(160)的厚度为s，VCSEL芯片(150)的厚度为h，则一维光纤阵列衬底基片(130)的厚度为d，它们之间的关系为d＝Δ+s+h并行发射激光VCSEL阵列与端头带45°裸光纤芯的一维多模光纤阵列组件直接耦合的结构必须保证以下几点1)端头带45°裸光纤芯径的一维多模光纤阵列与并行发射激光阵列VCSEL芯片的位置安排，必须让与45°斜面相对应的裸光纤芯圆柱表面与VCSEL芯片的发光表面距离Δ，约20-400μm左右，以便使得激光束约85％或更高的功率直接穿过裸光纤芯圆柱表面，入射在裸光纤头多模光纤芯45°抛光面上，通过45°抛光面的反射直接耦合到多模光纤芯径中去。2)调整一维多模光纤阵列组件，使得裸光纤头的45°抛光面严格与VCSEL芯片表面或与其发射出的激光束严格成45°。3)调整一维多模光纤阵列组件，使得每一条纤芯与VCSEL阵列每一个象元严格一对一地对准，误差约0.2-0.4μm。通过以上简单结构和正确调整，可以获得较高的耦合效率，较高的均匀性和稳定性。
由本实用新型所构成的面发射激光VCSEL并行发射模块如图8所示，主要元器件有端头带45°裸光纤芯的一维光纤阵列，VCSEL阵列芯片(150)，热沉(160)，驱动电路阵列芯片(170)，电路板(180)，散热片(190)。首先将面发射激光VCSEL芯片(150)贴在热沉(160)上，让电路板(180)、VCSEL的驱动电路芯片(170)、带VCSEL芯片的热沉(160)、端头带45°裸光纤芯的一维多模光纤阵列组件的衬底基片(130)，一起并行放置在同一个散热器平面上，采用一套调试设备严格按照以上的耦合结构进行调试，在进行调试过程中，严格监测各种参数，达到最佳位置时，用胶固定。
由本实用新型构成的并行PIN接收模块的功能是将来自一维多模光纤阵列组件中每一条光纤的光，入射在PIN阵列芯片的每一个象元上，PIN或GaAs象元将光信号转换成电信号，电信号再经过接收放大电路的放大，将电平放大到系统所需要的电平。PIN或GaAs并行接收模块的结构与VCSEL发射模块的结构完全相同，仅需要将VCSEL芯片(150)置换成PIN或GaAs芯片(200)，而驱动芯片(170)置换成接收放大电路阵列芯片(210)，如图9所示。
权利要求1.一种并行光纤阵列耦合组件，包括刻槽基片、衬底基片以及位于它们之间的光纤纤芯，刻槽基片表面有平行排列的凹形槽，每条光纤纤芯排放于凹形槽表面两侧线上，凹形槽的槽宽小于光纤纤芯的直径，凹形槽深度大于光纤纤芯位于凹形槽内部分的圆弧段高度，构成一维光纤阵列，其特征在于(1)所述并行光纤阵列耦合组件还包括并行发射激光阵列VCSEL芯片或者阵列探测器PIN或GaAs芯片，(2)所述一维光纤阵列端部裸露纤芯加工成45°光学平面，一维光纤阵列的每一条纤芯与并行发射激光阵列VCSEL芯片每一象元或者阵列探测器PIN或GaAs芯片每一象元一对一对准。
2.如权利要求1所述的并行光纤阵列耦合组件，其特征在于与45°光学平面相对应的裸露纤芯的圆柱面和对应并行发射激光阵列VCSEL芯片象元或者并行阵列探测器PIN或GaAs芯片象元距离20-400μm；裸露纤芯的45°光学平面与相应并行发射激光阵列VCSEL芯片的表面或发射的激光束或者阵列探测器PIN芯片接收表面成45°角。
专利摘要并行光纤阵列耦合组件，属于光通讯、并行处理计算机领域中的光电子器件，在“光纤阵列定位组件”专利申请基础上，进一步提出带45°裸光纤头的一维光纤阵列与并行发射激光阵列VCSEL芯片或者并行阵列探测器PIN芯片直接耦合的结构。本实用新型由刻槽基片、衬底基片和光纤纤芯构成一维光纤阵列、其端部裸露纤芯加工成45°光学平面，每一条纤芯与并行发射激光阵列VCSEL芯片或者阵列探测器PIN(或GaAs)芯片每一象元一对一对准，与45°平面相对的裸露纤芯圆柱面和象元距离为20－400μm，本实用新型的组件实现了与阵列VCSEL芯片和PIN芯片直接耦合，耦合效率高，降低成本，结构简单紧凑，提高光电子器件的光学性能。
文档编号G02B6/42GK2625916SQ0325414
公开日2004年7月14日 申请日期2003年5月23日 优先权日2003年5月23日
发明者曹明翠, 罗风光 申请人:华中科技大学