专利名称：显示基片及其制造方法
技术领域：
本发明涉及显示基片及其制造方法。更具体地说，涉及识别显示图像的像素缺陷的显示基片及其制造方法。
背景技术：
一般而言，显示装置是将信息处理装置中处理的电格式形态的数据变换为图像的界面装置(interface device)。
阴极射线管类型的显示装置(CRT)、液晶显示装置(LCD)、有机电致发光显示装置(EL)、及等离子显示面板(PDP)等是显示装置的代表。
这些显示装置为了显示图像包括数个～数十μm的像素及与像素电连接以驱动像素的信号线，像素及信号线形成于透明基片上，例如，形成于脆性弱的玻璃基片上等。玻璃基片为了防止边缘裂纹(edge crack)，在玻璃基片边缘形成进行边缘磨光(edge grinding)的边缘磨光区域。
形成于显示装置的各像素非常小，因此形成像素及信号线之后显示装置的像素或信号线需被测试，为了进行上述测试，在边缘磨光区域布置与各信号线连接的测试线。
测试线置于边缘磨光区域，测试线测试像素及信号线之后在边缘磨光过程中被除掉。
然而，边缘磨光区域的宽度非常小，因此测试线个数及测试线宽度受到很大限制，当测试线的宽度较窄时，测试线的电阻抗将增加，因此存在不能正常测试像素及信号线的问题。
发明内容
本发明旨在解决上述现有技术中存在的缺陷，本发明的第一目的在于提供一种防止形成于基片上的像素或信号线测试不良的显示基片。本发明的第二目的在于提供减少形成于基片上的像素或信号线测试不良的显示基片的制造方法。
根据本发明的显示基片包括基片、多条信号线、及测试线；基片又包括布置像素的像素区域、置于像素区域周围的缓冲器区域、及形成于缓冲器周围的磨光区域；信号线从磨光区域通过缓冲器区域向像素提供驱动信号；测试线与信号线晶格状交叉，并分别置于磨光区域和缓冲器区域，各测试线与信号线连接，该信号线个数是通过测试线个数除信号线个数而得出。
根据本发明的显示基片的制造方法包括如下工序首先在包括像素区域、围绕像素区域的缓冲区域、及围绕缓冲区域的磨光区域的基片上形成从磨光区域经过缓冲器区域向像素区域提供显示图像的驱动信号的信号线；接着，在磨光区域及缓冲器区域形成与信号线晶格状交叉并向各信号线提供测试信号的测试线；接着，向测试线提供测试信号，并从基片除去测试线。
根据本发明的显示基片及其制造方法，在基片磨光区域及磨光区域外部形成测试像素的测试线，测试像素之后除去测试线，因而能够较精密地测试形成基片的像素。
图1是根据本发明一实施例的显示基片的一部分的平面图；图2是形成于图1像素区域的像素的平面图；图3是沿着图1的I1-I2线截取的截面图；图4是图1中示出的信号线形成静电除去线的平面图；图5是根据本发明第二实施例的显示基片的一部分的平面图；图6是图5示出的信号线形成静电除去线的平面图；图7是根据本发明第三实施例的在显示基片上形成信号线的平面图；图8是沿着图7的II1-II2线截取的截面图；图9是沿着图7的III1-III2线截取的截面图；图10是根据本发明第三实施例的在基片上形成另外的信号线的平面图；图11是图10中的“A”部分的放大图；图12是根据本发明第三实施例的在磨光区域及缓冲器区域形成测试线的平面图；以及图13是除去图2中示出的测试线的平面图。
具体实施例方式
下面参照附图详细说明根据本发明的优选实施例。
显示基片第一实施例图1是根据本发明一实施例的显示基片的一部分的平面图，图2是形成于图1所示的像素区域的像素的平面图，图3是沿着图1的I1-I2线截取的截面图。
参照图1及图2，显示基片100包括基片110、信号线120、及测试线130。
基片110包括像素区域(pixel region，PR)、缓冲区域(bufferregion，BR)、及磨光区域(grinding region，GR)。
基片110的像素区域PR置于基片110的中央部，优选地，在平面上观察时像素区域PR呈四角形状。
在像素区域PR以黑阵状布置图2示出的像素。在本实施例中，显示基片100的分辨率为1024×768时，在像素区域PR有1024×768×3个像素P。
像素P包括薄膜晶体管TR及像素电极(pixel electrode，PE)。
薄膜晶体管TR包括栅极电极部G、源极电极部S、通道层C、及漏极部D。
连接于各薄膜晶体管TR的像素电极PE与漏极电极部D电连接，并包括透明且导电的氧化铟(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide，IZO)、及无定形的氧化铟锌(amorphousIndium Tin Oxide，a-ITO)等。
形成像素P的像素区域PE周围形成缓冲器区域BR，在缓冲区域BR周围形成磨光区域GR。
另外，形成像素P的像素区域PE形成有机层。有机层起到保护像素P的钝化层作用。本实施例中，有机层在像素区域PE选择性地形成。另外，在缓冲区域BR及磨光区域GR形成部分有机层，然而此时优选地，在对应形成在缓冲器区域BR及磨光区域GR)的测试线130部分形成有机层。这是因为将要进行的通过激光束除去测试线130的过程中有机层将被损害或为了防止由有机层损伤而导致的基片损伤。
磨光区域GR从基片110的边缘111具有W1的宽度。本实施例中，磨光区域GR宽度，例如约为225μm。
信号线120向各像素P的像素电极PE施加显示图像的驱动电压。施加于信号线120的驱动电压可以是定时信号或数据信号。
定时信号施加到薄膜晶体管TR的栅极电极部G，将通道层C从绝缘体改变为导体，将通道层C从导体变为绝缘体。
数据信号施加于薄膜晶体管TR的源极电极部S之后，根据定时信号施加于像素电极PE。
本实施例中，图1示出的信号线120是用于向像素P提供定时信号的信号线。
根据本发明的信号线120向图1中定义的第一方向延伸，向实际与第一方向垂直的第二方向并联布置。根据本实施例的信号线120从磨光区域GR经过缓冲器区域BR之后延长至像素区域PR。
参照符号122是信号线120中形成于缓冲器区域BR的衬垫部，在衬垫部以各相异性导电薄膜(Anisotropic Conductive Film，ACF)为媒介布置薄膜封装(Tape Carrier Package，TCP)。
测试线130置于形成信号线120的基片110上。优选地，测试线在基片110向第一方向延长以与测试线130交叉，向第二方向至少并联布置两个。优选地，测试线130与信号线120垂直布置，从而测试线130及信号线120以晶格状交叉。
本实施例中，测试线130具有对应于信号线120的个数。优选地，测试线130约为2-6个，而信号线120的数量可以是6个以上。
例如，信号线120的个数为768条时，数据线130的个数约为4条。
而且，测试线130由置于磨光区域GR的第一测试线131及置于缓冲区域BR的第二测试线132组成。本实施例中，第一测试线131为1条，第二测试线132为3-5条，第一及第二测试线131、132的间距相同。例如，测试线130之间优选具有12μm～60μm左右的距离。
而且，优选地，为了减少与基片110的接触阻抗，测试线130的宽度在25-60μm。优选地，本实施例中的测试线130的宽度为60μm。
像这样的测试线130向信号线120施加测试信号，以测试位于像素区域PR的像素P的性能。
本实施例中，各测试线130与信号线120电连接，该信号线数量为将信号线120个数除以测试线130所得出的数。例如，信号线120的个数为768，测试线130的个数为4条时，各测试线130与192条信号线120电连接。
像这样，把信号线120分割与各测试线130连接时，可防止从各测试线130施加于各信号线120的测试信号的失真及变形，从而能够精密地测定像素P的性能。
下面，说明测试线130及信号线120的连接。本实施例中，以4条信号线120和4条测试线130的连接关系为例进行说明。
本实施例中，图1中用m1、m2、m3、及m4表示各测试线130、用n1、n2、n3、及n4表示信号线120。图1中测试线130有4条、信号线120有4条，因此各测试线130与1条信号线120连接。
n1信号线，例如与m4测试线连接，n1信号线与剩下的m1至m3测试线电绝缘。n2信号线，例如，与m3测试线电连接，与剩下的m1、m2、及m4测试线电绝缘。n3信号线，例如，与m2测试线电连接，n3信号线与m1、m3、m4测试线电绝缘。n4信号线，例如，与m1测试线电连接，与m2至m4测试线未电连接。虽然未示出，邻接于n4信号线的信号线以如上所述方式依次与m1至m4信号线连接。
此时，信号线120及测试线130通过绝缘层135绝缘，信号线120及测试线130通过连接孔135a电连接。
图4是在图1示出的信号线形成静电除去线的平面图。
参照图4，为了防止在基片110产生的高电压静电通过信号线120施加于像素P，在基片110磨光区域GR外侧形成除掉静电的静电除去线150。
静电除去线150，例如，由2条组成，第奇数次静电除去线T1分别与第奇数次信号线电连接，第偶数次静电除去线T2与第偶数次信号电连接。
第二实施例图5是根据本发明第二实施例的显示基片的一部分平面图。根据本发明第二实施例的显示基片除了测试线及信号线之外，与第一实施例的测试基片相同。因此，与第一实施例相同的结构用相同的参照符号来表示。
参照图2及图5，本实施例中，信号线125向各像素P的像素电极PE施加显示图像的驱动电压。施加于信号线120的驱动电压是数据信号。
数据信号施加到薄膜晶体管TR的源极电极部S，然后根据定时信号施加于像素电极PE。
本实施例中，图5示出的信号线125是向像素P提供数据信号的数据信号线。
根据本发明的信号线125向图5中定义的第二方向延伸，向实际与第二方向垂直的第一方向并联布置。根据本实施例的信号线125从磨光区域GR经过缓冲区域BR之后延伸到像素区域PR。
参照符号127表示信号线125中形成于缓冲器区域BR的衬垫部，在衬垫部以各相异性导电薄膜(Anisotropic Conductive Film，ACF)为媒介布置薄膜封装等。
测试线135置于形成信号线125的基片110上。优选地，测试线135在基片110上向第二方向延伸以与信号线125交叉，向第一方向至少并联布置两个。优选地，测试线135与信号线125垂直，从而，测试线135及信号线125以晶格状交叉。
本实施例中，测试线135具有对应于信号线125数量的个数。优选地，测试线135由2-6个组成，信号线125的个数可以具有6条。
例如，信号线125的个数为1024×3条时，测试线135的个数约为6条。
而且，测试线135由置于磨光区域GR的第一测试线137及置于缓冲区域BR的第二测试线132组成。本实施例中，第一测试线137及第二测试线138为1条，第二测试线132由5条组成，第一及第二测试线137、138的间距相同。例如，测试线135之间优选具有12～60μm左右的距离。
而且，优选地，为了减少与基片110的接触阻抗，测试线135的宽度在25μm～60μm。优选地，各测试线135宽度为35μm。
像这样的测试线135向信号线125施加测试信号，以测试位于像素区域PR的像素P的性能。
本实施例中，各测试线135与信号线125电连接，该信号线的数量为将信号线125的个数除以测试线135的个数而得出。例如，信号线125的个数为768、测试线135的个数为4条时，各测试线135与512条信号线120电连接。
像这样，把信号线125分割与各测试线135连接时，可防止从各测试线135施加于各信号线125的测试信号的失真及变形，从而能够精密地测定像素P的性能。
下面，说明测试线135及信号线125的连接。本实施例中，以6条信号线125和6条测试线136的连接关系为例进行说明。
本实施例中，图1中用m1、m2、m3、m4、m5及m6表示各测试线135、用n1、n2、m3、n4、n5及n6表示信号线125。图1中测试线135有6条、信号线125有6条，因此各测试线135与1条信号线125连接。
n1信号线，例如，与m1测试线电连接，n1信号线与剩下的m2至m6测试线电绝缘。n2信号线，例如，与m2测试线电连接，与剩下的m1、m3、m4、m5及m6测试线电绝缘。n3信号线，例如，与m3测试线电连接，与m1、m2、m4、m5、m6测试线电绝缘。n4信号线，例如，与m4测试线电连接，与m1、m2、m3、m5、m6测试线未电连接。n5信号线，例如，与m5测试线电连接，与m1、m2、m3、m4、m6测试线电绝缘。n6信号线，例如，与m6测试线电连接，与m1至m5测试线未电连接。
虽然未示出，邻接与n5信号线的信号线以如上所述方式依次与m1至m6信号线连接。
此时，信号线125及测试线135通过绝缘层135绝缘，信号线125及测试线135通过连接孔电连接。
图6是在图5示出的信号线形成静电除去线的平面图。
参照图6，为了防止在基片110产生的高电压静电通过信号线125施加于像素P，在基片110的磨光区域GR外侧形成除掉静电的静电除去线155。
静电除去线155，例如，由3条组成，各静电除去线155分别与信号线125电连接，该信号线125的数量为将信号线125个数除以测试线135的个数。
显示基片制造方法第三实施例图7是根据本发明第三实施例的在显示基片形成信号线的平面图，图8是沿着图7的II1-II2线截取的截面图；图9是沿着图7的III1-III2线截取的截面图。
参照图7及图8，在基片110形成磨光区域GR、缓冲区域BR、及像素区域PR。在基片110上沿与图7定义的第一方向垂直的第二方向形成第一信号线120。根据本实施例的第一信号线120是接收定时信号的栅极线。
第一信号线120是用光学蚀刻工序对在基片110上由铝或铝合金组成的栅极薄膜进行制作布线图案形成。第一信号线120向第二方向延伸，向第一方向并联布置，例如约768并联布置，在各第一信号线120约1024×3个栅极G向第一方向突起。
参照图9，接着，在基片110全面形成绝缘层135，使第一信号线120被覆盖。在整个绝缘层135上面重新形成通道层C。在通道层C依次形成非晶硅薄膜及重参杂离子非晶硅薄膜(n+amorphous silicon film)。非晶硅薄膜及重参杂离子非晶硅薄膜通过光学蚀刻工序进行制作布线图案，其结果，在栅极G上面形成非晶硅图案C1及重参杂离子非晶硅图案C2。重参杂离子非晶硅图案C2一对隔开置于非晶硅图案C1的上面。
图10是根据本发明第三实施例在基片形成另外信号线的平面图，图11是图10中的“A”部分的放大图。
参照图10及图11，在基片110形成第一信号线120及通道层C，然后在基片形成第二信号线。第二信号线125向与第一方向垂直的第二方向延伸。根据本实施例的第二信号线125是接收数据信号的数据线。
第二信号线125是用光学蚀刻工序对在基片110上由铝或铝合金组成的源极/漏极薄膜进行制作布线图案形成，在此过程中也一起形成漏极D。第二信号线125向第一方向延伸，向第二方向并联布置，例如约1024×3并联布置，在各第二信号线125约768个源极S向第二方向突起。
源极S与通道层C的重参杂离子非晶硅图案C1中的某一个电连接，漏极D与重参杂非晶硅图案C1中的剩下一个电连接。
接着，在由晶格状布置的第一信号线120及第二信号线125形成的区域形成透明且导电的像素电极PE。像素电极PE包括氧化锡(Indium Tin Oxide，ITO)、氧化铟锌(Indium Zinc Oxide，IZO)及无定形的氧化铟锡(amorphous Indium Tin Oxide，a-ITO)等。
形成像素电极PE之后，在基片110的整个面积形成绝缘层。
图12是根据本发明第三实施例的在磨光区域及缓冲器区域形成测试线的平面图。
参照图12，在基片110的整个面积形成由铝或铝合金组成的金属薄膜，金属薄膜通过光学蚀刻工序进行制作布线图案，在磨光区域GR及缓冲器区域BR形成第一测试线130及第二测试线135。
第一测试线130从外部向第一信号线120传输第一测试信号。
为此，第一测试线130向第一方向延伸在基片上与第一信号线120交叉，向第二方向至少并联两个。优选地，测试线130在基片110上与信号线120垂直，从而数据线130及第一信号线120晶格状交叉。
本实施例中，第一测试线130的个数对应于第一信号线120的个数。优选地，第一测试线130由约2-6条组成，根据信号线120可以具有6条。
例如，本实施例中，第一信号线120的个数为768，因此测试线130的个数为4条左右。
而且，第一测试线130置于磨光区域GR及缓冲器区域BR。本实施例中，第一测试线130中1条置于磨光区域GR，剩下的形成于缓冲器区域BR。而且，优选地，第一测试线130之间的间距为20μm左右。
而且，为了减少与基片110接触阻抗，优选地，各第一测试线130宽度约在25～60μm之间。优选地，各第一测试线130宽度为60μm。
像这样的第一测试线130从外部向第一信号线120传输第一测试信号。
本实施例中，各第一测试线130与将第一信号线120个数除以第一测试线130个数所得出数量的第一信号线120电连接。例如，第一信号线120的个数为768、第一测试线130的个数为4时，各第一测试线130与约192条第一信号线120电连接。
像这样，分成第一信号线120与第一测试线130连接时，防止从各第一测试线130施加于各第一信号线120的数据信号的失真及变形，从而能够精确地测定像素P的特性。
下面，说明第一测试线130及第一信号线120的连接。本实施例中，以4条第一信号线与4条第一测试线130的连接关系为例进行说明。
本实施例中，图12中用m1、m2、m3、及m4表示各第一测试线130，用n1、n2、n3、及n4表示第一信号线120。因为第一测试线130有4条、第一信号线120有4条，因此各第一测试线130与第一条信号线120连接。
n1信号线，例如与m4测试线电连接，n1信号线与剩下的m1至m3测试线电绝缘。n2信号线，例如，与m3测试线电连接，与剩下的m1、m2及m4测试线电绝缘。n3信号线，例如，与m2测试线电连接，n3信号线与m1、m3、m4测试线电绝缘。n4信号线，例如，与m1测试线电连接，与m2至m4测试线未电连接。虽然未示出，邻接于n4信号线的信号线以如上所述的方式依次与m1至m4信号线连接。
此时，第一信号线120及第一测试线130由绝缘层135绝缘，第一信号线120及第一测试线130通过连接孔电连接。
参照图12，第二测试线135从外部向第二信号线120传输第二测试信号。
第二测试线135置于形成第二信号线125的基片110上。优选地，第二测试线135在基片110上向第二方向延伸以与第二信号线125交叉，向第一方向至少并联两个。优选地，第二测试线135与第二信号线125垂直交叉，从而，第二测试线135及第二信号线125以晶格状交叉。
本实施例中，第二测试线135的个数对应于第二信号线125的个数。优选地，第二测试线135为2～6，根据第二信号线125个数可以具有6条。
例如，第二信号线125个数为1024×3时，第二测试线135个数为约6条。
而且，第二测试线135置于磨光区域GR及缓冲器区域BR。本实施例中，第二测试线135由6条组成，第二测试线135间距都相同。例如，优选地，第二测试线135之间约为20μm。
而且，为了减少与基片110接触阻抗，优选地，各第二测试线135宽度约在25～60μm之间。优选地，各第二测试线135宽度为35μm。
像这样的第二测试线135从外部向第二信号线125传输测试信号，以测试位于像素区域PR的像素P的性能。
本实施例中，各第二测试线135与将第二信号线125的个数除以第二测试线135的个数所得出数量的第二信号线125电连接。例如，第二信号线125的个数为1024×3、第二测试线135的个数为6时，各测试线135与约512条第二信号线125电连接。
像这样，分成第二信号线125与第二测试线135连接时，可防止从各第二测试线135施加于各第二信号线125的数据信号的失真及变形，从而能够精确地测定像素P的性能。
下面，说明第二测试线135及第二信号线125的连接。在本实施例中，以6条第二信号线与6条第二测试线135的连接关系为例进行说明。
本实施例中，图12中分别用m1、m2、m3、m4、m5、及m6表示各第二测试线135、用n1、n2、n3、n4、n5、及n6表示第二信号线125。因为第二测试线135有6条、第二信号线125有6条，因此各第二测试线135与第二条信号线125连接。
n1信号线，例如，与m1测试线电连接，n1信号线与剩下的m2至m6测试线电绝缘。n2信号线，例如，与m2测试线电连接，与剩下的m1、m3、m4、m5及m6测试线电绝缘。n3信号线，例如，与m3测试线电连接，与m1、m2、m4、m5、m6测试线电绝缘。n4信号线，例如，与m4测试线电连接，与m1、m2、m3、m5、m6测试线未电连接。n5信号线，例如，与m5测试线电连接，与m1、m2、m3、m4、m6测试线电绝缘。n6信号线，例如，与m6测试线电连接，与m1至m5测试线未电连接。
虽然未示出，邻接与n5信号线的信号线以如上所述的方式依次与m1至m6信号线连接。
此时，第二信号线125及第二测试线135通过绝缘层绝缘，第二信号线125及第二测试线135通过连接孔电连接。
在基片110形成第一测试线130及第二测试线135之后，测试形成于基片110的像素P。此时，为了测试像素P，从外部向第二测试线135施加第二测试信号，以向各第二信号线125施加第二测试信号。
接着，从外部向第一测试线130施加第一测试信号，从而，通道层C从绝缘体变成导体，由此，施加于各第二信号线125的第二测试信号通过通道层C及漏极D施加到像素电极PE，这样，测试线可显示基片特性。
图13是除去图2示出的测试线的平面图。
参照图13，若用这种方式完成对显示基片的测试，则除去形成于基片110的第一测试线130及第二测试线135。此时，第一测试线130及第二测试线135中可以不除去形成于磨光区域GR的第一测试线130及第二测试线135。因为形成于磨光区域GR的第一测试线130及第二测试线135通过边缘磨光工序被除去。
向形成于基片110的第一测试线130及第二测试线135照射激光束170，由此，除去形成基片110的第一测试线130及第二测试线135。此时，优选地，除去第一及第二测试线130、135的激光束170的宽度为50～500μm。
接着，从基片110全部除去第一及第二测试线130、135之后，基片110的磨光区域GR通过边缘磨光或激光束被磨光。此时，形成于磨光区域GR的第一及第二测试线130、135的一部分被除去。
而且，从基片100除去第一及第二测试线130、135及对基片110的磨光区域GR进行磨光，除去产生的微细离子等以洗净基片，从而制造显示基片。
发明效果如上所述，根据本发明的显示基片及其制造方法能够精密地测试形成于显示基片上的像素的特性，从而可以容易地识别具有缺陷的像素。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。
权利要求
1.一种显示基片，包括包含布置像素的像素区域、置于所述像素区域周边的缓冲器区域、及形成所述缓冲器区域周边的磨光区域；从所述磨光区域经过所述缓冲器区域向所述像素提供驱动信号的信号线；以及与所述信号线晶格状交叉并分别置于所述磨光区域及所述缓冲器区域的测试线，所述各测试线与所述测试线个数除所述信号线个数所得个数的信号线连接。
2.根据权利要求1所述的显示基片，其中，所述测试线包括置于所述磨光区域的第一测试线及置于所述缓冲器区域的第二测试线。
3.根据权利要求2所述的显示基片，其中，所述第一测试线为1条，所述第二测试线为3条以上。
4.根据权利要求1所述的显示基片，其中，所述各测试线及所述信号线在所述测试线及所述信号交叉点电连接。
5.根据权利要求1所述的显示基片，其中，所述测试线宽度为25-60μm。
6.根据权利要求1所述的显示基片，其中，所述测试线之间的间距为12-60μm。
7.根据权利要求1所述的显示基片，其中，在所述信号线及所述测试线之间填充形成有电连接所述测试线及信号线的接触孔的绝缘层。
8.根据权利要求1所述的显示基片，其中，所述信号线与除掉静电的静电除去线连接。
9.根据权利要求1所述的显示基片，其中，所述基片进一步包括形成于除了对应于所述测试线部分之外的剩下部分的有机层。
10.一种显示基片的制造方法，包括如下工序在包括像素区域、围绕所述像素区域的缓冲区域、及围绕所述缓冲区域的磨光区域的基片上形成从所述磨光区域经过所述缓冲器区域向所述像素区域提供显示图像的驱动信号的信号线；在所述磨光区域及所述缓冲器区域形成与所述信号线晶格状交叉并向各所述信号线提供测试信号的测试线；向所述测试线提供测试信号；以及从所述基片除去所述测试线。
11.根据权利要求10所述的显示基片的制造方法，其中，所述各信号线及所述各测试线通过绝缘层被绝缘，所述测试线通过形成于所述绝缘层的连接孔与所述信号线连接。
12.根据权利要求10所述的显示基片的制造方法，其中，所述测试线包括2条以上。
13.根据权利要求10所述的显示基片的制造方法，其中，所述测试线的宽度为25-60μm。
14.根据权利要求10所述的显示基片的制造方法，其中，所述测试线之间间距为12-60μm。
15.根据权利要求10所述的显示基片的制造方法，其中，所述测试线通过激光束除去。
16.根据权利要求10所述的显示基片的制造方法，其中，所述激光束宽度为50-500μm。
17.根据权利要求10所述的显示基片的制造方法，其中，除去所述测试线之后，对所述基片的磨光区域进行磨光。
18.根据权利要求10所述的显示基片的制造方法，其中，除去所述数据线之后，所述基片被洗净。
全文摘要
一种包括提高像素测试特性的测试线的显示基片及其制造方法，其中，显示基片包括基片、信号线、测试线，基片又包括布置像素的像素区域、置于围绕像素区域周边的缓冲器区域、及形成于缓冲器周围的磨光区域。信号线从磨光区域经过缓冲器区域向像素提供驱动信号。测试线与信号线晶格状交叉并分别置于磨光区域及缓冲器区域，各测试线与由测试线个数除信号线个数所得个数的信号线连接。从而，能够较精密地测试显示图像的像素特性。
文档编号G02F1/13GK1746729SQ200510098768
公开日2006年3月15日 申请日期2005年9月7日 优先权日2004年9月7日
发明者李建宗, 任灿享, 元敏荣, 李元熙, 宋寅喆 申请人:三星电子株式会社