专利名称：电路图形曝光方法和在其中使用的掩模的制作方法
技术领域：
本发明涉及在半导体基片上形成电路图形的电路图形曝光方法和其中使用的掩模。
背景技术：
随着光刻技术领域中的技术的进步，现在能够形成具有小于曝光的光学波长二分之一的节距(pitch)的微型电路图形。具体是，在形成密集图形，如其中线和间隔(lines and spaces)以固定节距重复的线/间隔图形(下面称为“L/S”图形)中，通过应用斜入射照光方法获得足够深度的聚焦。斜入射照光方法是将辐射到掩模上的照射光的竖直入射分量切除，使得通过斜入射分量照射掩模图形。在通常图像形成中，掩模图形的三光束，即0阶衍射光和“+”和“-”一阶衍射光，由投影透镜(通过三光束干涉形成图像)聚光。与此对照，在斜入射照光中，取消该±一阶衍射光之一，并且双光束，即0阶衍射光和该±一阶衍射光之一由投影透镜(通过双光束干涉图像形成)聚光。
在比较分别由三光束干涉和双光束干涉实现的图像形成的最佳聚焦状态时，由于取消了“+”或“-”一阶衍射光范围，双光束干涉的图像形成的图像对比度降低。但是，在双光束干涉中，在图像形成平面(半导体基片)上的入射角为三光束干涉的一半。其结果，当不聚焦时的模糊程度双光束干涉的成像比三光束干涉成像的小。因此，在电路图形形成中能够在更宽的聚焦范围上的获得充分的光强度分布。另外，众所周知，使用半色调相移掩模能够延伸焦深(能够形成电路图形的聚焦范围)。这里，半色调相移掩模是在掩模上形成遮蔽(shield)区域以形成半透明(透视率2-20％)的掩模，从而相对于通过在遮蔽区的外周附近的非遮蔽区的光的相位，通过遮蔽区的光的相位旋转180°。
在形成S/L图形中，使用产生衍射光的半色调相移掩模和斜入射照光方法能够改进0阶衍射光和“+”一阶衍射光(或“-”一阶衍射光)之间的平衡，并且能够进一步提高对比度。
在另一方面，修改的照光方法，如斜入射照光，对不发生衍射光的隔离图形的影响很小，并且焦深没有大的延伸。具有较低NA或较低相干性的照光系统对于隔离图形焦深的延伸是更有效的。这里，具有低NA的照光学系统意味着仅由靠近竖直分量的光对掩模图形进行照光。即使使用半色调相移掩模，低相干性照光也延伸焦深。重要的是，同时改进孤立图形和高度集中的图形的曝光特性是困难的。
但是，研究了这样的方法，其中使用带有本身不直接用于形成电路图形的称之为“辅助图形”的掩模图形的掩模。在JP-A-H04-268714(第三页，图4(a)(b))中披露了辅助图形。根据该公报，当使用斜入射照光方法形成微孔图形和窄缝图形时，辅助图形布置在掩模上以延伸焦深。该文献进一步披露了，当在形成线图形时所能够获得的相似效果。基本上，该公报说明了当掩模中布置与预定的电路图形对应的主图形和上述的辅助图形时，在修改的照光条件下使用该掩模，图形形成状态接近双光束干涉图像形成的状态，并且延伸了焦深。此时，辅助图形的位置和大小明显影响了焦深。
在辅助图形和主图形之间的间距(spacing)的最佳值根据这些图形的轮廓和光学条件改变。通常，最佳的值近似为光学条件的极限分辨率的1.5倍。JP-A-H05-2261(第三页，
图1)披露了斜入射照光方法和半色调相移掩模的结合使用能够改进在双光束干涉图像形成中对比度的降低。在双光束干涉图形形成中，具有关于平均亮度信息的0阶衍射光比具有关于节距信息的“+”一阶衍射光(或“-”一阶衍射光)强得多。其结果，曝光的强度的分布的幅度变成比平均值小，对比度下降。因此，使用半色调相移掩模以减小0阶衍射光可以改进光强度的平衡并且抑制对比度降低。
如上面的说明所述，在使用斜入射照光方法时，使用在集中图形的外周布置辅助图形的掩模，则其中难以获得延伸焦深的效果。更确切地，使用在对应集中的电路图形的主图形的外周布置辅助图形的掩模进行曝光。结果，集中电路系统的最外侧图形能够以要求的大小实现。另外，获得希望的焦深。
但是，在现有技术中，当形成集中电路图形时，没有考虑从图形的最外侧部分向内的图形的大小准确度。本发明的发明人发现，即使对集中的电路图形的最外侧部分实现了希望的尺寸大小时，在最外侧部分内的图形的大小会改变。
发明内容
本发明的目的是不仅将集中电路图形的的最外侧图形，而且将在最外侧图形周围的图形的尺寸大小变化减小到最大可能的程度。
通过参照附图的下面的实施例的说明将使得本发明的上述和其他目的，特征和优点变得明了。
附图简要说明图1是使用本发明电路图形曝光方法制造的DRAM的示例的示意图；图2是在本发明的电路图形曝光方法中使用的掩模的示例示意图；图3是曝光光线的强度分布示例图；图4是在本发明电路图形曝光方法中使用的掩模的另一示例示意图；图5示出曝光光线的强度分布图；图6示出曝光光线强度分布另一示例图
图7示出曝光光线的强度分布的另一示例图；图8是在本发明电路图形曝光方法中使用的掩模的另一示例示意图；图9示出曝光光线的强度分布的另一示例；图10示出曝光光线的强度的分布的另一示例图；图11示出辅助掩模行的节距是宽的掩模示例；以及图12示出当使用图11所示的掩模时曝光光线的强度分布。
具体实施例方式
本申请基于2006年1月6日提交的日本专利申请No.001357/06，并且要求其优先权，在此引述上述专利内容作为参考。
本实施例的电路图形曝光方法涉及用于是形成在图1中示出的类型的半导体电路图形。该半导体电路图形是DRAM(动态随机存取存储器)1的电路图形2。更具体地，这是L/S(线/间隔)图形，其中规定线宽带的多条线3以规定的节距形成。更具体地，图1仅给出最外侧线3a和从线3a向内紧邻排列的两条线3b和3c的放大图。包括线3a，3b和3c的所有的线3的线宽度(L)是100nm，在各线3每个之间的距离是100nm.
下面的说明涉及图1示出的电路图形2的曝光方法。由于除了使用的掩模的结构外与现有技术的曝光方法没有特定的不同，所以详细说明仅涉及掩模的结构，并且给出该方法其他方面的概述。在此示例的电路图形曝光方法中，通过KrF(氟化氪)曝光形成电路图形2。更具体地，使用环形的照光(通过遮蔽圆形区的80％中央部分的光进行斜入射照光)实现曝光，其中数值孔径(NA)是0.85，相干因子(σ)是0.85，遮蔽率是4/5。
图2是在本实施例的电路图形曝光方法中使用的掩模的一部分的示意平面图。这个掩模是半色调相移掩模，其中遮蔽区的遮蔽率是6％，相差是180°。在该掩模中，布置对应于电路图形2(线3)的主掩模图形10和辅助掩模图形20。上述遮蔽区是形成主掩模图形10和辅助掩模图形20的区。
主掩模图形10以与线3相同的形式(带条)形成。在该图中示出的主掩模图形10a对应于图1中示出的线3a。相似地，主掩模图形10b对应于线3b，主掩模图形10c对应于线3c。结果，主掩模图形10b和10c的宽度(L1)与线3b和3c和其他未示出的线的宽度(L)相同为100nm。然而，仅对应于线3a的主掩模图形10a的宽度(L2)为103nm(加了3nm的偏差)。另外，在相邻的主掩模图形10之间的距离(S1)为100nm。
由平行于主掩模图形10布置的辅助掩模行20a，20b和 20c形成辅助掩模图形20。通过在主掩模图形10的纵向(竖直方向)延伸布置的多个微型掩模21形成各辅助掩模行20a，20b和20c。构成每个辅助掩模行20a，20b和20c的微型掩模21在竖直方向的行的节距等于或小于曝光设备的极限分辨率。结果，每个辅助掩模行20a，20b和20c具有接近大体线性辅助图形的效果。在另一方面，构成每个辅助掩模行的微型掩模的布置具有几个优点。首要优点是，即使在主掩模图形具有重复的非线性的图形时，辅助掩模行能够容易地在主掩模图形附近形成。例如，在DRAM存储器单元阵列中，电路图形未以X-Y方向，而是以锯齿形式布置，以便以最大可能的密度布置电容图形。在此时，作为自然的结果，主掩模图形也以锯齿形重复，并且主掩模图形的最外侧部分的边界不整齐。但是，布置微型掩模使得便于沿上述不整齐的边界形成辅助掩模行。
见图2，在下面的说明中，辅助掩模行从与主掩模图像10a相邻的辅助掩模行起依序区分为第一辅助掩模行20a，第二辅助掩模行20b和第三辅助掩模行20c。但是，这些标记区分仅是用于说明的方便。
第一辅助掩模行20a由各具有100nm宽度(w1)和70nm(11)长度的微型掩模21构成，每个微型掩模21之间的距离(s1)为70nm。另外，在主掩模图形10a和第一辅助掩模行20a之间的距离(d1)为85nm。
第二辅助掩模行20b由各具有100nm宽度(w2)和75nm(12)长度的微型掩模21构成，每个微型掩模21之间的距离(s2)为65nm。另外，在第一辅助掩模行20a和第二辅助掩模行20b之间的距离(d2)为75nm。
第三辅助掩模行20c由各具有100nm宽度(w3)和90nm(13)长度的微型掩模21构成，每个微型掩模21之间的距离(s3)为40nm。另外，在第二辅助掩模行20b和第三辅助掩模行20c之间的距离(d3)为75nm。
从上述的数值可见，构成第二辅助掩模行20b的微型掩模21在竖直方向的尺寸(12)大于构成第一辅助掩模行20a的微型掩模21的尺寸(11)。另外，构成第三辅助掩模行20c的微型掩模21在竖直方向的尺寸(13)大于构成辅助掩模行20b的微型掩模21的尺寸(12)。也就是说，辅助掩模行的有效尺寸随着离开主掩模图形10a的距离的增加而增加。另外，辅助掩模行20a-20c的节距为175nm，小于线3的间距(200nm)。
图3的曲线示出使用图2的掩模时曝光光线的强度分布。该曲线表示在与图2示出的主掩模图形10的纵向垂直的方向中的光强度分布，在水平轴线上的0位置对应于主掩模图形10a的边缘11的位置。另外，水平轴线的“-”方向对应于其中布置了主掩模图形10的区域，“+”方向对应于其中布置了辅助掩模图形20的区域。从此图可见到，在布置辅助掩模图形20的区域中光强度下降到小于0.4。这里，以比曝光装置的极限分辨率小的窄节距(175nm)分别布置用于构成辅助掩模图形20的辅助掩模行20a，20b和20c，从而在主掩模图形10a外侧的固定范围内形成低的光强度的区域，使得辅助掩模图形20不转移(transfered)(偏移(offset))。结果，避免在主掩模图形10a的边缘11上的光强度的突变，使得光强度的分布稳定。因此，不仅在由主掩模图形10a的转移(偏移)形成的最外侧线3a(图1)上，而且在从这个最外侧线3a向内的从线3a到3c的区域内稳定光强度分布。这样的结构意味着，在包括线3a，3b和3c的电路图形的外周减小尺寸变化。也就是说，不仅电路图形的最外侧部分而且在包括最外侧线的电路图形的外周也减小尺寸变化。实际上，在电路图形外周的线的尺寸变化能够保持在1nm内。
图4示出在本发明的电路图形曝光方法中使用的掩模的另一示例。这个掩模具有图2所示的掩模的基本结构，因此，与图2的所示的掩模相同的结构在图4中用相同的标记表示，并且省略这些部分的说明。在图4的掩模和图2的掩模之间的不同的第一点是附加了第四辅助掩模行20d和第五辅助掩模行20e。第二点不同是主掩模图形10的宽度都是100nm(未加偏差)。
表1示出图4所示的每个辅助掩模图形20的尺寸。另外，能够增加或减少辅助掩模行。当增加或减少辅助掩模行时，每个行的尺寸也能够适当修改。表1示出在辅助掩模行的数目从一行变到五行时辅助掩模图形的各尺寸。在图4示出的掩模中布置五个辅助掩模行，表1的最右列的数值是在图4中示出的辅助掩模行20a-20e的尺寸。在表1中示出的每个尺寸是示例。
(nm)接下来，表2示出测量通过逐一加上掩模行的各掩模进行曝光的电路图形的线的尺寸(线宽度)结果，所述掩模诸如其中未布置图4所述的辅助掩模图形(仅主掩模图形的掩模)的掩模，其中除了主掩模图形10外仅布置了辅助掩模行20a的掩模，其中布置了辅助掩模行20a和20b的掩模等。在表2的最左列示出的数值表示曝光的电路图形的线的位置。更具体地，这些数字表示当取最外侧线作为参考时每条线的位置，“1”是最外侧线，“2”是从最外侧线向内一条线的线(第二条线)，“3”是向内两条线的线(第三条线)等。在测量中的曝光条件与前述相同。也就是说，在使用数值孔径(NA)为0.85的环形光KrF曝光时，相干因子(σ)为0.85，遮蔽率为4/5。
(nm)从表2可见，对于使用未布置辅助掩模图形20的掩模的情况(不存在辅助图形)存在最外侧线过分窄并且第三条线特别粗的倾向。另一方面，也能够见到，当辅助掩模行的数目增加时这个倾向弱化。特别是，已确认，在当前曝光条件下布置三个辅助掩模行可以将第二和随后线的尺寸变化抑制到1nm以内。
图5示出曲线表示出在上述测量中在使用未布置辅助掩模图形的掩模时曝光光线的强度方布。在水平轴线上的“0”位置对应图4所示的主掩模图形10a的边缘11的位置。从该曲线可见，在主掩模图形10a的外侧上未布置辅助掩模图形20时，在主掩模图形10a中的光强度的最小值上升。另外，可见到，在从主掩模图形向内的主掩模图形10b和10c中最小光强度也下降。在曝光光线的强度的分布的最小值上的这些变化引起转移(偏移)的线的尺寸改变。
图6的曲线示出使用除了图4所示的主掩模图形10外仅布置了辅助掩模行20a的掩模时，曝光光线强度的分布。从此曲线可见，仅布置一个辅助掩模行，在主掩模图形10a中的光强度明显改善，并且在主掩模图形10a和向内的主掩模图形10b和10c之间的光强度的差降低。
这里，如果对比度的降低不是需要关注的因素的话，可以通过将辅助掩模图像布置为更靠近主掩模图形使得将最外侧线的尺寸设置到设计值。但是在从对应于最外侧线的主掩模图形向内的区域中，光强度的最大和最小值不一致，结果，在内部各线尺寸发生改变。图7示出的曲线示出在使用布置三个辅助掩模行的掩模时曝光光线强度的分布。该曲线具有了图3示出的曲线的特征，图3示出使用设置三个辅助掩模行的掩模时，曝光的强度分布。但是，使用的掩模中存在微小的差别。更具体地说，图3示出的光强度的分布是使用图2所示的掩模的光强度分布，在所述掩模中，与图1所示的最外侧线3a相应的主掩模图形10a的宽度比其他主掩模图形10的宽度宽3nm。但是，图7所示的光强度分布是使用所有掩模图形的宽度相同(100nm)的掩模时的光强度分布。从这两个曲线可见，通过在与最外侧线相对应的主掩模图形外布置三个辅助掩模行，能够固定在主掩模图形外周的光强度分布的最大值和最小值，并且除了最外侧线以外侧的其他线的尺寸能够被设置到设计的值。能够进一步理解，通过在对应于最外侧线的主掩模图形中添加轻微偏差，也能够使得最外侧线的尺寸成为设计值。在此时的偏差的添加意味着，预期转移(偏移)的线将比设计值更细(窄)，使得掩模的宽度稍大于线的设计值。
图8示出在本发明电路图形曝光方法中使用的掩模的另一示例。该掩模与图4所示掩模的基本结构相同，并且与图4所示的掩模的结构相同的结构用相同的标记，并且省略其说明。作为在图8所示的掩模和图4所示的掩模之间的不同点，与图4所示的每个由多个点形布置的微型掩模21构成的辅助掩模行20a-20e比较，图8所示的辅助掩模行30a-30e每个是单个的连续的线。
表3示出图8所示的辅助掩模行30a-30e的每个尺寸。辅助掩模行的数目能够增减。另外，在辅助掩模行的数目增减时，适当修改每行的尺寸。表3示出在辅助掩模行的数目在一行到五行时的每行尺寸。在图8中，布置了五个辅助掩模行，在表3的极右列中的数值是辅助掩模行30a-30e的尺寸。表3示出的尺寸是一个示例。
(nm)接下来，表4示出通过逐一增加辅助掩模行的掩模进行曝光的电路图形尺寸(线宽)的测量结果，所述掩模诸如其中没有布置图8所示的辅助掩模图形30的掩模(掩模仅具有主掩模图形10)，其中除了主掩模图形10外仅布置了一个辅助掩模行30a，以及其中布置了辅助掩模行30a和30b的掩模等。在表4的最左侧上列的数字示出曝光的电路图形的线的位置。更具体地，这些数字表示当最外侧的线取为参考时每条线的位置，“1”是最外侧的线，“2”是从最外侧线向内一条线的线(第二条线)，和“3”是向内两条线的线(第三条线)。该测量中曝光的条件与前述的相似。
(nm)从表4可见，当布置线形的辅助掩模行时，除了主掩模图像10外布置两个或更多个辅助掩模行使得在电路图形的外周中线的尺寸的改变减小。图9所示的曲线示出，在上述测量中当使用仅布置一个辅助掩模行的掩模时，曝光的强度分布。水平轴线的“0”位置对应于与图8所示的主掩模图形10a的边缘11的位置。从该曲线可见，与由设置微型掩模构成的辅助掩模图形相似，仅布置单一的辅助掩模行不能够充分抑制在主掩模图形10a的边缘11处的曝光强度分布的最大值和最小值的波动，因此在线的尺寸中发生变化。
在另一方面，图10所示的曲线示出，在上述测量中当使用布置了两个辅助掩模行的掩模时，曝光光线的强度分布。辅助掩模的节距比预定的线的节距(即，主掩模图形的节距)窄。从该曲线可见，以窄的节距布置的两个辅助掩模行抑制了主掩模图形10a的边缘11处的光强度的突变，因此维持了均匀的光强度分布。
作为比较例，图11示出以与预定线的节距(即，主掩模图形的节距)相同的节距布置两个辅助掩模行的掩模的示例。在图11中，第一辅助掩模行40a和第二掩模行40b的宽度(1)均是50nm。另外，在第一辅助掩模行40a和主掩模图形10a之间的间距(s1)是120nm。而且，第一辅助掩模行40a和第二辅助掩模行40b之间的间距(s2)是145nm，节距是200nm。图12示出使用图11示出的掩模时的曝光光线强度分布。从该曲线可见，当辅助掩模行的节距大时，在辅助掩模行中的光强度的最大和最小值被严格限定。在辅助掩模图形中的最小光强度必须设置到至少某个确定的极限值以使得辅助掩模图形本身不转移(偏移)到半导体基片上，而在辅助掩模图形中的光强度的最大值相当高。其结果，光强度在图11示出的主掩模图形10a的边缘上呈现突变，且不能够充分防止转移(偏移)的线的尺寸波动。当使用图11所示的掩模以转移(偏移)电路图形时，对应于主掩模图形10a的最外侧线(第一条线)的宽度是83nm。对应于主掩模图形10b的第二条线的宽度为102nm，对应于主掩模图形10c的第三条线宽度为104nm。相似地，第四条线的宽度为101nm，第五条线的宽度为99nm。换句话说，最外侧线的宽度要极小且第三条线的宽度要特别大的倾向没有得到足够改善。
从上述能够理解，本发明能够防止在L/S图形的端部上曝光光线的强度的突变，并且除了最外侧线和为从最外侧线向内一条线的线外，能够将所有的线形成为与设计值一致的宽度。还应该理解，通过向相应的掩模图形添加偏差，能够对最外侧线和为从最外侧线向内一条线的线调节到希望的尺寸。结果，在通过OPC(光学近似校正)工具自动校正，代替人工校正进行校正时，能够将校正的目标限制在最外侧线和为从最外侧线向内一条线的线，从而，能够维持数据阵列结构的主要部分。用于维持重复图形的阵列结构的该性能的优点是，约束在OPC后的数据量的增加和有利于掩模制造。
尽管取L/S图形的形成为示例说明了本发明的实施例，但是本发明也能够用于形成缝或孔图形。此时，应该很容易理解将辅助掩模图形向微型孔图形或缝图形的转变。另外，关于曝光光线的波长(g/1射线或ArF受激准分子激光)或掩模类型(相移掩模/光遮蔽掩模，透射或反射)不存在限制。
虽然使用特定术语说明本发明优选实施例，但是该说明仅是为了示范说明，应理解，在不偏离本发明的精神或者范围下能够做出各种变化和修改。
权利要求
1.一种电路图形曝光方法，用于向掩模辐射照光以将在所述掩模中形成的掩模图形转移(偏移)到半导体基片上，其中所述掩模包括以预定节距布置的多个主掩模图形和在最外侧主掩模图形外侧布置的辅助掩模图形，所述辅助掩膜图形不转移至所述半导体基片；以及所述辅助掩模图形由与最外侧主掩模图形相邻布置的第一辅助掩模行，和与该第一辅助掩模行相邻布置的第二辅助掩模行构成，并且以比布置所述主掩模图形布置的节距窄的节距布置所述第一辅助掩模行和第二辅助掩模行。
2.一种电路图形曝光方法，用于向掩模辐射照光，以将在掩模中形成的掩模图形转移(偏移)到半导体基片上，其中所述掩模包括以预定节距布置的多个主掩模图形和在最外侧主掩模图形外侧布置的辅助掩模图形，所述辅助掩模图形不转移至所述半导体基片；所述辅助掩模图形由与最外侧主掩模图形相邻布置的第一辅助掩模行，和与该第一辅助掩模行相邻布置的第二辅助掩模行构成；以及由沿所述主掩模图形布置的多个微型掩模形成所述第一和第二辅助掩模行，并且以比布置所述主掩模图形的节距窄的节距布置所述第一辅助掩模行和第二辅助掩模行。
3.如权利要求2所述的电路图形曝光方法，其中用于形成所述第二辅助掩模行的微型掩模比用于形成所述第一辅助掩模行的微型掩模大。
4.如权利要求2所述的电路图形曝光方法，其中用于形成所述第二辅助掩模行的多个微型掩模的布置间距比形成所述第一辅助掩模行的多个微型掩模的布置间距窄。
5.如权利要求1所述的电路图形曝光方法，其中最外侧主掩模图形的宽度大于其他主掩模图形的宽度。
6.一种在其中形成要向半导体基片转移(偏移)的掩模图形的掩模，该掩模包括以预定节距布置的多个主掩模图形，和在最外侧主掩模图形外布置的且不转移至所述半导体基片的辅助掩模图形；其中所述辅助掩模图形由与所述最外侧主掩模图形相邻布置的第一辅助掩模行和与所述第一辅助掩模行相邻布置的第二辅助掩模行构成，所述第一辅助掩模和第二辅助掩模行以比布置所述主掩模图形的节距窄的节距布置。
7.一种在其中形成要向半导体基片转移的掩模图形的掩模，所述掩模包括以预定节距布置的多个主掩模图形，和布置在最外侧主掩模图形外侧的且不转移至所述半导体基片的辅助掩模图形；其中所述辅助掩模图形由与所述最外侧主掩模图形相邻布置的第一辅助掩模行和与所述第一辅助掩模行相邻布置的第二辅助掩模行构成；由沿所述主掩模图形布置的多个微型掩模形成所述第一辅助掩模行和第二辅助掩模行，并且以比布置所述主掩模图形的节距窄的节距布置所述第一辅助掩模行和第二辅助掩模行。
8.如权利要求7所述的掩模，其中用于形成所述第二辅助掩模行的微型掩模比用于形成所述第一辅助掩模行的微型掩模大。
9.如权利要求7所述的电路图形曝光方法，其中用于形成所述第二辅助掩模行的多个微型掩模的布置间距比用于形成所述第一辅助掩模行的多个微型掩模的布置间距窄。
10.如权利要求6所述的电路图形曝光方法，其中最外侧主掩模图形的宽度大于其他主掩模图形的宽度。
全文摘要
一种电路图形曝光方法，用于向掩模辐射照光以将在所述掩模中形成的掩模图形转移(偏移)到半导体基片上，其中所述掩模包括以预定节距布置的多个主掩模图形和在最外侧主掩模图形外布置的且不转移至所述半导体基片的辅助掩模图形；所述辅助掩模图形设有与最外侧主掩模图形相邻布置的第一辅助掩模行以及与第一辅助掩模行相邻布置的第二辅助掩模行；并且以比布置所述主掩模图形的节距窄的节距布置所述第一和第二辅助掩模行。
文档编号G03F1/36GK1996151SQ20071000141
公开日2007年7月11日 申请日期2007年1月5日 优先权日2006年1月6日
发明者小佐信惠, 安里直生 申请人:尔必达存储器株式会社