方法、对齐标记和硬掩模材料的使用的制作方法

专利名称：方法、对齐标记和硬掩模材料的使用的制作方法
技术领域：
本发明涉及一种方法，所述方法包括提供具有包含第一层的第一侧 的衬底；形成一个或多个凹槽；在所述一个或多个凹槽中沉积填充材料； 由此也形成第二层填充材料并去除第二层。
本发明也涉及将硬掩模材料作为牺牲材料在一种方法中使用，所述方 法包括提供具有包含第一层的第一侧的衬底；形成一个或多个凹槽；在 所述一个或多个凹槽中沉积填充材料；由此也形成第二层填充材料并去除 第二层。
本发明也涉及提供具有第一侧的衬底，所述第一侧包含设置用于形 成电绝缘体的第一层；刻蚀一个或多个凹槽；在所述一个或多个凹槽中沉 积填充材料；由此也形成第二层填充材料并去除第二层。
最后，本发明涉及由一种方法形成的对齐标记，所述方法包括提供 具有包含第一层的第一侧的衬底；形成一个或多个凹槽；在所述一个或多 个凹槽中沉积填充材料；由此也形成第二层填充材料并去除第二层。
背景技术：
在集成电路处理过程中，多个层以一层设置在另一层上的方式设置在 晶片上。所述层具有导电连接部，称作通路。为了确保层之间通过通路被 连接，使用对齐标记来定位所述层。在第一层上，第一对齐标记与第一电 路图案一起形成。晶片经历多个处理步骤，所述步骤包括在第一层上沉积 第二层。然后，通过测量第一对齐标记的位置来确定第一电路图案在第一 层上的准确位置。第二电路图案在第二层上形成，所述第二层借助所测量 到的第一对齐标记的位置精确地定位在第一层的顶部。第二对齐标记与第 二电路图案一起形成，当第三电路图案将形成在后续处理步骤中沉积在第 二层上的第三层中时，将使用所述第二对齐标记。
以光刻工艺在层上形成电路图案或对齐标记。在所述光刻工艺中，光 敏抗蚀剂层施加在晶片上，且所述晶片定位在投影透镜的图像平面上。将
掩模版(reticle)置于与图像平面共轭的物平面中。所述掩模版用于对入 射的辐射束进行图案化，以使得在所述辐射束的横截面上包括电路图案或 对齐标记图案。通过位于图像平面上的晶片，光敏抗蚀剂层被曝光为电路 图案或对齐标记图案的图像。
然后，晶片经历多个处理步骤，例如烘烤、刻蚀以及施加新的光敏抗 蚀剂层。
化学机械抛光(CMP)是在集成电路工艺的多个工艺步骤中频繁使用 的抛光形式。在CMP过程中，在晶片的顶层上浆体(slurry)被擦去，以 使得顶层的厚度减小。抛光作用通过弱化顶层的化学反应而被增强。然而， 化学机械抛光具有多个缺点，例如，在所谓浅沟槽隔离工艺(shallowtrench isolation process)过程中的普通应用。在这种工艺中，提供具有第一表面 的衬底。衬底(包括对齐标记的沟槽)中一系列的沟槽被覆盖在填充沟槽 的氧化物层下面。采用CMP抛光氧化物层回到第一表面。因为在沟槽被 填充以后衬底经过CMP处理，所以在CMP之后的表面是平的，换句话说， 失去了对齐标记的拓扑。那么，如果对齐标记与非透明层相重叠，则失去 对齐标记失去拓扑并且拓扑也不再可见。
DE10259322B4 (图l)阐述这能通过使对齐标记的沟槽变宽和变深 来克服，以使得所述沟槽不能被氧化物层填满。对齐标记的沟槽10由氧 化物层50填充。当结构接受CMP处理时，结果是在每个对齐沟槽中有小 的凹陷(dip)(图2)。然而，这造成影响相邻电路的侵蚀101。该侵蚀通 过将牺牲层施加在氧化物层上(图3)而得以防止。牺牲层30填充所述凹 陷，并具有足以高过沟槽边缘水平位置91的厚度。当在后续的工艺步骤 中将氧化物层抛光去除时，CMP工艺始终被施加在平坦表面上，将不会 导致侵蚀，如图4所示。然后，去除在凹陷中的牺牲材料30，.使得在所得 的顶部表面上存在对齐标记的拓扑。通过刻蚀去除牺牲材料，并且注意将 氧化物层保持在适当的位置，即不被除去。最后(图5)，将第一表面与非 透明层100再次重叠，对齐标记的沟槽与非透明层中的凹陷201相对应。 在非透明层上的凹陷201能用于对齐。
这种方法的缺陷是其需要加宽对齐标记的沟槽。需要使得对齐标记的 沟槽与电路图案的沟槽一样宽。这是因为当通过成像将对齐标记和电路图 案从掩模版上转移到晶片上时是不精确的。更简单地解释，为形成对齐标 记和电路图案的图像，要采用投影透镜。投影透镜的象差以及对齐标记的 沟槽与电路图案的沟槽之间的宽度差结合起来将导致反应在图像中的对 齐标记和电路图案之间的距离误差。这种距离上的误差导致对齐误差。为 了以尽可能低的成本生产电路图案，电路图案的沟槽被制作得尽可能小。因此，对于如DE10259322B4中所述的宽对齐标记沟槽来说，使对齐标记 的沟槽与电路图案的沟槽一样宽是不允许的。这种方法得另一个缺点是，它需要对齐标记的沟槽比电路图案的沟槽 更深。为在一个层中形成具有两种不同深度的沟槽，需要至少两个不同的 刻蚀步骤。采用两个不同的刻蚀步骤比采用一个刻蚀步骤更昂贵且需要更 多的时间。CMP在所谓W-CMP的流程中的应用(其中W表示钨且其中CMP 表示化学机械抛光)示意性地在图6a-6d中示出。为了结合W-CMP流程 生产(图6a)对齐标记，凹槽1030的第一图案(未示出)和第二图案被 刻蚀入覆盖晶片1000的氧化物层1010。凹槽1030的第一图案与电路图 案对应，凹槽的第二图案与对齐标记对应。然后，氧化物层1010被钨层 1040覆盖(图6b)，由此填充在氧化物层1010上的凹槽1030的第一和第 二图案。在凹槽1030的第一图案上的钨将用作之后将在工艺中由晶片 IOOO制成的最终产品中的"通路"的导电材料。然后，具有覆盖层的晶片1000经过化学机械抛光步骤(图6c)以去除 所有没有位于凹槽1030中的所有钨。由于氧化物层用作电绝缘体，所以将 仅能通过在凹槽1030中的导电材料进行电流的传导，而涉及相邻的凹槽。 这种在凹槽1030处进行电接触的方式能在氧化物层1010下的晶片1000层 应用。在第二图案处，由CMP形成钨和氧化物之间的高度差。尽管钨没有从 凹槽1030中彻底去除，但是在凹槽中保留的钨的水平位置比保留的氧化物 的水平位置低。与第二图案的对齐依赖于在CMP之后的高度差。然而，CMP也造成在凹槽的第二图案处的氧化物层1010和钨的侵蚀101。侵蚀101导致对齐标记的损坏(在图6c中以圆圈示出)。损坏的对齐 标记导致对齐误差，这将在下文进行解释。在CMP之后紧接着沉积铝层1070 (如图6d所示)。沉积铝层，使得第 一表面在氧化物层1010的接触表面上，并且铝层具有与所述第一表面相反 的自由表面。当沉积铝层1070时，在对齐标记处氧化物和钨的高度差被转 移到自由表面处的高度差，在所述自由表面上形成对齐标记。由于铝对于 对齐辐射是不透明的，所以对齐铝层1070依赖于所述自由表面的高度差。对在氧化物层1010上的对齐标记的损坏也被转移到所述自由表面上， 并导致在对齐位置上的误差。另一方面，在自由表面上的小高度差造成低 信噪比。低信噪比导致对齐误差。在太低的信噪比下，根本不可能实现对 齐。侵蚀(对对齐标记的损坏)的效果通过将对齐标记上的线划分成多个 段而得以最小化。然而，通过对对齐标记进行分段，在CMP工艺之后钨和 氧化物之间的高度差将比没有进行分段时小。这与CMP工艺的特征有关。由于在接触表面下的钨和氧化物之间的高度差小，所以所述自由表面 的高度差小，这导致在对齐时的低信噪比。因此，当进行分段以克服与损 坏的对齐标记相关的对齐误差时，会引入与低信噪比相关的对齐误差，并 且在更糟糕的情况下，甚至不再可能进行对齐。在上述结构的顶部上，氧化物层1010的接触表面在电路图案和对齐标 记处都在CMP工艺中被刮伤(图6c)。刮痕102导致电路图案的性能降低。 为了处理刮痕102，采用所谓的氧化物缓冲方法(oxide buff method)。根 据所述氧化物缓冲方法，氧化物的自由表面经历了氧化物CMP步骤。在刮 痕102具有第一深度的情况下，与刮痕102的所述第一深度相对应的小部分 氧化物层1010被去除。由于所述氧化物的特征针对电路图案的性能进行优 化，而没有针对被部分去除的情况进行优化，所以氧化物缓冲方法是相当 费时和昂贵的处理刮痕102的方法，并且没有公知的替代方案。发明内容本发明旨在提供一种解决上述问题的方法。在本发明的第一个实施例中，通过以下方法实现了所述目标，所述方
法包括提供具有包含第一层的第一侧的衬底以及在所述第一层上沉积牺 牲层。然后，在至少延伸入第一层的牺牲层上形成一个或多个凹槽，并且 在所述一个或多个凹槽上沉积填充材料，由此也在牺牲层上形成第二层填 充材料。然后，从牺牲层去除第二层；以及为避免刮伤所述第一层，通过采用第一工艺去除所述牺牲层。在第一层上沉积牺牲层不会刮伤(也不会抛光)第一层。第一层既不 会因形成第二层被刮伤，也不会因从牺牲层上去除第二层而被刮伤，这是 因为牺牲层保护第一层。因此，通过为避免刮伤第一层而采用第一工艺， 在所述方法的任何步骤中都不会刮伤第一层。由于第一层不会被所述方法刮伤，所以不需要为保护第一层不被刮伤 而部分地去除第一层。由此所述缓冲方法成为多余的。另外，不需要为了避免在通过缓冲方法被部分去除以后第一层变得太 薄而采用特别厚的第一层。采用特别厚的第一层更为昂贵。根据本发明的第二个实施例，其中，所述一个或多个凹槽中的每个都 具有在牺牲层上延伸的第一部分，采用第二工艺去除所述第二层。根据本实施例，牺牲层、填充材料、第一工艺和第二工艺设置用于将填充材料以 适当的位置保持在所述凹槽的第一部分中。由于凹槽的第一部分在牺牲层上延伸，所以凹槽的第一部分中的填充 材料被牺牲层围绕。在去除牺牲层之后，被适当地保持在所述凹槽的第一 部分中的填充材料伸出被暴露出来的未刮伤的第一层外面。对伸出所述暴 露的、未刮伤的第一层的凹槽的第一部分的配置涉及牺牲层、填充材料、 第一工艺和第二工艺。例如，对于固定的牺牲层材料，通过第一工艺、第 二工艺或同时通过两种工艺去除的填充材料的量越大，以凹槽的第一部分 中的填充材料终止的牺牲层越高。根据第三个实施例，所述方法的特征在于，确定第一组的至少一个第 一部件的一个或多个特征的对齐位置，所述第一组包括衬底、第一层和牺 牲层。所述方法的特征还在于，以预先确定的到一个或多个特征的对齐位 置的距离、形成一个或多个凹槽。最后，在暴露的、未刮伤的第一层上沉 积不透明的第三层，所述不透明的第三层具有面对但远离衬底的自由表面，由此形成多个凸起(protrusion)。其中所述多个凸起具有与同凹槽的
第一部分关联的位置相对应的关联位置。确定一个或多个特征的对齐位置能够以预先确定的到一个或多个特 征的对齐位置的距离形成一个或多个凹槽。当去除第二层和牺牲层时将填 充材料保持在适当位置会使在沉积在第一层上的不透明的第三层中产生 凸起构造。所述凸起具有与凹槽的第一部分的关联位置相对应的关联位 置。因此，所述凸起的关联位置间接地依赖于一个或多个特征的位置。根 据本发明的特征，即使一个或多个特征被不透明的第三层模糊化了，这种 间接的依赖性也能够用于通过对齐多个凸起而间接地对齐一个或多个特征。根据本发明的第四个实施例，第一层形成电绝缘体，而所述方法特征 在于，通过第一层延伸一个或多个凹槽、以便到达衬底的多个导电区域。 导电填充材料也被用在一个或多个凹槽中，并且将第四导电层沉积在暴露 的、未刮伤的层和填充材料上方。根据本实施例，从第四导电层、通过与衬底的多个导电区域电绝缘的 第一层，形成电连接部位。通过采用沉积在凹槽中的导电填充材料形成连 接，所述凹槽通过牺牲层和第一层形成于多个导电区域上。第一层为绝缘 体，以使得所述连接部位互相绝缘。由于填充材料伸出到暴露的、未刮伤 的第一表面外，所以存在大的接触区域，通过所述接触区域，导电层与电 连接部位相接触。由于接触电阻反比于接触面积，所以本发明的特征是提 供从第四导电层到衬底的多个导电区域的低电阻的电连接部位。根据本发明的第五个实施例，提供一种方法，其特征在于，提供具有 第一侧的衬底，所述第一侧具有被设置用于形成电绝缘体的第一层，以及 将牺牲层沉积在第一层上。然后，在牺牲层上刻蚀一个或多个凹槽，所述 凹槽延伸通过牺牲层和第一层，并且导电的填充材料被沉积在一个或多个 凹槽中，由此也在牺牲层上形成第二层填充材料。所述第二层通过化学机 械抛光从牺牲层上去除。最终，通过刻蚀去除牺牲层并使第一层暴露出来。在第一层上沉积牺牲层不会刮伤(也不会抛光)第一层。第一层既不 会因形成第二层被刮伤，也不会因从牺牲层上去除第二层被刮伤，这是因 为牺牲层保护第一层。因此，通过为避免刮伤第一层而采用第一工艺，在 所述方法中的任何步骤中都不会刮伤第一层。
由于第一层未被所述方法刮伤，所以不需要为保护第一层不被刮伤而 部分地去除第一层。由此所述缓冲方法成为多余的。另外，不需要为了避 免在通过缓冲方法被部分去除以后第一层变得太薄而采用特别厚的第一 层。采用特别厚的第一层更为昂贵。本发明的第六个实施例，提供将硬掩模材料作为牺牲材料在一种方法 中使用，所述方法包括提供具有第一侧的衬底，所述第一侧具有第一层， 以及在所述第一层上沉积牺牲层。那么，根据所述方法，在至少延伸入第 一层的牺牲层中形成一个或多个凹槽，并且在所述一个或多个凹槽上沉积 填充材料，由此也在牺牲层上形成第二层填充材料。然后，仍根据所述方 法，从牺牲层上去除第二层，并通过采用第一工艺去除牺牲层，以避免刮 伤第一层。根据本发明的第七个实施例，提供通过一种方法形成的对齐标记，所 述方法包括提供具有第一侧的衬底，所述第一侧具有第一层，以及在第一 层上沉积牺牲层。那么，在至少延伸入第一层的牺牲层中形成一个或多个 凹槽，并且在所述一个或多个凹槽上沉积填充材料，由此也在牺牲层上形成第二层填充材料。然后，从牺牲层上去除第二层；并通过采用第一工艺 去除牺牲层，以避免刮伤第一层。


这里仅作为示例并参照示意性附图描述本发明的实施例，其中相应的附图标号表示相应的部分，并且其中图l示出被氧化物层覆盖的对齐标记和电路图案的沟槽的剖视图； 图2示出在对氧化物层进行了CMP之后在衬底中的沟槽的剖视图； 图3示出被氧化物层覆盖的对齐标记和电路图案以及牺牲层的剖视图；图4示出在对齐标记和电路图案顶部的氧化物层已经被CMP去除以后的对齐标记和电路图案的剖视图；图5示出在去除了牺牲层材料并与非透明层重叠之后的对齐标记和电路图案的剖视图；图6示出在W-CMP流程中的多个工艺步骤中的衬底和氧化物层的剖 视图；图7示出重叠有氧化物层和牺牲层的衬底的剖视图；图8示出重叠有氧化物层、牺牲层以及经过照射的抗蚀剂层的衬底的 剖视图；图9示出重叠有氧化物层、牺牲层以及具有从抗蚀剂层到衬底的凹槽 的抗蚀剂层的衬底的剖视图；图10示出重叠有氧化物层以及具有从牺牲层到衬底的凹槽的牺牲层 的衬底的剖视图；图ll示出重叠有氧化物层以及具有从牺牲层到重叠有填充材料层的 衬底的凹槽的牺牲层的衬底的剖视图；图12示出应用于衬底的化学机械工艺;图13示出在化学机械抛光之后的衬底的剖视图；图14示出在去除牺牲层以后的衬底的剖视图；图15示出重叠有导电层的衬底的剖视图；图16示出重叠有导电层的衬底的剖视图；图17示出周期性的对齐标记的俯视图；图18示出被周期性的对齐标记衍射的对齐辐射的侧视图；图19示出分段的对齐标记的俯视图；图20示出在化学机械处理之后的被刮伤和被腐蚀的衬底的剖视图； 图21示出在重叠有导电层之后的被刮伤和被腐蚀的衬底的剖视图； 图22示出具有在氧化物层下的拓扑的衬底的剖视图； 图23示出具有在平坦化处理之后的氧化物层下的拓扑的衬底的剖视图。
具体实施方式
根据本发明的实施例提供衬底。所述衬底的剖视图如图7所示。衬底 1000包括在衬底的第一侧上的对齐标记1060。衬底还包括形成集成电路的 电路图案层的一部分的导电区域1080。衬底1000具有位于对齐标记1060 上方和导电区域1080上方的在第一侧的氧化物层1010。氧化物层通过化学 气相沉积(CVD)被沉积在衬底上。氧化物层的沉积不包括摩擦或抛光氧 化物层的工艺步骤。牺牲层(1020)被沉积在氧化物层(1010)的上方。例如，牺牲层包 括氮化硅(Si3N4)、掺杂的氧化物、氮氧化硅(SiON)、碳化硅(SiC)或 a-C，并且例如采用CVD进行沉积。如何为牺牲层选择材料将在下文中进 行解释。接着(图8)，抗蚀剂层(1200)通过旋涂沉积在牺牲层的上方。衬底 置于光刻设备(未示出)中，例如扫描器或步进机，并且对齐标记(1060) 的位置由光刻设备的对齐传感器(未示出)确定。然后，抗蚀剂层(1200) 经过图案图像的成像(未示出)。图像包括恰好在对齐标记(1060)和导 电区域(1080)上方对齐的特征。可替代地(未示出)，所述特征被对齐 与对齐标记相邻。抗蚀剂层(1200)为感光层并且经过成像的过程，感光 层的多个部分(1210)发生变化。衬底(1000)被从光刻设备中去除，并 在处理后经过诸如曝光后的烘烤步骤以及一个或多个显影步骤。然后，抗 蚀剂层(1200)经过刻蚀步骤，其中发生变化的抗蚀剂层(1200)的多个 部分(1210)被刻蚀掉(图9)。通过刻蚀掉抗蚀剂层(1200)的发生变化 的部分(1210)，形成凹槽(1030)。刻蚀工艺配置用于形成延伸通过牺牲 层(1020)和氧化物层(1010)的凹槽(1030)。应当理解，也可以采用其他的光刻方法在牺牲层和氧化物层中形成凹槽。在图9中，第一组(1035)凹槽(1030)与正好对齐在对齐标记(1060) 上方的特征相对应。第二组(1036)凹槽(1030)与正好对齐在导电区域 (1080)上方的特征相对应。在下一步骤中，所述步骤的结果如图10所示，溶剂被用于通过公知为 抗蚀剂剥离(resist stripping)的工艺以去除抗蚀剂层。在形成凹槽(1030)并去除抗蚀剂层(1200)之后，将填充材料沉积 (图ll)在凹槽(1030)中。图11仅仅示出在图7到10所示的衬底的一部 分。在本实施例中，填充材料包括钨，但也可采用其他材料。例如通过CVD 实现对填充材料的沉积。当采用CVD时，并非所有的填充材料最终都处于 凹槽(1030)中。事实上，在以填充材料填充凹槽(1030)的同时，填充 材料层(1040)形成在牺牲层(1020)上。该填充材料层(1040)是不需 要的并在接下来的步骤中被去除。例如通过化学机械抛光将填充材料层 (1040)去除。化学机械抛光通常縮写为CMP。采用图12解释化学机械抛光。灰浆(1300)被插入抛光器件(1400)(例如抛光垫(polishing pad))和填充材料层(1040)之间。灰浆以化学 的方式弱化填充材料层(1040)并可以包括抛光磨粒。填充材料层(1040) 通过弱化(使之更易于被磨削)和抛光的联合作用被去除。技术人员应当 理解，所述联合作用经由活性表面(未示出)施加在自由表面上。当开始 进行化学机械抛光时，自由表面通过在填充材料层(1040)和灰浆之间形 成的第一表面(1221)形成。第二表面(1222)位于比第一表面(1221) 更接近牺牲层的位置。在第二表面(1222)处的材料通过在第一表面(1221) 和第二表面(1222)之间的材料屏蔽活性表面(即屏蔽化学机械抛光的联 合作用)。在从开始的第一个时间段之后，在第一表面(1221)和第二表 面(1222)之间的材料被去除，而且通过第二表面(1222)形成自由表面。 因此，第二表面(1222)经历化学机械抛光的联合作用。在从开始的第二 个时间段之后，所述第二个时间段大于第一个时间段，第三表面(1223) 暴露为自由表面。在这个示例中，第三表面(1223)是在牺牲层和填充材 料层(1040)之间的表面。本领域的技术人员应当理解，在化学机械抛光 过程中，活性表面通过填充材料层(1040)沿着衬底(1000)的方向前进。 在化学机械抛光过程中，牺牲层(1020)保护氧化物层(1010)。于是， 尽管化学机械抛光是公知的造成刮伤的磨损方法，但是通过去除填充材料 层(1040)也不会刮伤氧化物层(1010)。相反，在化学机械抛光过程中， 牺牲层(1020)可以被侵蚀或刮伤(未示出)。出于进一步解释本发明的目的，将假定每个凹槽(1030)包括上部(1031)和下部(1032)，两者都在图12中示出。凹槽的上部(1031)是 通过牺牲层(1020)的部分，凹槽的下部(1032)是通过氧化物层(1010) 的部分。在化学机械抛光过程中，注意至少一些填充材料不从凹槽(1030)的 上部(1031)去除。由此，凹槽的下部(1032)中的填充材料自动地保持 在合适的位置上。这是因为在下部(1032)中的填充材料通过上部(1031) 中的填充材料屏蔽化学机械抛光步骤的活性表面。结果如图13所示。然后，刻蚀掉牺牲层(1020)。注意在包括在凹槽(1030)的上部(1031)
中的凹槽(1030)的第一部分(1050)中的填充材料被保持在适当的位置。 虽然第一部分(1050)最大程度地与上部(1031)相符合，但是第一部分 (1050)小于上部(1031)的实施例也能够采用。由于刻蚀掉牺牲层(图 14)，在刻蚀后一些填充材料伸出到氧化物层(1010)之外。伸出到氧化 物层(1010)之外的填充材料形成凸起(1230)。如图14所示的凸起(1230) 与如图13所示的凹槽(1030)的第一部分(1050)中的填充材料相对应。 换句话说，在化学机械抛光和刻蚀的过程中，注意将凹槽(1030)的第一 部分(1050)中的填充材料保持在适合的位置上。在图13中，凹槽的第一 部分(1050)由虚线表示，所述凹槽的第一部分(1050)在上部(1031) 中，因此在牺牲层中。同样地，伸出到氧化物层之外并与凹槽的第一部分 (1050)相对应的填充材料在图14中由虚线表示。凸起与一个凹槽相对应，并具有壁(1231)和顶部表面(1232)，如 图14所示。与如图9和10所示的第一组(1035)凹槽相对应的凸起的位置 与对齐标记(1060)的位置相对应。与如图9和10所示的第二组(1036) 凹槽相对应的凸起的位置与导电区域(1080)的位置相对应。最后(图15)，导电层(1070)被沉积在氧化物层和凸起(1230)上。 例如，导电层(1070)可以包括铝(Al)。在本实施例中用作填充材料的 钨(W)和铝都是导电的。在此导电区域(1080)经由在氧化物层(1010) 的凹槽(1030)中的填充材料钨，与铝导电层(1070)相连。在铝导电层(1070)和钨之间的接触区域包括凸起(1230)的壁(1231) 和顶部表面(1232)。大的接触面积关联到铝导电层O070)和导电区域(1080)之间的低 电阻。这是因为在铝层(1070)和凹槽(1030)中的钨之间存在反比于接 触面积的接触电阻。为了获得低接触电阻，可以形成凸起(1230)以具有 高于2.5nm、 5nm或7.5nm的高度，例如可以为3nm、 6nm或8nm。在此将参照图12对本发明的可替代的实施例进行阐述。在本发明的可 替代的实施例中，在凹槽(1030)的上部(1031)中的所有填充材料与在 凹槽(1030)的下部(1032)中的一些填充材料一样在化学机械抛光和刻 蚀过程中被除去。这样，如图16所示，填充材料不会伸出到氧化物层(1010) 外。在可替代的实施例中，导电层(1070)被沉积在氧化物层(1010)上，
由此伸入到凹槽中至凹槽(1030)的下部(1032)中的填充材料。与在填 充材料和铝导电层(1070)之间的一个凹槽(1030)相对应的接触区域由 凹槽开口区域(1233)形成。本领域的技术人员应当理解，形成图15的实 施例的接触区域的、壁(1231)和顶部表面(1232)的组合区域大于形成 与图16的实施例相对应的接触区域的凹槽开口区域(1233)。在化学机械抛光和刻蚀过程中从凹槽(1030)去除的填充材料的量依 赖于多个因素。当然，CMP或刻蚀进行的越长，填充材料被除去的越多。 其他在CMP (图12)过程中能发生变化的参数是摩擦力、灰浆组分、温度 和抛光器件(1400)的类型。例如，抛光器件(1400)可以是硬的或软的 抛光垫。在刻蚀中能够发生变化的参数是刻蚀液体和温度。当然，所沉积 的牺牲层的高度也能够变化，以便形成具有所需高度的凸起(1230)，以 使得填充材料从凹槽(1030)的下部(1032)等处去除。如更早所示(与图7相关)，例如牺牲层(1020)包括Si3N4、掺杂氧 化物、SiON、 SiC或d-C。更通常地，使用硬掩模材料。为牺牲层(1020) 选择材料与选择硬掩模类似；在停止之后以实施CMP时，牺牲层(1020) 应当仍旧覆盖氧化物层(1010)。这样，氧化物层(1010)仍然屏蔽CMP的联合作用，并不被刮伤。理想地，所述牺牲层被设置用于容易地确定在CMP过程中(图12)填 充材料层(1040)是否被去除、是否通过牺牲层(1020)形成自由表面。 当自由表面由牺牲层形成时，停止CMP。例如，牺牲层(1020)和填充材料层(1040)具有不同的颜色。在 CMP过程中，测量自由表面的颜色。当幵始应用CMP时，自由表面由填充 材料层(1040)形成，并且自由表面具有第一颜色。当去除填充材料层(1040)时，测量牺牲层的颜色，并停止CMP。因此，牺牲层可以被设置 具有与填充材料层(1040)的颜色不同的颜色。可替代地，抛光器件(1400)测量摩擦阻力。在这个替代方案中，牺 牲层(1020)包括具有摩擦阻力的材料，所述摩擦阻力偏离(或高于或低 于)填充材料层(1040)的摩擦阻力。即使在CMP过程中易于测量所述摩擦阻力，对于牺牲层(1020)的 材料也可以根据在CMP过程中它的去除速度来选择。例如，这是因为摩擦
阻力测量的不精确性。这种不精确性可以与用作抛光器件(1400)的抛光 垫的磨损有关。另一个原因是填充材料层(1040)不可以在相同的时刻在 每个地方去除。通过配置牺牲层(1020)使其以比填充材料层(1040)(使 CMP的所有参数保持恒定)低得多的速度去除，掌握停止CMP的恰当时机 的重要性得以降低。即使填充材料层(1040)被去除且CMP继续进行，也 仅仅会去除牺牲层(1020)的一小部分。本领域的技术人员应当理解，在牺牲层(1020)和填充材料层(1040) 之间的差异被优化的地方，填充材料层(1040)也可以被优化。然而，填 充材料可能也不得不满足与将由衬底制成的产品相关的其他标准(例如导 电性)。由于牺牲层在所述方法中被去除，并不形成将由衬底制成的产品 的一部分，所以不需要必须满足与产品相关的标准。在如图15所示的导电层(1070)中的铝通过物理气相沉积(PVD)溅 射而沉积。由于PVD溅射的工艺特征，从氧化物层(1010)伸出的填充材 料的凸起(1230)造成在铝的自由表面(1100)中形成多个相关凸起(1090)， 导电层(1070)面对但离开衬底(1000)。相关凸起(1090)的位置与凸 起(1230)的位置相对应。因此，相关凸起(1090)能够被用于间接地与 对齐标记(1060)对齐，这将在下文中进行解释。铝导电层(1070)对于对齐传感器通常所使用的红光和绿光是不透明 的。这意味着凸起(1230)和对齐标记(1060)被铝导电层(1070)模糊 化了，并不能被直接对齐。然而，由于凸起(1230)被与对齐标记(1060) 对齐，并且相关凸起(1090)的位置与凸起(1230)的位置相对应，相关 凸起(1090)的位置间接地与对齐标记(1060)的位置相对应。因此，能 够通过与相关凸起(1090)对齐而间接地与对齐标记(1060)对齐。如图15所示， 一个相关凸起(1090)可以与多个凸起(1230)相对应。 这能通过限定由面对但离开衬底的氧化物层(1010)的表面(1011)以及 凸起(1230)的壁(1231)和顶部表面(1232)形成的沉积表面(1300) 而被解释。当进行相反位置上的沉积表面(1300)的高度的傅里叶变换时， 在高度上间隔密集的变量与高频相对应，而其间在高度上间隔大的变量与 低频相对应。PVD溅射的工艺特征使得高频分量被过滤掉。事实上，就转 移高度差而言，PVD溅射的工艺与低通滤波器相当。尽管如此，对齐标记
(1060)能够被间接地对齐。由于在凸起(1230)的顶部上的铝导电层(1070)的高度是与凸起(1230)相邻的铝导电层(1070)的高度的一半，所以高频分量被滤除。 几何学上的考虑表明出现这种情况的原因是在所述凸起之间的区域也不 得不被铝填充。因为对齐标记(1060)的位置能用低频率信息确定，所以对齐标记 (1060)能间接地被对齐。高频率信息存在于氧化物层的原因(即为什么 在氧化物层(1070)中的凹槽在一起间隔得如此紧密)与成本和对齐误差 的降低相关。这将在下面的段落中进行阐述。衬底的空间，例如在硅晶片上的空间是昂贵的，以使得不断地需要收 縮电路图案和导电区域(1080)。在衬底的顶部上，通过包含更小的特征 (例如导电区域(1080))，能够使在加工硅晶片过程中由电路图案形成的 处理器更快。为了形成集成电路层，抗蚀剂层经受在横截面上具有图案的辐射束的 照射。这通过采用图案形成装置(例如掩模版)来实现，所述图案形成装 置能将其横截面上的图案赋予辐射束以形成图案化的辐射束。投影系统用 于将图案的图像投影到抗蚀剂层上。例如，所述图案形成装置包括第一和 第二特征，所述第一和第二特征互相之间具有第一距离。图案形成装置也 包括与第二特征保持第一距离的第三大特征。投影系统形成图案形成装置 的图像。在图像中，第一的小特征和第二的小特征之间的距离与图案形成 装置上的距离相比通过因子4被减小。然而，由于像差，在图像中第二小 特征与第三大特征之间的距离通过小于4的因子而被减小。替代地，第二 的小特征和第三的大特征之间的距离在图像上被大于4的因子减小。例如， 投影系统和图案形成装置的组合，例如可编程反射镜阵列、激光二极管阵 列、发光二极管阵列、光栅光阀、或液晶显示阵列被采用，而且使用相似 的在大和小特征之间的距离的减小方面的差异。在图案形成装置上，对齐标记的特征和电路图案的特征之间的距离是 已知的。为了防止对齐标记的特征相对于上述电路图案的特征平移，对齐 标记的特征被设计成与电路图案的特征具有同样的尺寸。典型的对齐标记是如图17所示的光栅。对齐标记(1060)具有周期性
结构。在对齐标记(1060)中，线(1061)和间隔(1062)对应于一个周 期。所述标记包括几个周期。光栅用于(图1S)衍射对齐传感器(未示出) 的对齐辐射(1065)。所述辐射被衍射为第一级衍射束(1066)、第三级衍 射束(1067)和第五级衍射束(1068)。在本实施例中，线(1061)比间 隔(1062)窄，以便对衍射到第五级衍射束(1068)的辐射量进行优化。 为了避免对齐辐射(1065)造成在衬底(1000)上的抗蚀剂层(1200)的 变化，对齐辐射(1065)具有抗蚀剂层(1200)不敏感的波长。例如，对 齐辐射(1065)是红色的或绿色的。相反，图案化的辐射束具有抗蚀剂层 (1200)高度敏感的波长。例如，波长为193nm。第五级衍射束(1068) 衍射所在的方向依赖于对齐辐射(1065)的波长和光栅的周期(1063)。 本领域内的技术人员应当理解，对齐辐射(1065)的波长、对齐标记(1060) 的周期(1063)、待测量的衍射级以及对齐传感器的数值孔径必须以这种 方式进行选择衍射束(1066、 1067、 1068)将对齐标记(1060)置于对 齐传感器的方向上。以相等的周期(1063)设置的更小的线(1061)将导 致更高的衍射级被优化。然而，随着级数的增加，所述优化的效果也越来 越差。在通常使用的用于优化第五级衍射的对齐标记中，线(1061)比电路 图案的特征宽得多。线(1061)形成对齐标记(1060)的特征。为了制作 与电路图案的特征尺寸相同的对齐标记(1060)的特征，线(1061)被分 割成更小的特征(图19)。这意味着一条线(1061)被细分成线段(1064) 和间隔段(1065)，每部分当然都比线(1061)小。第五级衍射束(1068) 被衍射入的方向不通过细分线(1061)改变。本领域内的技术人员应当理解，即使高频分量由PVD溅射的工艺特征 被滤除，根据本发明的方法也能将周期性的对齐标记转移到新层上。对线 (1061)的分段对应于增加高频分量。然而，增加高频分量仅仅是分段的 副作用。对齐标记(1060)的位置存在于没有由PVD溅射的工艺特征过滤 掉的低频分量中。如先前所述的，由于氧化物层(1010)被牺牲层(1020)保护，所以 氧化物层(1010)在CMP过程中不会被侵蚀或刮伤。然而，CMP可能造成 (图20)在牺牲层(1020)上的侵蚀(101)和刮伤(102)。当去除牺牲
层(1020)时，在牺牲层上的侵蚀(101)和刮伤(102)不再存在。填充 材料中的侵蚀(101)导致(图21)伸出氧化物层(1010)的填充材料的 凸起(1230)的弯曲顶部表面(1232)。当形成相关的凸起(1090)时， 弯曲的顶部表面是被滤除的高频分量。替代地，凸起(1232)具有壁(1231)， 在所述壁(1231)中，在凹槽(未示出)中的填充材料在去除牺牲层之前 与牺牲层(1020)相接触。壁(1231)的位置确定了相关凸起(1090)的相关壁(1091)的形成 位置。当对齐相关的凸起时，相关的壁(1091)的位置影响哪个位置被测 量。信号强度由相关的壁(1091)的高度确定。当沉积铝导电层(1070)时，在顶部表面(1232)中的刮伤(102) 被彻底过滤掉。尽管在本文中可以做出特定的引用，将所述方法用于制造IC，但应 当理解，这里所述的方法可以有其他的应用，例如，集成光学系统、磁畴 存储器的引导和检测图案、平板显示器、液晶显示器(LCD)、薄膜磁头 的制造，等等。对于本领域的普通技术人员，应该理解的是，在这种替代 应用的上下文中，可以将其中使用的术语"晶片"认为是与更上位的术语 "衬底"同义。这里所指的衬底可以通过在例如轨道中应用抗蚀剂和对经 过曝光的抗蚀剂进行显影以及具有在度量工具和/或检测工具中测量的 几个特征而进行处理。在可应用的情况下，可以将所述公开的内容应用于 这种处理和其他衬底处理中。另外，所述衬底可以被处理一次以上，例如 以便产生多层IC，使得这里使用的所述术语"衬底"也可以表示已经包含 多个已处理层的衬底。已经包括多个已处理层的衬底可能导致在沉积牺牲层之前引入平坦 化步骤。当氧化物层(1010)应用于己经包括多个已处理的层并因此具有 拓扑的衬底(1000)时，可以引入平坦化(图22)。衬底(1000)的这种 拓扑使得氧化层(1010)的表面(1500)也包括拓扑，在表面(1500)上， 根据本发明将沉积牺牲层(1020)。氧化物层(1010)的表面(1500)的 拓扑通过平坦化去除，在表面(1500)上将沉积牺牲层(1020)，所述平 坦化的结果如图23所示。例如，平坦化能通过氧化物CMP步骤实现。在 此所述氧化物CMP步骤被设置用于引入仅在限制范围内的在氧化物层
(1010)的表面(1500)上的刮伤。这些限制可能是刮伤的深度和刮伤的 长度。本领域的技术人员应当理解，氧化物CMP步骤被用于处理氧化物本 身以改进氧化物的状态。在第一工艺中应用CMP以去除填充材料的步骤 涉及填充材料，而不是氧化物。如果根据第一工艺的CMP (即不是氧化 物CMP步骤)应用到氧化物上，将导致超过那些限制的刮伤。因此，未 刮伤的氧化物层(1010)将包括具有表面(1500)的氧化物层(1010)， 其中可能存在的刮伤的特征(例如深度)不超过限制。当然，如前所述，未刮伤的第一层也包含在沉积氧化物层(1010)之 后且在沉积牺牲层之前没有被摩擦或抛光的氧化物层(1010)。由于沉积 氧化物层(1010)也不包括摩擦或抛光氧化物层的步骤，所以氧化物层在 沉积牺牲层时是未被刮伤的。换句话说，去除牺牲层的步骤通过被设置用于避免在氧化物层(1010) 上引入刮伤的工艺而被实现。在此，避免在氧化物层中引入刮伤的步骤也 包括避免使已存在的刮伤变深，这些已经存在的刮伤例如由平坦化步骤造 成。尽管以上已经对对齐标记的使用作出了特定的参考，但是本领域的技 术人员应当理解，所述方法能够用于多种对齐标记中，例如分段光栅标记 和接触孔标记，并且所述方法也能用于重叠标记、衬底识别编码、衬底处 理码和条形码。尽管以上已经作出了特定的参考，在光刻设备的上下文中使用本发明 的实施例，然而，应该理解的是，本发明可以用于其他应用中，例如压印 光刻，并且只要上下文允许，不局限于光学光刻。在压印光刻中,图案形 成装置中的拓扑限定了在衬底上产生的图案。可以将所述图案形成装置的 拓扑印刷到提供给所述衬底的抗蚀剂层上，在其上通过施加电磁辐射、热、 压力或其组合来使所述抗蚀剂熟化。所述图案形成装置从所述抗蚀剂上移 走，在所述抗蚀剂熟化之后在其中留下图案。这里使用的术语"辐射"和"束"包含全部类型的电磁辐射，包括紫外辐射(例如具有约365、 355、 248、 193、 157或126 nm的波长)以 及极紫外辐射(例如，具有在5-20nm范围的波长)、和诸如离子束或电子
束之类的粒子束。在上下文允许的情况下，所述术语"透镜"可以表示各种类型的光学 部件的任意一种或其组合，包括折射、反射、磁性、电磁和静电型光学部 件。尽管以上已经描述了本发明的具体实施例，应该理解的是，本发明可 以以与上述不同的方式实现。例如，本发明可以采取包含一个或更多机器 可读指令序列的计算机程序的形式，或者采取具有在其中存储的这种计算 机程序的数据存储介质的形式(例如，半导体存储器、磁盘或光盘)，来 描述上述公开的方法。以上描述是说明性的，而不是限制。因此，对于本领域普通技术人员 显而易见的是，可以在不脱离所附权利要求范围的情况下，对本发明做出 修改。
权利要求
1.一种方法，其特征在于包括步骤提供具有第一侧的衬底(1000)，所述第一侧具有第一层(1010)；在所述第一层上沉积牺牲层(1020)；在至少延伸入第一层的牺牲层上形成一个或多个凹槽(1030)；在所述一个或多个凹槽中沉积填充材料，由此也在所述牺牲层上形成由填充材料构成的第二层(1040)；从牺牲层去除第二层；以及通过采用避免刮伤所述第一层的第一工艺去除所述牺牲层。
2. 根据权利要求l所述的方法，其中，所述一个或多个凹槽中的每个 都具有在牺牲层中延伸的第一部分(1050)，其特征在于采用第二工艺去除所述第二层(1040);以及设置牺牲层(1020)、填充材料、第一工艺和第二工艺，以将填充材 料以适当的位置保持在所述凹槽的第一部分中。
3. 根据权利要求2所述的方法，其特征在于每个凹槽的第一部分(1050)具有大于2.5nm或大于5nm或大于7.5nm 的高度，所述高度在面对但远离衬底(1000)的第一层(1010)的表面(1011) 和第一部分的顶部表面(1232)之间测量得到。
4. 根据权利要求2和3中任一项所述的方法，其特征在于-确定第一组的至少一个第一部件的一个或多个特征(1060)的对齐位置，所述第一组包括衬底、第一层(1010)和牺牲层(1020);以预先确定的到一个或多个特征的对齐位置的距离，形成一个或多个凹槽(1030);在暴露的、未刮伤的第一层上沉积不透明的第三层(1070)，所述不 透明的第三层具有面对但远离衬底的自由表面(1100)，由此形成多个凸 起(1090)，其中所述多个凸起具有与同凹槽的所述第一部分关联的位置 相对应的关联位置。
5. 根据权利要求2和3中任一项所述的方法，其中所述第一层(1010) 形成电绝缘体，其特征在于-通过所述第一层延伸所述一个或多个凹槽(1030)，以到达衬底(1000) 的多个导电区域(1080);以及将导电填充材料施加在一个或多个凹槽中；将第四导电层(1070)沉积在暴露的、未刮伤的层和填充材料上方。
6. 根据权利要求l-5中任一项所述的方法，其特征在于 所述与第二组的至少一个第二部件相对应的一个或多个凹槽(1030)，所述第二组包括对齐标记、重叠标记、集成电路的电路图案、衬底识别码、 衬底处理码和条形码。
7. 根据权利要求l-6中任一项所述的方法，其特征在于 所述第一工艺包括刻蚀。
8. 根据权利要求2-7中任一项所述的方法，其特征在于 所述第二工艺包括化学机械抛光。
9. 采用硬掩模材料作为牺牲层用在所述方法中的一种应用，所述方 法包括步骤提供具有第一侧的衬底(1000)，所述第一侧具有第一层(1010); 在所述第一层上沉积牺牲层(1020);在至少延伸入第一层的牺牲层上形成一个或多个凹槽(1030);在所述一个或多个凹槽中沉积填充材料，由此也在牺牲层上形成由填充材料构成的第二层(1040); 从牺牲层去除第二层；以及通过采用避免刮伤所述第一层的第一工艺去除所述牺牲层。
10. 根据权利要求9所述的硬掩模材料的应用，其特征在于所述硬掩模材料包括一组材料中的至少一个元素，所述一组材料包括Si3N4、掺杂的氧化物、SiON、 SiC和ci-C。
11. 一种方法，其特征在于包括步骤提供具有第一侧的衬底(iooo)，所述第一侧具有被设置用于形成电绝缘体的第一层(1010);将牺牲层(1020)沉积在第一层上；在牺牲层上刻蚀一个或多个凹槽(1030)，所述凹槽延伸通过牺牲层3 和第一层；导电的填充材料被沉积在一个或多个凹槽中，由此也在牺牲层上形成 由填充材料构成的第二层(1040);通过化学机械抛光从牺牲层上去除所述第二层；以及 通过刻蚀去除牺牲层并使第一层暴露出来。
12. 根据权利要求ll所述的方法，其特征在于设置所述凹槽以使之到达集成电路的电路图案层的导电区域(1080)。
13. 根据权利要求11或12所述的方法，其中所述一个或多个凹槽中的每个具有在牺牲层上延伸的第一部分，其特征在于以第一高度沉积所述牺牲层，所述第一高度在面对但远离衬底(IOOO) 的第一层(1010)的表面(1011)和第一部分的顶部表面(1232)之间测 得；采用第一工艺以去除第二 (1040)层，并采用第二工艺以去除牺牲层 (1020);以及设置所述第一高度、第一工艺和第二工艺，将填充材料以合适的位置 保持在凹槽的第一部分中；确定衬底、第一层(1010)和牺牲层(1020)之中至少一个的一个或 多个特征(1060)的对齐位置；以预先确定的到一个或多个特征的对齐位置的距离，形成一个或多个 凹槽(1030);在暴露的、未刮伤的第一层上沉积不透明的第三层(1070)，所述不 透明的第三层具有面对但远离衬底的自由表面oioo)，由此形成多个凸 起(1090)，其中所述多个凸起具有与同凹槽的所述第一部分关联的位置 相对应的关联位置。
14. 根据权利要求11-13中任一项所述的方法，其特征在于至少下列之一第一层(1010)包括氧化物；牺牲层材料包括Si3N4、掺杂的氧化物、SiON、 SiC和a-C中的至少一种；填充材料包括钨； 通过与刻蚀相关的工艺形成一个或多个凹槽(1030); 采用化学机械抛光去除第二层(1040);以及通过刻蚀去除牺牲层(1020)并使第一层暴露出来。
15. —种通过一种方法形成的对齐标记，所述方法包括步骤提供具有第一侧的衬底(1000)，所述第一侧具有第一层(1010);在所述第一层上沉积牺牲层(1020);在至少延伸入第一层的牺牲层中形成一个或多个凹槽(1030);在所述一个或多个凹槽中沉积填充材料，由此也在牺牲层上形成由填充材料构成的第二层(1040);从牺牲层去除第二层；以及通过采用避免刮伤所述第一层的第一工艺去除所述牺牲层。
全文摘要
在一种用于生产对齐标记的方法中，氧化物层和牺牲层被处理以包含凹槽。所述凹槽由填充材料填充。在填充凹槽的过程中，一层填充材料形成在牺牲层上。所述填充材料层通过化学机械抛光去除。所述牺牲层在填充凹槽和去除填充材料层的过程中保护所述氧化物层。然后通过刻蚀去除牺牲层。这提供了一种具有凸起的氧化物层。具有凸起的氧化物层覆盖有导电层，由此所述凸起刺穿氧化物层以形成相关的凸起。所述相关的凸起形成对齐标记。
文档编号G03F7/20GK101162368SQ20071018092
公开日2008年4月16日 申请日期2007年10月9日 优先权日2006年10月10日
发明者埃维哈德斯·康尼利斯·摩斯, 理查德·约翰尼斯·弗郎西斯克斯·范哈恩 申请人:Asml荷兰有限公司