专利名称：衰减相移掩膜制作方法
技术领域：
本发明涉及光刻技术，特别是衰减相移掩膜制作方法。
背景技术：
随着集成电路设计的高速发展，设计图形的尺寸日益缩小，光学邻近效应越来越 明显。越来越多的光学技术以及光学邻近校正技术被应用到光刻工艺中，例如，对应于图案 的微细化，用于光刻的曝光光源也日益短波化。然而，曝光波长的短波长化在改善清晰度的 同时会减少焦点深度，从而降低工艺过程的稳定性。为了保证光刻图形的精确性，相移掩膜 (PSM，Phase ShiftMask)技术越来越多地被采用。理论上，掩模版中透光缝隙处的电场El应该是相同的，然而，当相邻缝隙距离非 常小时，相邻缝隙之间会产生光的衍射，并使缝隙间的电场增强。此时，掩模版图投影至硅 片上，所获得的像图案由于过于接近，将无法被分辨出来。相移掩膜PSM技术是指，在相邻 的透光缝隙处设置厚度与1/2光波长成正比的相移层，使透过相移层的曝光光线与其他透 射光产生180度的光相位差，从而使在相邻透光缝隙中间点上的光强互相抵消或减弱。相移掩膜主要包括交替相移掩膜Alt-PSM(alternating Phase Shift Mask)和衰 减相移掩膜Att-PSM(Attenuated Phase Shift Mask)两种类型。其中，衰减相移掩膜技术 是指采用具有一定透光率的薄膜作为相移层，将所述薄膜覆盖于用于形成图案的相邻缝隙 上，以构成掩模版图，并使通过所述相移层的透射光反相。在曝光过程中，常采用曝光能量 阈值来区分通过曝光是否能形成对应的掩模版图；具体来说，当投射光的光强迭加后的结 果未超过所述阈值，则认为无法形成对应的掩模版图；而当所述光强迭加后的结果超过所 述阈值，则认为通过所述曝光光线能够形成对应的掩模版图，并可通过后续的显影漂洗工 艺将相应的图案显示出来。借助于上述衰减相移掩膜技术，能够在硅片上获得与掩模版图 对应的像图案，其中，相邻的各个小图案之间彼此分离，提高分辨率以及扩大工艺窗口。关 于衰减相移掩膜技术可参见申请号为96106894. 9、名称为“相移掩模及其制造方法”的中国 专利。然而，由于衰减相移掩膜采用半透明的薄膜，一般来说仍具有5% -20%的透光 率，这使得部分曝光光线在一些硅片位置产生迭加，尽管与这些硅片位置相对应的掩模版 图中不存在图案，但当迭加的曝光光线的能量超出了所述阈值时，在这些硅片位置上将显 示出像图案。这种现象被称之为旁瓣效应，这种掩模版图中没有而曝光后的硅片上呈现的 图案就是旁瓣图案。旁瓣效应大大影响了关键尺寸，制约了工艺窗口。一般来说，相移层的 透光率越高，工艺窗口越大，但同时将会引起较大旁瓣效应的风险；而当相移层的透光率越 低，尽管能避免产生大量的旁瓣图案，却减小了工艺窗口。目前，主流的衰减相移掩膜通常由单层相移层构成。一般来说，该相移层，即该衰 减相移掩膜，的透光率通常固定为6%左右。在集成电路设计中，不乏同时具有存储器件以 及逻辑器件的设计，对于存储器件而言，需要较大的工艺窗口 ；而对逻辑器件而言，相较于 对工艺窗口的要求，则需要具有较少的旁瓣图案。单一透光率的衰减相移掩膜无法满足当前的设计需求，尤其是对于同时具有存储器件和逻辑器件的设计方案。
发明内容
本发明解决的问题是提供了一种衰减相移掩膜制作方法，以获得能够一均衡工艺 窗口和旁瓣效应的衰减相移掩膜。为解决上述问题，本发明提供了一种衰减相移掩膜制作方法，其中，所述衰减相掩 膜包括第一区域和第二区域，所述第一区域用于形成逻辑部件，所述第二区域用于形成存 储部件，所述衰减相移掩膜制作方法包括在待刻蚀层表面依次形成第一相移层、第二相移 层以及光刻胶层；对所述光刻胶层进行曝光，将设计图形转移至所述光刻胶层上；根据所 述光刻胶层上的图案对所述第一相移层和所述第二相移层进行刻蚀；在所述第一区域内的 第二相移层表面形成刻蚀阻挡层；去除所述第二区域内的第二相移层，并在所述第二区域 中所暴露出的待刻蚀层中形成凹槽，所述凹槽与所述第二区域中第一相移层所引起的光线 存在η的相移。与现有技术相比，本发明具有以下优点可获得包括两种具有不同透光率区域的 衰减相移掩膜，分别满足逻辑部件与存储部件对于工艺窗口和旁瓣效应的不同要求，从而 避免了单独制作分别适用于逻辑部件与存储部件的衰减相移掩膜，节约了成本，同时也增 加了产品良率，提高了生产效率。
图1是现有技术中对于静态随机存储器件采用单一透光率分别为6%和12%的衰 减相移掩膜时，所获得的工艺窗口示意图；图2是现有技术中对于随机逻辑器件采用单一透光率分别为6%和12%的衰减相 移掩膜时，所获得的工艺窗口示意图；图3和图4是现有技术中对于随机逻辑器件采用单一透光率为6%的衰减相移掩 膜时旁瓣效应得到抑制的效果示意图；图5和图6是现有技术中对于随机逻辑器件采用单一透光率为12%的衰减相移掩 膜时旁瓣效应较明显的效果示意图；图7是本发明衰减相移掩膜制作方法实施方式的流程示意图；图8-图10是图7所示步骤Sl的剖面示意图；图11是图7所示步骤S2的剖面示意图；图12是图7所示步骤S3的剖面示意图；图13是图7所示步骤S具体实施方式
的流程示意图；图14是图13所示步骤S41的剖面示意图；图15是图13所示步骤S42的剖面示意图；图16-图17是图7所示步骤S5的剖面示意图。
具体实施例方式在半导体工艺中，例如对于逻辑器件，其中既包括静态随机存储(SRAM)部件，也 包括随机逻辑(Random Logic)部件，在采用光刻技术制作的接触孔时，通过衰减相移掩膜以实现设计图形的转移。在现有技术中，如果采用具有单一透光率的衰减相移掩膜，将会导致工艺窗口和 旁瓣效应的矛盾。例如，在采用6%的曝光宽裕度的情况下，参考图1和图2，当采用透光率 为6%的衰减相移掩膜时，静态随机存储部件的工艺窗口为0. 082um,随机逻辑部件的工艺 窗口为0. llum，而当采用透光率为12%的衰减相移掩膜时，静态随机存储部件的工艺窗口 为0. 091um,随机逻辑部件的工艺窗口为0. 12um。然而，参考图3和图4，当采用透光率为 6%的衰减相移掩膜时，基本很少出现旁瓣图案，而参考图5和图6，当采用透光率为12%的 衰减相移掩膜时，却具有较多的旁瓣图案，如旁瓣图案501和旁瓣图案601，旁瓣效应明显。而采用本发明衰减相移掩膜制作方法，可获得包括两种具有不同透光率区域的衰 减相移掩膜，分别满足逻辑部件与存储部件对于工艺窗口和旁瓣效应的不同要求，从而避 免了单独制作分别适用于逻辑部件与存储部件的衰减相移掩膜，节约了成本，同时也增加 了产品良率，提高了生产效率。下面结合附图和实施例，对本发明实施方式作进一步说明。参考图7，本发明实施方式提供了 一种衰减相移掩膜制作方法，所述衰减相掩膜包 括第一区域和第二区域，所述衰减相移掩膜制作方法包括步骤Si，在待刻蚀层表面依次 形成第一相移层、第二相移层以及光刻胶层；步骤S2，对所述光刻胶层进行曝光，将设计图 形转移至所述光刻胶层上；步骤S3，根据所述光刻胶层上的图案对所述第一相移层和所述 第二相移层进行刻蚀；步骤S4，在所述第一区域内的第二相移层表面形成刻蚀阻挡层；步 骤S5，去除所述第二区域内的第二相移层，并在所述第二区域中所暴露出的待刻蚀层中形 成凹槽，所述凹槽与所述第二区域中第一相移层所引起的光线存在η的相移。具体来说，所述待转移的设计图形包括存储部件和逻辑部件，其中，所述第一区域 具有较低的透光率，用于形成所述逻辑部件；所述第二区域具有较高的透光率，用于形成所 述存储部件。在步骤Sl中，参考图8，在待刻蚀层100上形成覆盖于待刻蚀层100表面的第一相 移层101。第一相移层101可采用具有透光率为10% -18%的材料，具体来说，例如氮化硅 钼(MoSiN)或氮氧化硅钼(MoSiON)等。参考图9，在第一相移层101上形成覆盖于第一相移层101表面的第二相移层 102。第二相移层102所采用的材料与第一相移层101的材料相匹配，使得由第二相移层 102与第一相移层101组合构成的膜层的透光率达到设计要求。具体来说，由第二相移层 102和第一相移层101组合构成的膜层的透光率为符合设计要求的透光率ρ，且第一相移层 101的透光率为pl，则可根据透光率ρ与pl，确定第二相移层102的透光率p2，并据此确定 构成第二相移层102的材料。例如，当第一相移层101的透光率为12%，当待形成的器件需要较大工艺窗口时， 可使所述第二相移层102具有较大透光率，例如80% -100% ；而当待形成器件对旁瓣效应 较敏感时，可使所述第二相移层102具有较小透光率，例如50% -60%。其中，第一相移层101与第二相移层102的厚度之和使得光线穿过第一相移层101 和第二相移层102后产生180度的相移，也就是说，使穿过第一相移层101和第二相移层 102的光线与直接穿过带刻蚀层的光线之间的相变量φ之差保持为η/2，进而抵消穿过第 一相移层101和第二相移层102的光线的光强，减少甚至消除旁瓣图案。
具体来说，穿过第一相移层101和第二相移层102的光线的相变量φ与第一相移层 101和第二相移层102的厚度之和d有关，其关系如式(1)所述
φ=2π ( η-1 ) /λ(1)其中，λ为光线波长，η为第一相移层101和第二相移层102所共同构成的膜层的
折射率。当所述光线产生180度的相移，也就是说，所述光线的相移量φ为π/2，因而，由 (1)式可获得，第一相移层201和第二相移层102的厚度之和d满足式O)的条件d = λ /[2 (n-1)](2)形成所述第一相移层与所述第二相移层的方法可采用常规的任一种方法，本领域 技术人员应能理解，所述第一相移层与所述第二相移层的具体形成工艺并不对本发明思路 造成影响。参考图10，在第二相移层102上形成覆盖于第二相移层102表面的光刻胶层103。 光刻胶层103的材料可采用正胶或负胶，通过涂敷的方式将正胶或负胶均勻覆盖于第二相 移层102表面。此外，步骤Sl还可包括，形成所述待刻蚀层。在一种实施方式中，所述待刻蚀层可 为氧化硅层，通过化学氧化沉积工艺形成。具体待刻蚀层的材料和形成工艺不对本发明思 路造成影响。在步骤S2中，参考图11，可采用常规的曝光显影工艺，对光刻胶层103进行曝光， 并通过显影剂在光刻胶层103上形成所转移的图形，从而将设计图形转移至光刻胶层103 上。在步骤S3中，参考图12，基于光刻胶层103上所形成的设计图形进行刻蚀，将该设 计图形进一步转移至第二相移层102和第一相移层101上，并去除光刻胶层103。具体来 说，可采用干法刻蚀方法或湿法刻蚀方法，例如，可采用以含氟气体为刻蚀气体的等离子体 刻蚀方法，对第二相移层102和第一相移层101进行刻蚀，实现设计图形的转移。参考图13，步骤S4可包括步骤S41，形成覆盖所述第二相移层和所述待刻蚀层的 刻蚀阻挡层；步骤S42，去除第二区域中的所述刻蚀阻挡层。具体来说，首先，参考图14，形成刻蚀阻挡层104，覆盖于第二相移层102和待刻蚀 层100上，其中，可采用光刻胶作为形成刻蚀阻挡层104的材料。接着，参考图15，通过曝光 显影，保留刻蚀阻挡层104中与所述第一区域对应的部分，并去除与所述第二区域对应的 部分。在其它实施方式中，也可直接在与设计图形中存储部件相对应的第一区域中的第 二相移层102和待刻蚀层100上，形成覆盖于其表面的刻蚀阻挡层104。在步骤S5中，首先，参考图16，去除所述第二区域内的第二相移层102 ；接着，参考 图17，在所述第二区域中，第一相移层101之间暴露出待刻蚀层100，基于第一相移层101 中所形成的图形对待刻蚀层100进行刻蚀，形成凹槽110，使得穿过所述凹槽的光线与穿过 所述第二区域中第一相移层101的光线的相变量相差JI。具体来说，可通过调节凹槽110的深度以及第一相移层101的厚度，使得凹槽110 所引起的光线的相变量Cpi与第一相移层101所带来的光线的相变量φ2之差为η，从而能保证穿过所述第二区域中第一相移层101的光线与穿过所述第二区域中各缝隙的光线之间 存在180度的相移差，以提高图像的对比度。所述凹槽可形成于第一相移层之间的待刻蚀层100中，且其深度不超过所述待刻 蚀层100的厚度。在一种具体实施例中，参考图17，凹槽110形成于待刻蚀层100，凹槽110所引起 的光线的相变量φι可表示为如式(3)所示
权利要求
1.一种衰减相移掩膜制作方法，其中，所述衰减相掩膜包括第一区域和第二区域，所述 第一区域用于形成逻辑部件，所述第二区域用于形成存储部件，所述衰减相移掩膜制作方 法包括在待刻蚀层表面依次形成第一相移层、第二相移层以及光刻胶层；对所述光刻胶层进行曝光，将设计图形转移至所述光刻胶层上；根据所述光刻胶层上的图案对所述第一相移层和所述第二相移层进行刻蚀；在所述第一区域内的第二相移层表面形成刻蚀阻挡层；去除所述第二区域内的第二相移层，并在所述第二区域中所暴露出的待刻蚀层中形成 凹槽，所述凹槽与所述第二区域中第一相移层所引起的光线存在η的相移。
2.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述第一区域中，所述第 二相移层覆盖所述第一相移层的全部表面，且所述第一相移层与第二相移层的厚度之和为 λ/[2(η_1)]，其中，λ为光线波长，η为所述第一相移层和所述第二相移层所构成的相移 层的折射率。
3.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述刻蚀阻挡层为光刻胶。
4.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述在第二区域中所暴 露出的待刻蚀层中形成凹槽包括，基于所述第二区域中第一相移层的图形对所述待刻蚀层 进行刻蚀，形成所述凹槽。
5.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述第一相移层的厚度 与所述凹槽的深度符合关系式d2 (Ii2-I)-Cl1 (Ii1-I) = 士 λ/2，其中，Cl1为所述凹槽的深度， H1为凹槽材料的折射率；d2为所述第一相移层的厚度，n2为所述第一相移层的材料的折射 率。
6.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述第二相移层采用与 所述第一相移层材料相匹配的材料，使得所述由所述第二相移层和第一相移层组合构成的 膜层的透光率为符合设计要求的透光率。
7.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述待刻蚀层为光刻胶。
8.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述在第一区域内的第 二相移层表面形成刻蚀阻挡层包括形成覆盖所述第二相移层和所述待刻蚀层的刻蚀阻挡层；去除第二区域中的所述刻蚀阻挡层。
9.如权利要求1所述的衰减相移掩膜制作方法，其特征在于，所述衰减相移掩膜制作 方法还可包括去除所述第一区域的刻蚀阻挡层。
全文摘要
一种衰减相移掩膜制作方法，包括在待刻蚀层表面依次形成第一相移层、第二相移层以及光刻胶层；对所述光刻胶层进行曝光，将设计图形转移至所述光刻胶层上；根据所述光刻胶层上的图案对所述第一相移层和所述第二相移层进行刻蚀；在所述第一区域内的第二相移层表面形成刻蚀阻挡层；去除所述第二区域内的第二相移层，并在所述第二区域中所暴露出的待刻蚀层中形成凹槽，所述凹槽与所述第二区域中第一相移层所引起的光线存在π的相移。本发明衰减相移掩膜制作方法提供的衰减相移掩膜，分别满足逻辑部件与存储部件对于工艺窗口和旁瓣效应的不同要求，节约了成本，提高了良率和生产效率。
文档编号G03F7/00GK102129170SQ20101002287
公开日2011年7月20日 申请日期2010年1月15日 优先权日2010年1月15日
发明者朴世镇 申请人:中芯国际集成电路制造(上海)有限公司