光波电路及其制造方法

光波电路及其制造方法
【专利摘要】提供了一种光波电路和其制造方法。光波电路包括：第一衬底，具有形成在第一衬底的上部的刻印芯形成槽；芯层，其形成在所述刻印芯形成槽的内部；BPSG粘结层，其形成在包括所述芯层的所述第一衬底上；第二衬底，其形成在所述BPSG粘结层上。因此，有效地改善了光波电路的光损失和分支均匀性，可以简单地和低成本地制造光波电路，同时还可进一步改善光波电路的光损失和分支均匀性。
【专利说明】光波电路及其制造方法
【技术领域】
[0001 ] 本发明涉及一种光波电路及其制造方法，以及更具体地涉及通过使用刻印光波电路芯来形成用来输入或输出光信号的每个光波电路以能够有效改善光损失和分支均匀性的光波电路及其制造方法，其中制造可以被简单和低成本地执行，同时还能改善光波电路的光损失和分支均勻性。
【背景技术】
[0002]通常，被称作分配器或光分频器的具有将一个光波传输至多个用户(I XN)的功能的光功率分路器在宽度光通信网络中是非常重要的设备(根据通信网络的配置方法，也可以使用2XN的光功率分路器)，并且也应用在数据通信、无源光网络(Ρ0Ν)、光纤到户(FTTH)等中。
[0003]光功率分路器中所需的重要特征是:1)优良的分支均匀性(相对于输入光波长、偏振或温度改变具有低变异性);2)低光损失；以及3)低成本大量生产。然而，在当前制造光功率分路器的技术中，平面光波电路(PLC)技术已经已知为最优的实现这些特征的技术，以及PLC技术目前是用于制造光功率分路器的主要方法。
[0004]该方法用于构建光电路，其中通过沉积多个二氧化硅层或薄聚合物膜，同时在二氧化硅或石英衬底上进行光刻和蚀刻来形成芯和围绕芯的覆层，以及光信号根据芯的形状使用芯和覆层之间的折射率差来分频和混合。
[0005]因为已经提出了将一个光波分成多个光波的不同结构，所以存在多个配置光功率分路器的方法。这些结构可以根据分频光功率的形状来被大体分为星形和树形，以及已经提供了使用Y-分支光波电路、多模干涉器(MMI)、星形耦合器、定向耦合器等等的方法。
[0006]然而，在使用例如MM1、星形耦合器、定向耦合器等等的结构的装置中，相对于入射光波长或偏振改变的光功率的分路比被改变。因此，这些结构不能用于无源光网络(PON)等市场中的商业化产品中，但是可以用于特定产品。
[0007]另一方面，因为Y-分支光功率分路器具有低波长依赖性并能够小型化，所以Y-分支光功率分路器包括在最商业化的光功率分路器中，作为基本部件。然而，由于Y-分支的单位分频器(1X2)以树形串联连接，所以依赖于输出端的分支均匀性、制造过程、温度、波长、偏振等的分频比的改变量与树的连接量成正比增加。因此，单位分频器的分频率应该非常准确并且分频比的改变量应该非常小。
[0008]当根据制造光波电路芯的方法来对制造PLC的方法进行分类时，存在:1)在平面覆层衬底上形成压印芯并在其上覆覆层的压印工艺方法(这是当前用于制造PLC的主要方法)；以及2)形成具有芯形状的刻印槽，在其中填充芯、通过化学机械抛光(CMP)或回蚀工艺平坦化该芯、及覆覆层的刻印工艺方法。
[0009]同时，制造的PLC芯片的输入和输出截面被抛光为斜面(大约8度的角)，以及同样被抛光为斜面的抛光光纤阵列块使用环氧树脂粘结至抛光的截面。在此，光纤阵列块是光纤阵列固定在包括上部和下部的光纤固定槽块之间的块。每个上部和下部具有大约I毫米的厚度，以及光纤阵列块具有总计2毫米的厚度。
[0010]因此，在具有大约I毫米厚度的衬底上被处理的光纤阵列块和PLC在粘结区具有差别。为了消除环氧树脂粘结的变形，具有大约I毫米厚度的盖玻璃被增加在PLC的衬底的上侧。然而，因为环氧树脂在材料特性上与PLC大大不同，所以由于温度/湿度的改变而可能导致失真或分离。此外，当粘结PLC衬底和盖玻璃时，需要相当大的和额外的制造工作，如相对于衬底的整个表面的环氧树脂的厚度控制。
[0011]图1是示出了根据现有技术的实施例的Y-分支光波电路的结构的示意图。
[0012]参考图1，根据现有技术的实施例的Y-分支光波电路包括输入光波电路10，以及第一和第二光波电路20和30。
[0013]在此，输入光波电路10被设置为通过输入侧截面输入光信号，以及具有向输出侧截面变宽的形状。
[0014]第一和第二输出光波电路20和30被设置为相对于输入光波电路10的输出侧截面的中心线对称地延伸。
[0015]传统的Y-分支光波电路优化了输入光波电路10的宽度和长度，以及当第一和第二输出光波电路20和30之间的间隔为零时,第一和第二输出光波电路10的分支角以及光损失被最小化。然而，当光波电路被制造时，在曝光工艺中实现的第一和第二输出光波电路20和30之间的间隔具有最小I至2微米。因此，一定光损失可能发生。
[0016]同时，在传统压印工艺方法中，即使第一和第二输出光波电路20和30之间的间隔在分支点被最小化，由于在第一和第二输出光波电路20和30之间的窄缝隙中的蚀刻深度因为光波电路芯的蚀刻工艺中的RIE-滞后现象而小于其它区域，所以两个第一和第二输出光波电路20和30的截面的较下部被连接在一起，以及在覆层工艺中产生在窄缝隙中的气泡，或者芯由于两个第一和第二输出光波电路20和30因为覆层的融化和烧结而彼此的牵拉而倾斜。
[0017]因此，为了解决这个问题，例如氧化硼(B203)、五氧化二磷(P2O5)的氧化物添加剂被重掺杂至覆层材料中，然后芯被覆层工艺中的覆层熔化和损坏，并且光损失被增加了。
[0018]此外，覆层工艺是需要长时间沉积厚度大约20至40微米的非常厚的膜的工艺。因此，产量被大大降低。此外，光波电路芯接收到由于构成石英玻璃的底覆层衬底和重掺杂厚覆层的两种材料之间的热膨胀系数之间的大差异而带来的应力，因此分支均匀性的退化，尤其是偏振相关损耗(PDL)被增加。
[0019]覆层工艺与具有小于或等于I微米的传统半导体工艺相比，改变了沉积膜的厚度。因此，没有商业化的设备适于这个工艺，需要大量时间和工作来沉积厚膜作为高质量的光学膜，因此，覆层工艺(lid clad process)是制造PLC中最困难的工艺。

【发明内容】

[0020]技术问题
[0021]本发明旨在提供一种光波电路，其在光学分支光波电路的操作和结构的方面，通过使用压印光波电路芯来形成用于输入、分频或输出光信号的每个光波电路，从而能够改善光损失和光功率的分支均匀性。
[0022]本发明还旨在提供一种制造分支光波电路的方法，通过该方法，不仅能够容易地制造分支光波电路的结构，而且也可以防止在光波电路的分支部中的光波电路的损坏或变形，光功率损耗可以被最小化，以及可以在制造分支光波电路的一个方面，通过具有刻印形状的刻印形成槽来制造光波电路芯而改善分支均匀性。
[0023]本发明还旨在提供一种制造PLC的方法，通过该方法，通过改进粘结覆层和传统PLC的覆玻璃的工艺，不仅能够改进光功率分流比，而且制造也可以被进一步简化，并且产量可以被增加。
[0024]本发明还旨在提供一种高产量和可靠性地制造PLC的方法，其中可以使用非接触掩模代替具有衬底污染和高缺陷率的接触掩模来进行高质量的光刻，适用于200毫米或更大的大尺寸衬底。
[0025]技术方案
[0026]本发明的一个方面提供了一种光波电路，包括:第一衬底，具有刻印芯形成槽，形成在第一衬底的上部；芯层，形成在刻印芯形成槽内；硼磷硅酸盐玻璃(BPSG)粘结层，形成在包括芯层的第一衬底上；以及第二衬底，形成在BPSG粘结层上。
[0027]BPSG粘结层可以是使用Ge掺杂的BPSG (Ge-BPSG)或F掺杂的BPSG (F-BPSG),其中锗(Ge)或氟(F)作为材料被掺杂的。
[0028]芯层优选地使用Ge-BPSG形成，其中Ge作为材料被掺杂。然而，芯层可以使用F-BPSG形成，其中F作为材料被掺杂，或者Ge和F的组合物可以在芯层中被顺序改变。
[0029]BPSG粘结层可以具有不同于芯层的折射率，并且可以被形成为具有与第一衬底相同的成分。
[0030]BPSG粘结层可以被插入芯层的槽的预定深度，从而提高工艺的可复制性和可靠性。
[0031]本发明的另一方面提供了一种制造光波电路的方法，包括:在其上完成了预设工艺的第一衬底上形成蚀刻掩模层；通过在蚀刻掩模层上刻印光波电路图样来形成蚀刻掩模图样；通过使用蚀刻掩模图样作为蚀刻屏障来蚀刻第一衬底，以至少一个刻印形状形成光波电路槽；在蚀刻的光波电路槽上形成光波电路芯；平坦化第一衬底的表面；在制备的第一衬底和第二衬底中的至少一个上形成预定粘结层；以及粘结第一和第二衬底。
[0032]本发明的另一方面提供了一种制造光波电路的方法，包括:在其上完成了预设工艺的第一衬底上形成第一蚀刻掩模；通过使用第一蚀刻掩模层选择性地蚀刻第一衬底来以至少一个刻印形状形成光波电路槽；在蚀刻的光波电路槽中形成光波电路芯；使用第一蚀刻掩模作为阻挡层来平坦化第一衬底的表面；蚀刻第一蚀刻掩模；以及在包括光波电路槽的第一衬底的上表面上形成粘结层。
[0033]该方法还包括执行平坦化工艺以去除第一衬底和芯的上表面之间的台阶差。
[0034]有益效果
[0035]根据本发明的光波电路及其制造方法，可以实现分支光波电路的光耗和光功率分流比通过使用刻印光波电路形成用于输入或输出光信号的每个光波电路而被改进的效果。
[0036]同样，根据本发明，可以实现用于将光波电路芯填充至刻印光波电路槽的分支光波电路的制造过程防止光波电路的分支部损坏从而最小化光功率损耗的优点。
[0037]此外，根据本发明，当具有能够弯曲衬底的应力的芯层使用刻印工艺而不是传统的执行接触掩模光刻工艺的压印工艺，被首先堆叠在弯曲衬底上时，在平坦衬底的表面上使用台阶作为刻印形状来高质量地执行非接触光刻工艺。刻印槽可以被形成，以及芯可以被填充至刻印槽。因此，光波电路可以通过被光刻来高质量制造。
[0038]根据本发明，因为高质量非接触光刻工艺被使用，所以可以使用8或12英寸的大尺寸晶片。
[0039]根据本发明，因为具有刻印形状的光波电路槽与传统Y-分支相比，在分支部被侧壁分割，即使在共形沉积过程在输入/输出光波电路的一半宽度的厚度上进行时，光波电路芯也可以被填充。此外，在进行共形沉积之后，与传统Y-分支相比，光波电路的芯表面在光传播方向上可以不形成凸起。
[0040]同时，当在压印芯工艺中制造Y-分支时，在芯的光刻工艺中，难以将在输入光波电路的输出侧截面上限定第一和第二输出光波电路的内侧的光刻胶之间的间隔减小为小于或等于大约1.5 μ m。同样，在蚀刻芯之后必须的蚀刻表面清理过程中，因为芯的两侧都被熔化大约0.5 μ m，第一和第二输出光波电路的内侧之间的间隔变为大于或等于2.0 μ m。因此，因为第一和第二输出光波电路的内侧之间的间隔由于蚀刻表面的清洁过程被扩大，所以光波电路的光损耗被增加。然而，当以压印芯工艺制造Y-分支时，在蚀刻表面的清洁过程中，因为芯槽向两侧融化大约0.5 μ m，所以与压印芯工艺相比，第一和第二输出光波电路之间的间隔被缩窄0.5 μ m，因此可以降低光损耗。
[0041]根据本发明，在刻印光波电路槽中堆叠光波电路芯之前，沉积的芯的大小可以通过堆叠部分覆层作为同形沉积来调节。
[0042]根据本发明，通过在刻印光波电路槽中堆叠具有彼此不同成分的光波电路材料来形成芯的多个层，可以实现光波电路的折射率结构可以在垂直于光波电路芯平行于该结构的方向上改变的优点。
[0043]根据本发明，光波电路可以被简单地制造，而不需要通过在特定温度下在第一和第二衬底上进行融合粘接或直接接合来沉积厚的覆层。
[0044]根据本发明，因为覆层可以使用纯二氧化硅衬底来制造，其除了在粘结层上之外，在芯上没有水平或垂直应力，所以芯上的应力被去除，并且光功率的分支均匀性相对于偏振、波长和温度改变可以被改进。
【专利附图】

【附图说明】
[0045]图1是示出了根据传统技术的Y-分支光波电路的结构的示意图。
[0046]图2是示出了根据本发明的一个实施例的分支光波电路的结构的示意图。
[0047]图3至图7是用于描述根据本发明的实施例的制造分支光波电路的方法的截面视图和透视图。
[0048]图8是示出了根据本发明的另一实施例的光波电路的截面结构的示意图。
[0049]图9至图13是用于描述根据本发明的另一实施例的制造光波电路的方法的截面视图和透视图。
[0050]图14是示出了相对于根据本发明的实施例制造的1X16光分路器装置中每个芯信道的波长的光分路损失的曲线图。
[0051]图15是用于描述根据本发明的另一实施例的光波电路装置的截面视图。
[0052]图16至图21是用于描述根据本发明的另一实施例的制造光波电路装置的方法的截面视图。
【具体实施方式】
[0053]以下将具体描述根据本发明的示例性实施例。然而，本发明不限于下面所述的示例性实施例，并且可以以不同形式被实施。下面的示例性实施例被描述，用来使得本领域技术人员能够实现和实施本发明。
[0054]应该理解，尽管术语第一、第二等在此可以被用来描述各种元件，但是这些元件不应被限于这些术语。这些术语仅被用于在元件之间进行区分。例如，在不背离本发明的范围的情况下，第一元件可以被定义为第二元件，以及类似的第二元件可以被定义为第一元件。如在此使用的，术语“和/或”包括一个或多个所列相关术语中的任意或所有组合。
[0055]应该理解，当元件被称为“连接”或“藕接”至另一元件时，其可以直接连接或藕接至另一元件或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接藕接”至另一元件时，不存在中间元件。
[0056]在此使用的术语仅为了描述特定实施例的目的，并不用于限制本发明。如在此所使用的，单数形式“一”、“一个”和“该”都旨在也包括多数形式，除非上下文中清楚指示相反。还应该理解术语“包括”、“包含”、“具有”和/或“有”表示所述特征、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或增加一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组。
[0057]除非有相反定义，否则在此使用的所有术语(包括技术和科学术语)具有与本领域技术人员通常理解的含义相同的含义。还应该理解，术语，例如在通常使用的字典中定义的术语，应被理解为具有与其在相关技术的上下文中含义一致的含义，除非在此被明确定义，否则不应被解释为理想化或过于正式的含义。
[0058]图2是示出了根据本发明的实施例的分支光波电路的结构的示意图。
[0059]参考图2，分支光波电路包括输入光波电路100，以及第一和第二输出光波电路200 和 300。
[0060]在此，输入光波电路100被配置为通过输入侧截面输入光信号，并且具有朝向输出侧截面变得更宽的形状。
[0061]第一和第二输出光波电路200和300被配置为从输入光波电路10的输出端截面，相对于中心线对称地延伸。第一和第二输出光波电路200和300的内侧被形成为在输入光波电路100的输出端的截面中彼此距离预定间隔W (优选地为大约0.2 μ m至2.0 μ m)。
[0062]第一和第二输出光波电路200和300的输入侧端部之间的间隔W,即，第一和第二输出光波电路200和300的彼此相对的相邻侧之间的间隔W优选地在大约0.2 μ m至2.0 μ m的范围内。
[0063]本发明的光分支光波电路被形成为从第一和第二输出光波电路200和300的输入侧端部至输出侧截面以恒定宽度作为Y形分支到两侧。
[0064]以下，将解释根据本发明的实施例的分支光波电路的制造方法。分支光波电路的结构可以使用制造刻印光波电路芯的方法被制造以最大化其效果。
[0065]图3至图7是用于描述根据本发明的实施例的制造分支光波电路的制造方法的截面视图和透视图。[0066]参考图3，制造分支光波电路的方法包括:通过使用蚀刻掩模层执行光刻处理来形成刻印蚀刻掩模图样，即，具有上面参考图2所述的分支光波电路形状的光掩模(掩模版:未示出);在完成上述处理的结构或第一衬底400上使用非接触或接触曝光设备，使用蚀刻掩模图样蚀刻第一衬底400 ;再去除蚀刻掩模；以及通过清洁污染的蚀刻接口(由于基于CF的聚合物材料沉积或蚀刻时蚀刻掩膜溅射导致的污染)形成用于形成光波电路芯的具有刻印形状的光波电路槽410。
[0067]在此，在其上完成预定处理的第一衬底400可以是被用作光波电路的覆层的衬底，以及其表面可以被改变，从而光波电路的覆层能够根据必要性被使用。例如，第一衬底可以是氧化硅衬底、二氧化硅衬底、形成覆层的衬底或将衬底表面改变为恒定高度的覆层的衬底。
[0068]蚀刻掩模层(未示出)可以是在第一衬底400上用于将光波电路蚀刻为刻印形状的掩模层，以及蚀刻掩模图样是通过干蚀刻和湿蚀刻中的任一种或其组合使用光刻工艺将光刻胶图样转移在蚀刻掩模层上来形成的。
[0069]参考图4，具有图3A的刻印形状的覆层420的一部分被沉积在光波电路槽410上，例如，使用共形沉积化学气相沉积(CVD)工艺，之后光波电路槽410被光波电路芯430填充。同时，如果类似于覆层共形沉积的工艺被重复，则具有不同折射率的多个光波电路芯可以沉积在具有刻印形状的光波电路槽410上。因此，光波电路截面(二维)中的光波电路模式特征可以通过改变折射率或压力分布而被调节。
[0070]然而，为了减少分支光波电路的光损失，当在输入光波电路100的输出侧截面中的第一和第二输出光波电路200和300的内侧之间的间隔被减少时，覆层420不需要被沉积在光波电路槽410的内部，即，如上所述的芯槽中，并且理想的是通过在光波电路槽410的内侧上进行同形湿蚀刻工艺或干蚀刻工艺至大约0.2μηι至0.5 μ m的厚度来最小化第一和第二输出光波电路200和300的内侧之间的间隔。
[0071]形成光波电路芯430的过程可以是将光波电路芯或光波电路覆层填充至具有刻印形状的经蚀刻的光波电路槽410中的过程。例如，理想的是使用CVD或火焰水解沉积(FHD)工艺等。芯和覆层之间的折射率差可以通过调节添加剂的量和成分来进行调节。例如，二氧化锗(GeO2)，或五氧化二磷(P2O5)可能会增加折射率，以及氧化硼(B2O3)或氟(F)降低折射率。
[0072]同时，当使用CVD工艺将光波电路芯或覆层填充至光波电路槽410中时，理想的是通过共形沉积形成作为单一或多个层的CVD膜(共形沉积是无论沉积表面的垂直性或水平性，以相等的速度沉积沉积表面的工艺)，以及光波电路的结构可以通过形成在垂直于光波电路并且平行于衬底的方向上被改变。例如，在共形沉积CVD方法中堆叠多层包括在具有刻印形的光波电路槽410上沉积一部分覆层膜，并填充光波电路芯膜。
[0073]参考图5，被填充至光波电路槽410中的芯材料440之外的区域的芯材料(例如，光波电路芯或光波电路覆层或芯，等等)被全部去除，以及执行平坦化衬底的表面的处理。这被称作第一衬底平坦化处理。理想的是使用诸如CMP、回流、PR涂层、回蚀工艺等等的不同方法执行第一衬底平坦化处理。
[0074]回流工艺是以下工艺:通过软化或熔化导致的玻璃表面的表面张力来平坦化沉积玻璃膜的衬底、通过在氧化硅膜中掺杂氧化硼(B203)、五氧化二磷(P205)、氟(F)等、以及加热到低于氧化硅衬底的熔点的沉积玻璃膜的熔点。
[0075]参考图6，特定粘结层450和510形成在第一衬底400的表面和先前准备的第二衬底500 (例如，盖玻璃)中的至少一个上，以及粘结层450和510在中空下被加热、熔化和粘结。
[0076]此时，例如，理想地是应用使用硼磷硅玻璃(BPSG)或氟的氧化硅玻璃作为主要材料的FHD方法来作为在第一和第二衬底400和500上形成特定粘结层450和510的工艺。然而，粘结层450和510可以使用诸如CVD、旋涂玻璃(SOG)等形成或通过扩散或离子注入硼(B)，磷(P)，或氟(F)等改变衬底的表面来形成。
[0077]优选地，经过FHD工艺的玻璃颗粒沉积处理在粘结层450和510上执行。此时，玻璃颗粒层在被坚固之后可以被坚固超过二十倍，粘结层450和510优选的具有小于或等于大约I微米的厚度。
[0078]同时，经过FHD工艺的玻璃颗粒层容易破裂。因此，在沉积玻璃颗粒之后，在后续仅使用火焰而不插入沉积基材的衬底接触和粘结工艺中加热和固化玻璃颗粒层是有利的。
[0079]当粘结粘结层450和510时，由于锁定在第一衬底400和第二衬底500之间的气体而容易产生气泡。因此，当熔化粘结层450和510时，在氦气氛下以正常压力使用中空电炉用于粘结气氛是有利的。
[0080]同时，在粘结时，理想的是使用具有环形的多个加压锤或设备对衬底施加压力，从而第一和第二衬底400和500在从衬底的中心至衬底的边缘的方向上被粘结，以及环形优选地是同心环形，用于根据半径调节压力。
[0081]此外，当粘结第一和第二衬底400和500时，为了防止发生气泡，用于排放气泡的槽(未示出)通过使用切割锯切割表面或干蚀刻穿过第一和第二衬底400和500的整个表面来形成。
[0082]例如，通过使用切割锯仅切割衬底的表面并扩散FHD颗粒来形成棋盘图样的槽。此时，从每个格子单元散发的气体可以沿槽通过衬底的侧面排放。当粘结衬底时，气体气氛优选是真空的，并且在使用形成如上所述槽的方法执行该工艺时，理想的是使用诸如氦的具有高扩散速度的气体。
[0083]同时，对粘结层450和510的厚度没有限制，但是理想的是最小化其厚度，从而降低施加至芯的应力。尤其是，第二衬底500优选地具有盖玻璃和覆层的功能，以及粘结层450和510的厚度在0.5至5.0 μ m的范围内，(优选地，小于或等于大约I μ m)，以形成高质量的光介质。
[0084]图7示出了通过熔融粘结第一和第二衬底400和500制成的光功率分路器的透视图。
[0085]图8是示出了根据本发明的另一实施例的光波电路装置的截面结构的示意图。
[0086]参考图8，根据本发明的另一实施例的光波电路装置包括第一衬底600、芯层700、Ge-BPSG粘结层800、第二衬底900等。
[0087]在此，因为在第一和第二衬底100和400上完成了预定工艺，所以刻印的芯形成槽110通过预定蚀刻工艺形成在第一衬底100的上部，以及第二衬底400形成在BPSG粘结层300上，优选地形成在锗硼磷硅玻璃(Ge-BPSG)粘结层上。
[0088]芯层700形成在刻印芯形成槽610的内部，该槽形成在第一衬底600上。例如，芯层700优选地由Ge-BPSG形成，其中锗(Ge)通过CVD或FHD工艺等被掺杂。
[0089]Ge-BPSG粘结层800形成在包括芯层700的第一衬底600上。例如，Ge-BPSG粘结层800优选地由Ge-BPSG形成，其中Ge通过CVD或FHD工艺被掺杂。
[0090]此外，Ge-BPSG粘结层800的折射率不同于芯层700的折射率，Ge-BPSG粘结层800优选地具有与第一衬底600相同的成分，以及具有与第一衬底600相同的折射率，以及Ge-BPSG粘结层800的厚度优选地为大约I μ m至10 μ m。
[0091]图9至图13是用于描述根据本发明的另一实施例的光波电路装置的装置方法的截面视图和透视图。
[0092]参考图9，通过使用曝光设备在完成上述预定工艺的结构或第一衬底600上执行使用蚀刻掩模层的光刻工艺，蚀刻掩模图样形成为刻印形状，掩模层即具有期望光波电路形状(例如，分支形或直线形等)的光掩模(掩模版:未示出)，之后使用蚀刻掩模图样蚀刻第一衬底600，然后通过去除蚀刻掩模形成用于形成光波电路的具有刻印形状的芯形成槽610。
[0093]蚀刻掩模层(未不出)是用于在第一衬底600上的刻印形中蚀刻光波电路芯的掩模层，以及通过干蚀刻和湿蚀刻或其组合使用光刻工艺将光刻胶图样转移至蚀刻掩模层来形成蚀刻掩模图样。
[0094]参考图10，作为光波电路芯的芯层700形成在图9的刻印芯形成槽610上，芯层700由Ge-BPSG形成，其中掺杂有Ge。
[0095]形成芯层700的工艺包括将光波电路芯或光波电路覆层和芯填入刻印芯形成槽610。例如，理想的是，使用CVD或FHD工艺等。因此，芯和覆层之间的折射率差可以根据所增加的诸如二氧化锗(GeO2)或五氧化二磷(P2O5)的氧化物的量来调节。
[0096]同时，当使用CVD工艺将光波电路芯或覆层填入刻印芯形成槽610时，理想的是通过共形沉积(共形沉积是以相同速度进行沉积而不考虑沉积表面的垂直状态或水平状态的工艺)将CVD膜形成为单层或多层，通过在垂直于光波电路的光的处理轴的方向上形成，可以改变光波电路的结构。例如，共形沉积CVD法中的多层堆叠包括:在刻印芯形成槽610上沉积一部分覆层膜，并填充多个具有不同折射率的光波电路芯膜。
[0097]如果重复与覆层共形沉积和芯沉积类似的工艺，可以在刻印芯形成槽610上沉积多个具有不同折射率的光波电路芯膜。因此，通过改变折射率或应力分布，可以在光波电路横截面(二维的)调节光波电路模式特性。
[0098]可选地，在将芯层700形成在刻印芯形成槽610上之后，可以进而执行平坦化第一沉底600的整个表面的处理。这称之为沉底平坦化处理。例如，理想的是，使用诸如CMP、回流、PR涂层、回蚀工艺等等的不同方法执行衬底平坦化处理。
[0099]回流工艺是以下工艺:通过软化或熔化导致的玻璃表面的表面张力来平坦化沉积玻璃膜的衬底、通过在氧化硅膜中掺杂氧化硼(B203)、五氧化二磷(P205)、氟(F)等、以及加热到低于氧化硅衬底的熔点的沉积玻璃膜的熔点。
[0100]作为示例解释衬底平坦化处理方法，在该方法中，去除不同于衬底槽的区域的芯材料，也就是，在第一衬底600上的刻印芯形成槽610。然而，不管使用上述哪种方法，均可以去除第一衬底600上的芯材料，但是，保留了去除了芯材料的第一衬底表面和刻印芯形成槽610之间的轻微衬底凸面。因此，难以制作衬底粘结所需要的厚度小于或等于约5nm的平坦表面。因此，在平坦化的第一衬底表面上堆叠粘结层和去除所保留的凸面的处理是必须的。
[0101]下面，将解释使用CMP工艺去除凸面的方法。将主要解释粘结层沉积和使用CMP工艺的凸面去除工艺，但是同样适用使用诸如回流、PR涂层、回蚀工艺等方法所执行的工艺。然而，由于需要平坦化到小于或等于数nm用于衬底粘结，当使用诸如回流、PR涂层、回蚀工艺等方法时，最终，理想地，需要通过CMP工艺处理表面。
[0102]由于芯层900和第一衬底600的抛光率不同，所以使用CMP工艺去除了第一衬底的芯的平坦化衬底表面具有约数十至数百nm的阶差。也就是，芯表面低于第一衬底表面。阶差中断第一和第二衬底600和900的粘结，因此，芯的周围不能粘结。因此，为了消除这一问题，理想的是，形成具有与第一衬底600相同的成分和与第一衬底600相同的折射率的Ge-BPSG粘结层(图11的800) (Ge-BPSG粘结层具有和芯层不同的折射率)。
[0103]参考图11，Ge-BPSG粘结层800形成在包含芯层700的第一衬底600的整个表面上，芯层700被填充进刻印芯形成槽610。例如，优选使用其中掺杂有锗(Ge)的Ge-BPSG作为材料，使用CVD和FHD工艺等作为方法将Ge-BPSG粘结层800形成为具有I μ m至10 μ m的厚度。
[0104]参考图12，即使在如图11形成Ge-BPSG粘结层800之后，芯表面和第一衬底表面的阶差仍然存在。因此，执行平坦化Ge-BPSG粘结层800以具有小于或等于约IOnm的厚度的工艺。
[0105]参考图13，在图12的平坦化Ge-BPSG粘结层800的整个表面上对齐和落下预先制备的第二衬底900之后，通过预定的热处理工艺粘结第一和第二衬底600和900。此时，力口热处理工艺的温度是约400°C至600°C。
[0106]另外，在粘结的过程中，可以施加压力，同时，压力理想具有约0.1MPa至0.8MPa的范围。
[0107]另外，在粘结第一和第二衬底600和900之后，为了增加第一和第二衬底600和900之间的粘结强度，可以进一步执行高于软化温度(也就是，约700°C左右(优选地，约500°C至IOO(TC))的加热处理工艺2个小时至4个小时(优选地，约3个小时)。
[0108]此时，Ge-BPSG粘结层800的掺杂物降低了 Ge-BPSG粘结层800的软化温度，以低于或等于约1000°c，从而增强粘结强度。同时，当使用没有掺杂物的纯氧化硅粘结层时，由于软化温度是非常高的，约1400°c，需要高热处理。在这种情况下，芯熔化到第一和第二衬底600和900的内部。因此，不能形成光波电路。
[0109]在另一方面，当粘结第一和第二衬底600和900时,为了防止产生气泡,用于排放气泡的槽(未示出)通过使用切割锯切割表面或干蚀刻穿过第一和第二衬底600和900的粘结部的整个表面来形成。
[0110]图14是示出了相对于根据本发明的实施例制造的1X16光分路器装置中每个芯信道的波长的光分路损失的曲线图。此时，由于1X16光分路器必须将输入光分为16个分支输出光，输入光以2、4、8和16的顺序执行1X2光分支四次。由于以每个1X2光分支中3dB执行光分布，以通道I至16中的每个通道中12dB减少光量。图6的测量结果显示约13dB的平均值的分支损失。
[0111]然而，考虑到输入和输出光波电路和光分路器之间的粘结损失是0.2Db(每0.1dBX输入和输出2)，16通道的通常分支损失是0.4dB (16通道包括4个1X2串联通道；每通道
0.ldBX4=0.4dB), 1.5cm (1X16光分路器的整体长度)的光损失是0.1至0.2dB，这是优良的结果。也就是，由于本发明的衬底粘结，几乎没有粘结界面的光损失。
[0112]图15是用于描述根据本发明的另一实施例的光波电路装置的截面视图。本发明以下的描述将集中在上述实施例的差别。
[0113]参考图15，根据本发明的再一其它实施例的光波电路装置包括第一衬底1000、芯层2000、BPSG粘结层3000和第二衬底4000等。
[0114]根据本发明的再一其它实施例的一个重要特征具有BPSG粘结层3000插入芯层2000的槽的结构。这一特征被构想以确保根据本发明的实施例的制造工艺的可靠性和可重复性，其对于控制L2的深度是非常重要的。优选地，L2被调节以具有小于或等于IOOOnm的深度，更优选地，L2被调节以具有约Onm至200nm的深度。较小的L2的深度显然是有利的。然而，通过将L2维持为小于或等于预定深度来确保处理余量是有利的。也就是，本发明的实施例的一个重要特征在于L2的深度被调节为在衬底的全部部分上小于或等于200nm，通过每个工艺将L2的深度调节为常量。
[0115]本发明的发明人已经发现:如果L2的深度被调节到小于或等于lOOOnm，每个最终制造的光波电路装置的特征差异达到可以忽略的程度。这是因为当光在粘结层的折射率被维持为等于衬底的折射率的情况下被传输时，由于L2的深度差而没有显著的差别。根据本发明的实施例制造的光波电路装置具有L2深度在O至IOOOnm的范围内多元分布，工艺余量被确保的优点。因此，制造工艺的可重复性和可靠性可以被显著改善，所制造的光波电路的产量增加。同时，根据本发明的制造方法，L2的深度通常被调节为小于或等于200nm，更优选地，lOOnm。因此，制造工艺具有高可重复性和可靠性。
[0116]图16至图21是用于描述根据本发明的另一实施例的制造光波电路装置的方法的截面视图。
[0117]参考图16,在完成上述工艺的结构或第一衬底1000上沉积第一蚀刻掩模层1200和第二蚀刻掩模层1300，使用光刻法以刻印形状形成掩模图样，通过使用掩模图样(未示出)蚀刻第一衬底1000来形成用于形成光波电路芯的刻印芯形成槽1100。
[0118]优选地，第二蚀刻掩模层1300主要使用诸如Cr、N1、Cu、W等或者PR的金属掩模，以增加相对于刻印芯形成槽1100蚀刻的掩模的选择性。
[0119]第一蚀刻掩模层1200被用作相对于下面将描述的CMP工艺的抛光选择层，而不是用于蚀刻芯槽的掩模，主要使用氮化硅(SiNx)膜，以增加相对于CMP工艺的抛光选择性。
[0120]参考图17，首先，去除图16的第二蚀刻掩模层1300，使用掺杂有Ge或F的Ge-BPSG或F-BPSG作为材料将光波电路芯填充进刻印芯形成槽1100，以在第一衬底1000上形成芯层 2000。
[0121]在将芯层2000插入刻印芯形成槽1100之后，优选使用CMP工艺，进而执行平坦化第一衬底1000的整个表面的工艺。
[0122]接着，参考图18，芯槽外部的芯层2000被去除，第一蚀刻掩模层1200被抛光。
[0123]然而，由于第一蚀刻模层1200的非常低的抛光率(与氧化硅的抛光率相比)，衬底的抛光速度被快速降低至约几百分之一。因此，容易找到抛光工艺的停止时间。也就是，这起到CMP平坦化工艺中的CMP工艺的停止层的作用。[0124]为了增加抛光的选择性(其是第一蚀刻掩模层1200的CMP工艺的停止层的功能)，理想的是使用氮化硅(SiNx)膜作为第一蚀刻掩模层1200，此时，将添加物添加到氧化铈(CeO2)-基于研磨添加剂作为研磨添加剂。
[0125]接着，参考图19，去除保留在第一衬底1000上的第一蚀刻掩模层1200。在这一工艺中，相对于衬底表面压印或刻印芯层2000的上表面。图8D示出了芯层2000的上表面，其作为示例被压印或刻印。当根据第一掩模层1200的高抛光选择性与氧化硅芯(Ge-BPSG或F-BPSG)相比对芯层进行较少的蚀刻时，可刻印或压印芯层2000的上表面。
[0126]也就是，由于第一蚀刻掩模区域的内部(覆盖有第一蚀刻掩模的芯图样的外部区域)和第一蚀刻掩模区域的外部(其中第一蚀刻掩模被打开的芯图样的内部区域)之间的抛光率差，例如，氮化硅(SiNx)膜和Ge-BPSG或F-BPSG芯之间的抛光率差，芯层2000的上表面具有凸形。凸形使得直接粘结第一和第二衬底困难。因此，进而需要第二衬底平坦化工艺。
[0127]参考图20，在第一衬底1000的整个表面上形成Ge-BPSG或F-BPSG的粘结层3000，第一衬底包括通过使用掺杂Ge或F的Ge-BPSG或F-BPSG作为材料和CVD或FHD处理作为方法填充进刻印芯形成槽1100约Ιμπι至10 μ m的厚度范围的芯层2000。此后，执行第二衬底平坦化工艺。
[0128]第二衬底平坦化工艺是用于直接粘结的平坦化工艺。即使第二衬底平坦化工艺不是绝对必要，没有该工艺，粘结不是容易的。执行平坦化工艺使得粘结层800的表面的凸起具有小于或等于约IOnm的厚度是有利于粘结的。
[0129]根据本发明的其中形成刻印芯的实施例，一个重要特征在于通过第一蚀刻掩模层1200和两个平坦化工艺来调整L2的深度。选择这一工艺以确保在形成刻印芯和直接粘结第一和第二衬底的如上所述的工艺的可重复性和可靠性。
[0130]参考图21，在将预先制备的第二衬底4000对准和装配到平面化的Ge-BPSG粘结层3000的整个表面上之后，通过预定热处理工艺粘结第一和第二衬底1000和4000。
[0131]在本说明书中，为了描述上的简明，将本发明的示范性实施例分类为第一、第二和第三示范性实施例。然而，示范性实施例的相应步骤或功能可与其它示范性实施例的相应步骤或功能结合，以实施本发明的再一其它示范性实施例。
[0132]当参考其特定示范性实施例展示或描述本发明时，本领域技术人员应当理解，可以在形式和细节上进行各种改变，而不脱离所附的权利要求所限定的本发明的精神和范围。
【权利要求】
1.一种光波电路，包括: 第一衬底，具有刻印芯形成槽，其形成在所述第一衬底的上部； 芯层，其形成在所述刻印芯形成槽的内部； 硼磷硅酸盐玻璃(BPSG)粘结层，其形成在包括所述芯层的所述第一衬底上； 第二衬底，其形成在所述BPSG粘结层上。
2.根据权利要求1所述光波电路，其中，所述BPSG粘结层是使用掺杂有锗(Ge)或氟(F)的Ge掺杂BPSG(Ge-BPSG)或F掺杂BPSG(F-BPSG)作为材料形成的层。
3.根据权利要求1所述光波电路，其中，所述芯层是使用掺杂有Ge或F的Ge-BPSG或F-BPSG作为材料形成的层。
4.根据权利要求2所述光波电路，其中，所述BPSG粘结层具有不同于所述芯层的折射率，且被形成为和所述第一衬底具有相同的成分。
5.根据权利要求1所述光波电路，其中，所述BPSG粘结层被插入所述芯层的槽达预定深度。
6.根据权利要求5所述光波电路，其中，所述预定深度是小于或等于lOOOnm。
7.根据权利要求1所述光波电路，其中，所述光波电路是分支光波电路，以及 第一和第二输出光波电路在输出侧横截面中的内侧面之间的间隔在0.2μηι至2.Ομπι的范围中。
8.—种制造光波电路的方法，包括: 在完成预定工艺的第一衬底上形成蚀刻掩模层； 通过将光波电路图样刻印在所述蚀刻掩模层上，形成蚀刻掩模图样； 通过使用所述蚀刻掩模图样作为蚀刻屏障来蚀刻所述第一衬底，以至少一个刻印形状形成光波电路槽； 在所蚀刻的光波电路槽上形成光波电路芯； 平坦化所述第一衬底的表面； 在所述第一衬底和预先制备的第二衬底中的至少一个上形成预定的粘结层；以及 粘结所述第一和第二衬底。
9.根据权利要求8所述的方法，其中，通过干蚀刻或湿蚀刻或其组合蚀刻所述第一衬
。
10.根据权利要求8所述的方法，其中，使用Ge-BPSG或F-BPSG通过火焰水解沉积(FHD)法形成所述粘结层，或者在通过FHD法沉积玻璃颗粒层之后，仅使用火焰对所述玻璃颗粒层的表面加热和固化，而不需要注入沉积基材料。
11.根据权利要求8所述的方法，其中，所述粘结层被形成为具有0.5 μ m至5.0 μ m范围的厚度。
12.根据权利要求8所述的方法，其中，所述第一和第二衬底的粘结进一步包括使用切割锯切割表面或在所述第一和第二衬底上进行干蚀刻，来形成用于排放气泡的槽。
13.—种制造光波电路的方法，包括: 在完成规定工艺的第一衬底上形成第一蚀刻掩模层； 通过使用所述第一蚀刻掩模层有选择地蚀刻所述第一衬底，以至少一个刻印形状形成光波电路槽；在蚀刻的光波电路槽中形成光波电路芯； 使用所述第一蚀刻掩模层作为停止层，平坦化所述第一衬底的表面； 蚀刻所述第一蚀刻掩模层；以及 在包括所述光波电路槽的所述第一衬底的上表面形成粘结层。
14.根据权利要求13所述的方法，进一步包括执行平坦化工艺，以去除所述第一衬底和所述芯的上表面之间的阶差。
15.根据权利要求13所述的方法，进一步包括粘结第二衬底和所述第一衬底。
16.根据权利要求13所述的方法，其中所述粘结层被插入所述芯层的槽达预定深度。
【文档编号】G02B6/00GK103502853SQ201180070692
【公开日】2014年1月8日 申请日期:2011年11月21日 优先权日:2011年3月25日
【发明者】李谞荣, 李亨钟 申请人:李谞荣