显示器及其像素电路的制作方法
【专利摘要】本发明是关于一种显示器及其像素电路。该显示器包含该像素电路以及一驱动电路，该驱动电路用以提供一驱动电压至该像素电路，该像素电路是属于一二数据线一栅极线架构且至少包含二像素电极，此二像素电极属同一像素型态且相邻设置，藉此，本发明的像素电路可有效克服特定显示画面色偏的问题。
【专利说明】显示器及其像素电路
[0001]本发明是一件分案申请，原申请的申请日为:2010年11月24日；原申请号为:201010563656.6 ;原发明创造名称为:显示器及其像素电路。
【技术领域】
[0002]本发明是关于一种显示器及其像素电路。具体而言，本发明是关于一种具有两同属相同像素型态且相临设置的像素电极的显示器及其像素电路。
【背景技术】
[0003]随着液晶显示器不断地朝向大尺寸的显示规格发展，为了克服大尺寸显示下的视角问题，液晶显示面板的广视角技术也必须不停地进步与突破。其中，多域垂直配向式(Mult1-domain Vertical Alignment, MVA)液晶显不面板以及聚合物稳定配向(Polymerstabilized alignment, PSA)液晶显示面板即为现行常见的广视角技术。
[0004]为了改善液晶显示面板中的色偏问题(color washout),已有进阶型多域垂直配向式(Advanced-MVA)液晶显示面板被提出，其主要是将各个像素区分为主显示区域(maindisplay reg1n)即主像素以及子显示区域(sub-display reg1n)即子像素，并通过适当的电路设计以及驱动方法，使同一个像素中的主像素以及子像素分别具有不同跨压，以改善色偏问题。因此，导入了单一像素区具有二数据线(data line)与一扫描线(或称栅极线gate line)或单一像素区具有一数据线与二扫描线的设计，又分别称为2D1G或2G1D结构。以2D1G结构为例，一像素区包括二子像素，分别由不同的数据线所控制。
[0005]此外，请参阅图1，其为一像素电路的示意图，一般而言，上述MVA液晶显示器的像素电极与数据线，通常具有两种不同的电性连接结构:其一为正型(positive ；P)像素电极，另一为负型(negative ；N)像素电极，而此二种像素电极于像素电路中是以PNPNPN或NPNPNP方式交错设置，惟此交错设置方式将容易导致显示特定画面时由像素电路所形成的图像产生色偏的现象，进而影响液晶显示器的显示质量。
[0006]具体而言，图1的R代表像素电极中的红色像素电极、G代表绿色像素电极以及B代表蓝色像素电极，其中白底代表该像素显示亮态，黑底代表该像素显示暗态，由图1中可知，当显示一画面且存在各R、G和B像素电极同时为亮态和同时为暗态时，当数据线以列反转极性(column invers1n)驱动时,会导致色偏情形产生。以图1的像素电极排列方式为例，当显示一棋盘格图案画面时，主像素行A、B及C中，绿色主像素的极性皆为正极。
[0007]详言之，请参考图2，其为共用电极信号被正负极性的数据线信号所拉离原本直流电平的示意图，当数据线信号改变时，像素阵列侧的共用电极电压(VCOM)会被数据线信号(VData)拉扯，造成如图2所示波形。当数据线信号电位上升，VCOM会被往上抬拉，当数据线信号电位下降，VCOM会被向下拉扯。因此当数据线以列反转极性(column invers1n)驱动时，主像素行A、B及C中，绿色主像素的极性皆为正极，红色与蓝色主像素的极性皆为负极，造成VCOM信号往红色(或蓝色)主像素的极性方向拉扯，因此显示上绿色比原本定义的灰阶高，其余两色则比原本定义的灰阶低，前述色偏(偏绿)的现象便因此而产生。此夕卜，当像素电极颜色排列改变时，都会造成不同的色偏现象。
[0008]综上所述，如何有效避免像素电路所形成的图像产生色偏的现象，进而提升液晶显示器的显示质量，并增加此一产业的附加价值，为该领域的业者极需解决的问题。
【发明内容】
[0009]本发明的一目的在于提供一种属于一二数据线一栅极线架构且用于一显示器的像素电路，该显示器包含一驱动电路，与该像素电路呈电性连接并提供一驱动电压至该像素电路，该像素电路可通过像素电极的设置方式，有效改善显示画面色偏的现象。
[0010]为达上述目的，该像素电路包含一数据线组、一第一像素电极以及一第二像素电极。数据线组与该驱动电路呈电性连接，并包含一第一主像素数据线、一第一子像素数据线、一第二主像素数据线以及一第二子像素数据线。第一像素电极包含分别位于相邻两行的一第一主像素及一第一子像素，该第一主像素是与该第一主像素数据线呈电性连接，且于呈现该导通状态时，通过该第一主像素数据线接收该驱动电压，该第一子像素是与该第一子像素数据线呈电性连接，且于呈现该导通状态时，通过该第一子像素数据线接收该驱动电压。第二像素电极与该第一像素电极同属于像素型态且相邻该第一像素电极设置，并包含分别位于相邻两行的一第二主像素及一第二子像素，该第二主像素是与该第二主像素数据线呈电性连接，且于呈现该导通状态时，通过该第二主像素数据线接收该驱动电压，该第二子像素是与该第二子像素数据线呈电性连接，且于呈现该导通状态时，通过该第二子像素数据线接收该驱动电压。其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该像素电路包含阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。
[0011]另，为达上述目的，该显示器包含多个像素电极、一第一极性数据线以及一第二极性数据线，该第一极性数据线电性连接至每一该些像素电极，该第二极性数据线电性连接至每一该些像素电极，其中，在该多个像素电极中，第一像素电极的分别位于相邻两行的主像素和子像素分别电性连接至该第一极性数据线和该第二极性数据线，与该第一像素电极相邻的第二像素电极的分别位于相邻两行的主像素和子像素分别电性连接至该第一极性数据线和该第二极性数据线。其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该多个像素电极形成阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。
[0012]综上所述，本发明将属于同一像素型态的两像素电极相临设置，藉此，将可有效抑制于驱动电压的波形转换时共用电极信号被往同一极性方向拉扯，使显示上红、绿、蓝三色可符合原本定义的灰阶，此将有助于改善特定显示画面色偏的现象，并增加此一产业的附加价值。
[0013]在参阅图式及随后描述的实施方式后，本领域技术人员便可了解本发明的其它目的，以及本发明的技术手段及实施态样。
【专利附图】
【附图说明】
[0014]图1为已知像素电路的示意图；
[0015]图2为已知像素电路的信号波形图；
[0016]图3为本发明第一实施例的示意图；以及
[0017]图4为第一实施例的像素电路的示意图。
[0018][主要元件标号说明]
[0019]1:显示器11:像素电路
[0020]111:第一像素电极111a:第一主像素
[0021]111b:第一子像素113:第二像素电极
[0022]113a:第二主像素113b:第二子像素
[0023]115:第三像素电极115a:第三主像素
[0024]115b:第三子像素117:第四像素电极
[0025]117a:第四主像素117b:第四子像素
[0026]119a:第一主像素数据线119b:第一子像素数据线
[0027]119c:第二主像素数据线119d:第二子像素数据线
[0028]119f:第三主像素数据线119e:第三子像素数据线
[0029]119h:第四主像素数据线119g:第四子像素数据线
[0030]1191:栅极线组13:驱动电路
[0031]A、B、C:主像素行N:负型像素电极
[0032]P:正型像素电极
【具体实施方式】
[0033]以下将通过实施例来解释本发明的内容，本发明的实施例并非用以限制本发明须在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。须说明者，以下实施例及图式中，与本发明非直接相关的元件已省略而未绘示，且图式中各元件间的尺寸关系仅为求容易了解，非用以限制实际比例。
[0034]本发明的第一实施例如图3所示，其为一显示器1的示意图，由图3中可知，显示器1包含一像素电路11以及一驱动电路13，像素电路11属于一二数据线一栅极线(twodata lines one gate line ;2D1G)架构且与驱动电路13呈电性连接，驱动电路13用以提供一驱动电压至像素电路11，俾其可因应驱动电压显示。
[0035]具体而言，本实施例的像素电路11包含一数据线组、一栅极线组1191、一第一像素电极111、一第二像素电极113、一第三像素电极115以及一第四像素电极117，栅极线组119?分别与第一像素电极111、第二像素电极113、第三像素电极115以及第四像素电极117呈电性连接，以控制该些像素电极的导通状态。需注意者，像素电路11包含像素电极的数目可视实际使用情况做增减，本领域技术人员可根据本实施例的说明轻易了解如何于其它数目的像素电极实现本发明，在此不加赘述。
[0036]再者，该数据线组分别与驱动电路13、第一像素电极111、第二像素电极113、第三像素电极115以及第四像素电极117呈电性连接，俾第一像素电极111、第二像素电极113、第三像素电极115以及第四像素电极117呈导通状态时，可通过该数据线组接收该驱动电压。
[0037]为避免像素电路11所形成的图像产生色偏的现象，本实施例将第一像素电极111、第二像素电极113、第三像素电极115以及第四像素电极117作了如下的设置。本实施例的第一像素电极111与第二像素电极113同属一像素型态(例如正型像素型态)，且如图3所示紧邻第二像素电极113设置。此外，本实施例的第三像素电极115以及第四像素电极117亦同属一像素型态(例如负型像素型态)，且如图3所示，第三像素电极115相对于第一像素电极111且相邻第二像素电极113设置，第四像素电极117相对于第二像素电极113且相邻第三像素电极115设置。
[0038]需注意者，于本发明中，第三像素电极115以及第四像素电极117可为正型像素型态与负型像素型态其中之一，但必与第一像素电极111与第二像素电极113所属的像素型态不同。更具体来说，当第一像素电极111与第二像素电极113为正型像素型态时，第三像素电极115以及第四像素电极117必为负型像素型态，当第一像素电极111与第二像素电极113为负型像素型态时，第三像素电极115以及第四像素电极117必为正型像素型态。
[0039]再由图3中可知，第一像素电极111包含一第一主像素Illa及一第一子像素Illb ;第二像素电极113包含一第二主像素113a及一第二子像素113b ;第三像素电极115包含一第三主像素115a及一第三子像素115b ;第四像素电极117包含一第四主像素117a及一第四子像素117b。数据线组包含一第一主像素数据线119a、一第一子像素数据线11%、一第二主像素数据线119c、一第二子像素数据线119d、一第三主像素数据线119f、一第三子像素数据线119e、一第四主像素数据线119h以及一第四子像素数据线119g。
[0040]第一主像素Illa与第一主像素数据线119a呈电性连接，第一子像素Illb与第一子像素数据线11%呈电性连接，第二主像素113a与第二主像素数据线119c呈电性连接，第二子像素113b与第二子像素数据线119d呈电性连接，第三主像素115a与第三主像素数据线119f呈电性连接，第三子像素115b与第三子像素数据线119e呈电性连接，第四主像素117a与第四主像素数据线119h呈电性连接，第四子像素117b与第四子像素数据线119g呈电性连接。
[0041 ] 再由图3可知，第一子像素数据线119b是紧邻第二主像素数据线119c设置，第二子像素数据线119d是紧邻第三子像素数据线119e设置，第主子像素数据线119f是紧邻第四子像素数据线119g设置。通过前述配置，该些主像素以及该些子像素可分别通过前所连接的数据线，接收驱动电路13所提供的驱动电压，以根据驱动电压动作。
[0042]再由电路布局的角度来看，第一主像素数据线119a、第二主像素数据线119c、第三子像素数据线119e及第四子像素数据线119f可视为一第一极性数据线，第一子像素数据线11%、第二子像素数据线119d、第三主像素数据线119f及第四主像素数据线119h可视为一第二极性数据线，为有效改善显示画面色偏的现象，驱动电路13将会通过该第一极性数据线以及该第二极性数据，提供极性相异的驱动电压至每一主像素及子像素。
[0043]具体而言，于通过该第一极性数据线传送一正极驱动电压至主像素111a、主像素113a、子像素115b及子像素117b时，驱动电路13通过该第二极性数据线传送一负极驱动电压至子像素111b、子像素113b、主像素115a以及主像素117a，通过以一极性驱动的方式，像素电路的主像素及子像素将呈现如图4所示的极性。
[0044]请参阅图4，其为像素电路的示意图，于图4中，R代表像素电极中的红色像素电极、G代表绿色像素电极以及B代表蓝色像素电极，其中白底代表该像素显示亮态，黑底代表该像素显示暗态，由图4中可知，通过本实施例将属于同一像素型态的像素电极相临设置以及提供相异极性驱动电压的方式，主像素行A、B及C的绿色主像素的极性将有正有负，且必有相临的主像素具相同极性，而非如已知技术主像素行A、B及C的绿色主像素的极性全都为正，且相临的主像素必具备不同极性。藉此，于数据转换时，数据的波形将可正负相互抵消，以有效消除显示画面偏绿的现象。
[0045]换言之，以图3的电路布局观之，像素电路11所包含的像素电极中，至少有二个相邻像素电极的主像素分别电性连接至第一极性数据线，且至少有二个相邻像素电极的子像素分别电性连接至第二极性数据线，该些像素电极中的至少二相邻像素电极的主像素与子像素电极，分别电性连接至该第二极性数据线与该第一极性数据线，通过此一电路配置方式，将可有效消除显示画面色偏的现象。
[0046]综上所述，本发明将属于同一像素型态的两像素电极相临设置，藉此，将可有效避免于驱动电压的波形转换时VCOM信号被往红色(或蓝色)主像素的极性方向拉扯，使显示上红、绿、蓝三色可符合原本定义的灰阶，此将有助于改善显示画面色偏的现象，并增加此一产业的附加价值。
[0047]上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何本领域技术人员可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以权利要求范围为准。
【权利要求】
1.一种显示器的像素电路，该像素电路属于二数据线一栅极线架构，该显示器包含驱动电路，与该像素电路呈电性连接并提供一驱动电压至该像素电路，该像素电路包含: 数据线组，与该驱动电路呈电性连接，并包含一第一主像素数据线、一第一子像素数据线、一第二主像素数据线以及一第二子像素数据线； 第一像素电极，包含分别位于相邻两行的一第一主像素及一第一子像素，该第一主像素是与该第一主像素数据线呈电性连接，且于呈现该导通状态时，通过该第一主像素数据线接收该驱动电压，该第一子像素是与该第一子像素数据线呈电性连接，且于呈现该导通状态时，通过该第一子像素数据线接收该驱动电压； 第二像素电极，与该第一像素电极同属于像素型态且相邻该第一像素电极设置，并包含分别位于相邻两行的一第二主像素及一第二子像素，该第二主像素是与该第二主像素数据线呈电性连接，且于呈现该导通状态时，通过该第二主像素数据线接收该驱动电压，该第二子像素是与该第二子像素数据线呈电性连接，且于呈现该导通状态时，通过该第二子像素数据线接收该驱动电压； 其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该像素电路包含阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。
2.根据权利要求1所述的像素电路，其中该第一子像素数据线紧邻第二主像素数据线设置。
3.根据权利要求1所述的像素电路，还包含栅极线组，与该第一像素电极以及该第二像素电极呈电性连接，且用以分别控制该第一像素电极以及该第二像素电极的导通状态。
4.一种显不器，包含: 多个像素电极，每一该多个像素电极包含主像素与子像素； 第一极性数据线，电性连接至每一该多个像素电极；以及 第二极性数据线，电性连接至每一该多个像素电极； 其中，在该多个像素电极中，第一像素电极的分别位于相邻两行的主像素和子像素分别电性连接至该第一极性数据线和该第二极性数据线，与该第一像素电极相邻的第二像素电极的分别位于相邻两行的主像素和子像素分别电性连接至该第一极性数据线和该第二极性数据线； 其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该多个像素电极形成阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。
5.根据权利要求4所述的显示器，还包含驱动电路，电性连接至该第一极性数据线以及该第二极性数据，且用以提供极性相异的驱动电压至该第一极性数据线以及该第二极性数据。
【文档编号】G02F1/1362GK104391409SQ201410709463
【公开日】2015年3月4日 申请日期:2010年11月24日 优先权日:2010年11月24日
【发明者】唐隆绫, 黄韦凯 申请人:友达光电股份有限公司