专利名称：液晶驱动电路的制作方法
技术领域：
本发明涉及一种用于向液晶显示屏输出液晶驱动电压的液晶驱动电路。尤其涉及的是带有电容器阵列型模-数转换电路的液晶驱动电路。
近年来，随着计算机的尺寸规格日趋减小，以低电压、重量轻和薄型为特点的薄膜晶体管液晶显示屏用显示装置取代CRT(阴极射线管)而令人瞩目。参考
图1，这里表示了一种驱动具有上述特点的薄膜晶体管液晶显示屏的液晶驱动电路。液晶驱动电路100在锁存电路(这里指LAT)80处保存有经数据缓冲电路(这里指DBF)70传送来的显示数据并一次将显示数据保持在数字信号状态，从而恰好在液晶显示屏200之前数字处理就由数-模转换电路(这里指DAC)90执行了。
DAC 90有两种类型，一种是其框图示于图2的电阻串型DAC(以下称R-DAC)，另一种是其框图显示于图3的电容器阵列型DAC(以下称C-DAC)。参考图2，R-DAC 90由电阻91和开关组92组成，因而允许由输入数字数据决定的开关组92中的一个开关为闭合就可获取所需的模拟电压值。在应用R-DAC的液晶驱动电路中，由DBF分开的数字数据一次连续地输入锁存器组81。在执行从锁存组81向下一级的R-DAC进行的数据传送之前，数据就被输入到锁存器组81的整个LAT。在R-DAC 90R内的开关组92选择一个响应于输入数字数据的相应开关，从而将之通过以转换阻抗为目的的运算放大器93输出。
另一方面，参考图3，C-DAC 90C由经加权的电容器组94和运算放大器95组成。C-DAC 90C利用电容器组94上积累电荷的再分配和运算放大器95的特性获得所需电压值。在如上构造的C-DAC 90C方式的液晶驱动电路中，从锁存器组81向下一级的数据传送操作与前面叙述的R-DAC方式的液晶驱动电路中相同。然后，从锁存器组81向下一级传送的数据被分割成高阶位数据和低阶位数据，而高阶位数据输入到多路复用器电路(这里指MUX)96。MUX 96允许从多个响应于输入的高阶位数据而从外部输入的γ校正电压值97中选出相邻的两个电压值以执行向下一级的C-DAC 90C数据传送。这里，如果例如γ校正电压值以从小到大顺序为V0-V9，被MUX 96选择的相邻两电压值则指电压值如V3和V4，或V5和V6。另一方面，低阶位数据输入到C-DAC内的控制电路(这里指CONT)98。CONT 98是一个用来操作开关组以响应在C-DAC内的数字数据产生模拟电压的电路。包括CONT 98的C-DAC 90C允许从MUX输入的两相邻电压值之间被平均分割，从而只输出一个值。例如，如果C-DAC 90C是5位的C-DAC，允许被MUX选择的两个电压值之间被平均分割为32个等分段，参考被输入CONT 98的5位数据，在等分为32的各段电压值中选择一个电压值通过运算放大器95输出。
图4详细表示了图3中的C-DAC。参考图4，其中的C-DAC是由2个高阶位和3个低阶位组成的5位的C-DAC。图中的开关由来自CONT 98的信号执行开关操作。5位C-DAC的操作是在数据保持执行之前进行数据取样。例如，在正极输出的情况下，在取样期间，SW6、SW7和SW8杆(Bar)为闭合状态。在2个高阶位或3个低阶位的开关由前一级输入到CONT 98的数据决定，从而其中之一为闭合状态。
然后，在数据保持状态，SW6和SW7变为断开，SW8为闭合状态。在2个高阶位或3个低阶位的开关由前一级预先输入到CONT 98的数据决定，从而其中之一为闭合状态。
在负极的情况下，在取样期间，SW6、SW7和SW8杆为闭合状态。在2个高阶位或3个低阶位的开关由前一级输入的到CONT 98的数据决定，从而其中之一为闭合状态。
然后，在数据保持状态，SW6和SW7变为断开，SW8为闭合状态。而且在2个高阶位或3个低阶位的开关由前一级输入的到CON T98的数据决定，从而其中之一为闭合状态。
根据上述操作，5位C-DAC的输出电压Vout由下面两个代表极性转变期间电压输出的公式表示Vout＝2Vref-Vin2-(Vin1-Vin2)×α/32Vout＝Vin2+(Vin1-Vin2)×α/32其中α＝0，2，3，…，31这里，Vref是为了执行C-DAC内的运算而从外部输入的参考电压。α由输入CONT 98的数据决定。即，当数据为“00000”时，α＝0，当数据为“11111”时，α＝31。
这里为有助于理解本发明，根据液晶的特性进行描述。一般来讲，液晶显示屏的驱动电路必须执行AC驱动(反相极性输出驱动)来改变每帧的输出极性以防止液晶的离子化现象。即，AC驱动是与液晶一侧的参考电压相关的一种驱动方法，其第一帧相对于液晶侧参考电压是正极的象素在下一帧的相对于参考电压的负极上产生。因而，液晶驱动电路，当其代表例如256灰度时，实际上其必须能通过对正极和负极增加灰度产生512个灰度。即，需要在256灰度的R-DAC液晶驱动电路中准备512个选择开关。
另一方面，在C-DAC方式的液晶驱动电路情况下，如上所述，它能通过改变开关组的开关操作很容易执行相反的极性输出，因此，不必要增加开关数目或单元电容来增加灰度。即，不必增加电路来满足其特点为反相极性驱动的液晶驱动的输出需要。这种构造的C-DAC的示例在日本特许公开NO.平8-027075或NO.平9-168824中公开。前者公开了液晶图象信号控制方法及控制电路。后者公开了切换电容器型DA转换电路及其控制方法和LCD驱动控制电路及LCD驱动控制方法。
更进一步，液晶还有因为与施加电压相关的光的透射率不固定而导致存在特定的γ曲线的另一特点。正是这一原因，在液晶驱动电路中，必须执行γ校正以调整γ曲线。γ曲线的特点是曲线形状取决于施加于液晶电压而有所不同。光的透射率在响应于液晶一侧的参考电压而使应用电压为高或低的部分突然变化，但是，光的透射率在应用电压的中间区域变化相对不活跃。
图2所示的R-DAC方式液晶驱动电路的特点是能通过分割电阻91调整液晶显示屏的γ曲线而重放真实色彩。然而，必须准备灰度数目个数的选择开关。例如，为重放256个灰度，在8位的液晶驱动电路中，必须准备包括用于极性转变的帧变化开关在内的512个开关。正是这一原因，电路面积随灰度的增加而增加成为重要的问题。
另一方面，图3所示的应用C-DAC的液晶驱动电路的特点是能使正常情况下所需单元电容数目通过进一步分割在中间部分的一些位数的C-DAC 90C而减少。在图3和4中示出的C-DAC 90C是5位的C-DAC。正常情况下，对5位的C-DAC需要64个单元电容，但如图中所示，通过将5位的C-DAC分割成2个高阶位和3个低阶位能使单元电容数目减为16。既然作为C-DAC的特点，它能通过改变其中的驱动方式在每帧中被执行极性反向的操作，它就可能在不增加面积执行反极性输出。
因而，根据应用C-DAC的液晶驱动电路，它能在增加位数时抑制面积增加。但在传统的C-DAC中，它能根据某预定参数将MUX 96选择的外部输入中的γ校正电压值97分割成唯一的等分段。例如，在8位正常液晶驱动电路，由MUX 96选择的两个电压值之间被5位的C-DAC平均分割为32等分段。但是由于等分段总是跟随特定的参数(本例为32等分段)，就很难调整液晶的γ曲线。为把输出调整到液晶γ曲线，一方面必须在应用电压中心处获得直线状输出，另一方面必须在高电压和低电压的部分获得曲线状的输出。
即，在应用R-DAC的驱动电路中，随位数增加面积增加成为一个问题，而在应用C-DAC的驱动电路中，因γ校正困难而不利于色彩重放。
鉴于前面所述，本发明的一个目的是解决上述问题以提供一种液晶驱动电路使C-DAC的输出更进一步接近使用C-DAC的液晶驱动电路中液晶显示屏的γ曲线。
根据发明的第一方面，为达到上述目的，这里给出了一种液晶驱动电路，其带有一个电容阵列型数-模转换电路以从与要显示的N位输入数据的高阶P位一致的外部输入的多个γ校正电压值中选择相邻的电压，并且数-模转换电路从N位的输入数据中通过均分2个γ校正电压区间为对应于保留下来的要显示的输入数据的低阶位的相应数量而产生2N个电压，从而以液晶驱动电压方式输出2N个电压之一，液晶驱动电路包括一个位转换电路根据要显示的输入数据的位数将位数放大为大于N位的F位，因此将原来选择的2个γ校正电压平均分割成比2N-P大的2F-P等分段。
根据发明的第二方面，提供了一种液晶驱动电路，包括数据缓冲电路，其为N位的并带有N个输入端子和N个输出端子以执行要显示的N位输入数据的传送，输入数据被输入到朝向与输出端子连接的下一级的电路的输入端子，位转换电路，其带有N位的输入端子和N位的输出端子，用来在与数据缓冲电路的输出端子连接时根据数据缓冲电路输出的N位数据的位数进行将N位数据的位数放大为比N位大的F位操作，数据锁存电路，其带有F位输入端子和F位输出端子以在与位转换电路的输出端子连接时保持位转换电路输出的F位数据，多路复用器，其既与数据锁存电路的输出位中的高阶P位连接又与外部的γ校正电源装置相连，该装置输出大量γ校正电压以根据γ校正电源装置在参考从数据锁存电路传送来的高阶P位数据而输出的多个γ校正电压的电压值选择两个相邻电压，以将原来选择的模拟电压传送到下一级，和G位的电容器阵列型数-模转换电路，将两个来自多路复用器的模拟电压信号和由数据锁存电路输出的F位输出中的低阶G位数据(G＝F-P)作为输入，响应依据数据锁存电路的输入数据平均分割的电压值中的输入数据将从多路复用器电路输出的两个模拟电压信号平均分割以输出液晶驱动电压值，其中G＝F-P＞N-P的关系成立，因而使多路复用器电路选择的2个γ校正电压平均分割成的数量大于2N-P。
如上所述，根据本发明使电路的位数增加。传统C-DAC方式的液晶驱动电路通过参考特定参数仅进行平均分段来输出。例如，当要显示的数据为8位时，这8位先被分割成高阶的3位和低阶的5位。采用5位C-DAC参考高阶的3位把由MUX 96选择的来自外部的2个γ校正电压平均分割成32等分段。即，传统C-DAC方式的液晶驱动电路能输出唯一的32个均分段。本发明的液晶驱动电路提供有位转换电路将上面显示的数据位数从8位放大为9位。位转换电路能使低阶位的数目增加，从分割成5位增加为分割成6位，因而将显示数据分割成高阶3位和低阶6位，从而使γ校正电压的最大分段数目从传统的32提高为64。液晶驱动电路使C-DAC的输出电压在从8、16、32和64等分段中选择分段数目时接近于液晶显示屏的理想的γ曲线。
本发明上述和进一步的目的及其新颖特点将结合附图从下面的具体描述中得到更充分理解。但应该理解附图只是为了解释而并非是对发明的范围的限定。
图1是表示了传统的液晶驱动电路的一般构造框图。
图2是R-DAC方式的液晶驱动电路的构造框图。
图3是传统的C-DAC方式的液晶驱动电路的构造框图。
图4是C-DAC的详细电路图。
图5是根据本发明第一实施例的液晶驱动电路的构造框图。
图6表示了第一实施例中显示数据为8位时的框图。
图7是根据本发明第二实施例的液晶驱动电路的构造框图。
图8示出了对应于图6中将V0-V1均分成16等分段和将V1到V2等分成16等分段时8位向9位的转换表。
图9示出了对应于图6中将V2-V3均分成32等分段时8位向9位的转换表。
图10示出了对应于图6中将V3-V4均分成64等分段时8位向9位的转换表。
图11示出了对应于图6中将V4-V5均分成64等分段时8位向9位的转换表。
图12示出了对应于图6中将V5-V6均分成32等分段时8位向9位的转换表。
图13示出了对应于图6中将V6-V7均分成16等分段和将V7到V8等分成16等分段时8位向9位的转换表。
图14示出了将V0-V1均分成32等分段时8位向9位的转换表。
图15示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图16示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图17示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图18示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图19示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图20示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图21示出了将V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分别均分成32等分段时8位向9位的转换表。
图22示出了将V0-V1均分成16等分段时8位向9位的转换表。
图23示出了将V1-V2均分成32等分段时8位向9位的转换表。
图24示出了将V2-V3均分成32等分段时8位向9位的转换表。
图25示出了将V2-V3均分成64等分段时8位向9位的转换表。
图26示出了将V4-V5均分成32等分段时8位向9位的转换表。
图27示出了将V5-V6均分成32等分段时8位向9位的转换表。
图28示出了将V6-V7均分成32等分段时8位向9位的转换表。
图29示出了将V7-V8均分成16等分段时8位向9位的转换表。
现在根据附图详细描述本发明的优选实施例。图5是根据本发明第一实施例的液晶驱动电路的构造框图。参考图5，N位数据缓冲电路1提供有N位的输入端子和N位的输出端子，从而将N位的输入数据向下一级的位转换电路2传送。
位转换电路2提供有N位的输入端子和与数据缓冲电路1的输出端子连接的F位的输出端子(仅有F＞N)，从而位转换电路2在偶尔需要时引起N位数据的输入位数向F位数据的位数放大。
数据锁存电路3提供有F位的输入端子和与位转换电路2的输出端子连接的F位的输出端子，因而保持F位的输入数据。
多路复用器电路4与F位数据锁存电路3的输出数据的高阶P位数据和输出X个电压值的外部输入γ校正电源(未示出)连接。多路复用器电路4参考从数据锁存电路3传来的高阶P位数据从外部输入γ校正电源输出的X个电压值中选择相邻的两个电压值，从而把原来选择的模拟电压值传送到下一级。
数字-模拟转换电路5是G位的电容器阵列型转换电路。这里可获取从多路复用器电路4输出的两个模拟电压信号和由数据锁存电路3输出的F位输出的低阶G(G＝F-P)位数据。数字-模拟转换电路5把从多路复用器电路4输出的两个模拟电压信号平均分段，从而响应于基于数据锁存电路3的输入数据被平均分段的电压值输入数据输出液晶驱动电压值。
此后，将描述本实施例的操作。一般来说，N位C-DAC的输出电压Vout以下面两个公式表示。下面两公式是在极性转变期间的输出电压Vout＝2Vref-V0-(V1-V0)×α/nVout＝V0+(V1-V0)×α/n(α＝0、1、2、3……、n-1，n＝2N)这里，Vref为外部输入的参考电压，以执行C-DAC内部的计算。V0、V1是外部输入的γ校正电压。例如，在C-DAC为5位时，Vout以下面公式表示Vout＝2Vref-V0-(V1-V0)×α/32Vout＝V0+(V1-V0)×α/32(α＝0、1、2、3……31)因此，依上面的公式，在C-DAC为5位情况下，可以理解以Vref为参考电压可允许V0-V1之间电压差被平均分割成32等分段。
一般地，在256灰度(8位精度)的液晶驱动电路中，根据外部输入的γ校正电压应准备V0-V8共9个电压值。5位的C-DAC把V0-V1之间平均分为32等分段，V1-V2之间平均分为32等分段，V2-V3之间平均分为32等分段，V3-V4之间平均分为32等分段，V4-V5之间平均分为32等分段，V5-V6之间平均分为32等分段，V6-V7之间平均分为32等分段，V7-V8之间平均分为32等分段，最后把外部的γ校正电压V0-V8以32×8的形式平均分为256等分段实现256灰度。
在本实施例中，举例而言，C-DAC导致V0-V1之间被分为16等分段，V1-V2之间被分为16等分段，V2-V3之间被分为32等分段，V3-V4之间被分为64等分段，V4-V5之间被分为64等分段，V5-V6之间被分为32等分段，V6-V7之间被分为16等分段，V7-V8之间被分为16等分段，结果C-DAC使V0-V8之间总共被分成256个等分段。即，它允许原来输出的256灰度电压通过在9个γ校正电压V0-V8中变化2个相邻电压的分段数目来接近液晶的γ曲线。
为实现上述的分割方法，有必要进行如表1(图8)至表6(图13)所示的由N位F位转换电路2执行的位数放大。更进一步讲，对如下描述进行了简化，图6框图中的具体数值根据在本实施例实现256灰度的假设来取代，这里由8位转变成9位，从而9位的分段分为3个高阶位和6个低阶位。参考图6和表1-6，表1(图8)表示的是对应于图6的当V0-V1和V1-V2之间均被平均分割为16等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“0000”时，把“000”输入多路复用器电路4，当高阶4位为“0001”时，把“001”输入给多路复用器电路4。
接着将叙述为输入到数-模转换电路5而生成低阶6位的方法。在16等分段的情况下，当等分段为16等分段时，低阶6位中的低阶2位取“00”是合适的。因此用8位输入的低阶4位以原有形式作为低阶6位的高阶4位，并且再在低阶2位加上“00”以向数-模转换电路5输入。
表2(图9)对应于图6表示的是当V2-V3之间被平均分割为32等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“0010”和“0011”时，输入多路复用器电路4的是“010”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为32等分段时，低阶6位中的低阶1位为“0”是恰当的。因此，把8位输入的低阶5位按原来的形式作为低阶6位的高阶5位，而且向其中的低阶1位加“0”从而输入给数-模转换电路5。
表3A(图10A)和表3B(图10B)表示的是当V3-V4之间被平均分割为64等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“0100”、“0101”、“0110”和“0111”时，输入多路复用器电路4的是“011”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为64等分段时，以原来的形式把低阶6位输入给数-模转换电路5。
表4A(图11A)和表4B(图11B)表示的是当V4-V5之间被平均分割为64等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“1000”、“1001”、“1010”和“1011”时，输入多路复用器电路4的是“100”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为64等分段时，以原来的形式把低阶6位输入给数-模转换电路5。
表5(图12)对应于图6表示的是当V5-V6之间被平均分割为32等分段时8位向9位的转变方法。
判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“1100”或“1101”时，输入多路复用器电路4的是“101”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为32等分段时，低阶6位中的低阶1位为“0”是恰当的。因此，把8位输入的低阶5位按原来的形式作为低阶6位的高阶5位，而且向其中的低阶1位加“0”从而输入给数-模转换电路5。
表6(图13)表示的是对应于图6的当V6-V7和V7-V8之间均被平均分割为16等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“1110”时，把“110”输入多路复用器电路4，当高阶4位为“1111”时，把“111”输入给多路复用器电路4。
接着将叙述生成低阶6位以输入到数-模转换电路5的方法。在16等分段的情况下，当等分段为16等分段时，低阶6位中的低阶2位取“00”是合适的。因此用8位输入的低阶4位以原有形式作为低阶6位的高阶4位，并且将其再在低阶2位加上“00”以向数-模转换电路5输入。
当执行上述的分割过程时，有必要准备6位的C-DAC，因为V3-V4之间和V4-V5之间有64个等分段。即在传统8位液晶驱动电路中，用5位的C-DAC，而在本实施例中需准备位数放大为6的C-DAC。6位C-DAC的输出电压以下面公式表示Vout＝2Vref-Vm-(Vm+1-Vm)×α/64Vout＝Vm+(Vm+1-Vm)×α/64(α＝0、1、2、3……63m＝0、1、2、3……7)该公式表示两个电压之间被平均分割成64等分段。在本实施例中，因为V0-V1之间被平均分割成16等分段，α值可取0，4，8…。因为V2-V3和V5-V6之间均被平均分割成32等分段，α值可取0，2，4，6，8…。
接着叙述本发明的第二实施例。图7是根据本发明第二实施例的液晶驱动电路的构造框图。本实施例的N位-F位转换电路20因为带有多个与第一实施例中相同的N位-F位转换电路(参考图5)而不同于第一实施例。第一位转换电路21、第二位转换电路22、第三位转换电路23、第四位转换电路24等等的各个位转换电路的输出数据格式各不相同。朝向下一级的锁存电路3，外部选择信号使大量N位-F位转换电路之一被选中以根据外部的选择信号进行数据输入。正是这一原因，输入锁存电路3的数据格式能从许多种带有各自不同特性的输出数据中被选出。
在本实施例中，有许多种位数转换电路。256灰度可以这样的方式构成C-DAC依据外部输入的选择信号将V0-V1之间分为32等分段，V1-V2之间分为32等分段，V2-V3之间分为32等分段，V3-V4之间分为32等分段，V4-V5之间分为32等分段，V5-V6之间分为32等分段，V6-V7之间分为32等分段，V7-V8之间分为32等分段。而且，256灰度可以这样的方式构成C-DAC依据外部输入的选择信号将V0-V1之间分为16等分段，V1-V2之间分为16等分段，V2-V3之间分为32等分段，V3-V4之间分为64等分段，V4-V5之间分为64等分段，V5-V6之间分为32等分段，V6-V7之间分为16等分段，V7-V8之间分为16等分段。另外256灰度还可以这样的方式构成C-DAC依据外部输入的选择信号将V0-V1之间分为16等分段，V1-V2之间分为32等分段，V2-V3之间分为32等分段，V3-V4之间分为64等分段，V4-V5之间分为32等分段，V5-V6之间分为32等分段，V6-V7之间分为32等分段，V7-V8之间分为16等分段。
为实现上述的分割方法，有必要进行如表1(图8)至表22(图29)所示的由N位-F位转换电路20执行的位数放大。
首先表7(图14)到表14(图21)表示将V0-V1之间分为32等分段，V1-V2之间分为32等分段，V2-V3之间分为32等分段，V3-V4之间分为32等分段，V4-V5之间分为32等分段，V5-V6之间分为32等分段，V6-V7之间分为32等分段，V7-V8之间分为32等分段。
表7(图14)表示的是当V0-V1之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为32等分段时，低阶6位中的低阶1位为“0”是恰当的。因此，把8位输入的低阶5位按原来的形式作为低阶6位的高阶5位，而且向其中的低阶1位加“0”从而输入给数-模转换电路5。
表8(图15)表示的是当V1-V2之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
表9(图16)表示的是当V2-V3之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
表10(图17)表示的是当V3-V4之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
表11(图18)表示的是当V4-V5之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
表12(图19)表示的是当V5-V6之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
表13(图20)表示的是当V6-V7之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
表14(图21)表示的是当V7-V8之间被平均分割为32等分段时8位向9位的转变方法。从8位输入的高阶3位判断高阶3位以输入多路复用器电路4，从而以原来形式用作低阶6位中的高阶4位。
而后，表1(图8)至表6(图13)表示将V0-V1之间分为16等分段，V1-V2之间分为16等分段，V2-V3之间分为32等分段，V3-V4之间分为64等分段，V4-V5之间分为64等分段，V5-V6之间分为32等分段，V6-V7之间分为16等分段，V7-V8之间分为16等分段。
这种情况的转换方法示于表1(图8)至表6(图13)。表1(图8)表示的是当V0-V1和V1-V2之间均被平均分割为16等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位输入多路复用器电路4。当高阶4位为“0000”时，把“000”输入多路复用器电路4，当高阶4位为“0001”时，把“001”输入给多路复用器电路4。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在16等分段的情况下，当等分段为16等分段时，低阶6中的低阶2位取“00”是合适的。因此用8位输入的低阶4位以原有形式作为低阶6位的高阶4位，并且将其再在低阶2位加上“00”以向数-模转换电路5输入。
表2(图9)表示的是当V2-V3之间被平均分割为32等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“0010”和“0011”时，输入多路复用器电路4的是“010”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为32等分段时，低阶6位中的低阶1位为“0”是恰当的。因此，把8位输入的低阶5位按原来的形式作为低阶6位的高阶5位，而且向其中的低阶1位加“0”从而输入给数-模转换电路5。
表3A(图10A)和表3B(图10B)表示的是当V3-V4之间被平均分割为64等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“0100”、“0101”、“0110”和“0111”时，输入多路复用器电路4的是“011”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为64等分段时，以原来的形式把低阶6位输入给数-模转换电路5。
表4A(图11A)和表4B(图11B)表示的是当V4-V5之间被平均分割为64等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“1000”、“1001”、“1010”和“1011”时，输入多路复用器电路4的是“100”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为64等分段时，以原来的形式把低阶6位输入给数-模转换电路5。
表5(图12)表示的是当V5-V6之间被平均分割为32等分段时8位向9位的转变方法。
判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“1100”和“1101”时，输入多路复用器电路4的是“101”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。当等分段为32等分段时，低阶6位中的低阶1位为“0”是恰当的。因此，把8位输入的低阶5位按原来的形式作为低阶6位的高阶5位，而且向其中的低阶1位加“0”从而输入给数-模转换电路5。
表6(图13)表示的是当V6-V7和V7-V8之间均被平均分割为16等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位向多路复用器电路4输入。当高阶4位为“1110”时，把“110”输入多路复用器电路4，当高阶4位为“1111”时，把“111”输入给多路复用器电路4。
接着将叙述生成低阶6位以输入到数-模转换电路5的方法。在16等分段的情况下，当等分段为16等分段时，低阶6位中的低阶2位取“00”是合适的。因此用8位输入的低阶4位以原有形式作为低阶6位的高阶4位，并且将其再在低阶2位加上“00”以向数-模转换电路5输入。
然后是第二实施例的第三种情况，其中表15(图22)到表22(图29)表示将V0-V1之间分为16等分段，V1-V2之间分为32等分段，V2-V3之间分为32等分段，V3-V4之间分为64等分段，V4-V5之间分为32等分段，V5-V6之间分为32等分段，V6-V7之间分为32等分段，V7-V8之间分为16等分段。
参考表15(图22)到表22(图29)对第二实施例的第三种情况中的转变方法作如下描述表15(图22)表示的是当V0-V1之间被平均分割为16等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位输入多路复用器电路4，当高阶4位为“0000”时，向多路复用器电路4输入“000”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。等分段数为16情况下，在等分段为16时低阶6位中的低阶2位取“00”是恰当的。因此，把8位输入的低阶4位按原来的形式作为低阶6位的高阶4位，而且向其中的低阶2位加“00”从而输入给数-模转换电路5。
表16(图23)表示的是当V1-V2之间被平均分割为32等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶3位输入多路复用器电路4，当高阶4位为“0001”和“0010”时，向多路复用器电路4输入“001”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在等分段为32时，可参考从8位输入数据减去16方式得到的8位数据。例如当输入的数据具有第38灰度“00100110”，从其中减去16而转变成为“00010110”。在转变后将其中的低阶5位以低阶6位的高阶5位的原有方式使用。而且向其余的低阶1位加“0”从而输入给数-模转换电路5。
表17(图24)表示的是当V2-V3之间被平均分割为32等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位输入多路复用器电路4，当高阶4位为“0011”和“0100”时，向多路复用器电路4输入“010”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在等分段为32时，可参考从8位输入数据减去16的方式得到的8位数据。在转变后将其中的低阶5位以低阶6位的高阶5位的原有方式使用。而且向其余的低阶1位加“0”从而输入给数-模转换电路5。
表18A(图25A)和表18B(图24B)表示的是当V2-V3之间被平均分割为64等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶4位输入多路复用器电路4，当高阶4位为“0101”、“0110”、“0111”和“1000”时，向多路复用器电路4输入“011”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在等分段为64时，可参考从8位输入数据减去16的方式得到的8位数据。在转变后低阶6位以原有方式输入给数-模转换电路5。
表19(图26)表示的是当V4-V5之间被平均分割为32等分段时8位向9位的转变方法。判断高阶3位以从8位输入的高阶4位输入多路复用器电路4。当高阶4位为“1001”和“1010”时，向多路复用器电路4输入“100”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在等分段为32时，可参考从8位输入数据减去16的方式得到的8位数据。在转变后将其中的低阶5位以低阶6位的高阶5位的原有方式使用。而且向其余的低阶1位加“0”从而输入给数-模转换电路5。
表20(图27)表示的是当V5-V6之间被平均分割为32等分段时8位向9位的转变方法。判断高阶3位以从8位输入的高阶3位输入多路复用器电路4。当高阶4位为“1011”和“1100”时，向多路复用器电路4输入“101”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在32等分段时，可参考从8位输入数据减去16方式得到的8位数据。在转变后将其中的低阶5位以低阶6位的高阶5位的原有方式使用。而且向剩下的低阶1位加“0”从而输入给数-模转换电路5。
表21(图28)表示的是当V6-V7之间被平均分割为32等分段时8位向9位的转变方法。判断高阶3位以从8位输入的高阶3位输入多路复用器电路4。当高阶4位为“1101”和“1110”时，向多路复用器电路4输入“110”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。在等分段为32时，可参考从8位输入数据减去16方式得到的8位数据。在转变后将其中的低阶5位以低阶6位的高阶5位的原有方式使用。而且向其余的低阶1位加“0”从而输入给数-模转换电路5。
表22(图21)表示的是当V7-V8之间被平均分割为16等分段时8位向9位的转变方法。首先判断高阶3位以从8位输入的高阶3位输入多路复用器电路4。当高阶4位为“1111”时，向多路复用器电路4输入“111”。
然后，叙述生成低阶6位以输入给数-模转换电路5的方法。等分段数为16情况下，低阶6位中的低阶2位在等分段为16时取“00”是恰当的。因此，把8位输入的低阶4位按原样作为低阶6位的高阶4位，并向其中的低阶2位加“00”从而输入给数-模转换电路5。
如上所述，根据本发明的第二实施例，由于使用了大量N位-F位转换电路，所产生的效果是它能改换分段方式。
如上所述，根据本发明，通过在C-DAC内增加位数使得分段的种类增加。在传统的C-DAC中，无论γ校正电压多大仅能使两r校正电压之间平均分割为固定数目的等分段。由于这一原因，根据本发明，使r校正电压的分段数目随校正电压大小而变化，如8、16、32等等分段，使C-DAC的输出更进一步接近液晶显示屏的理想γ曲线。
尽管对本发明的优选实施例进行了具体描述，这种描述只是为了解释的目的，应该理解在不脱离下面权利要求的精神和范围时可对其进行变化和修改。
权利要求
1.液晶驱动电路，其带有一个电容阵列型数-模转换电路以根据要显示的N位输入数据的高阶P位从外部输入的多个γ校正电压值中选择相邻两个的电压，并且所述数-模转换电路从所述N位的输入数据中通过均分原来选择的2个γ校正电压为对应于要显示的输入数据的其余的低阶位的相应数量而产生2N个电压，从而通过液晶驱动电压输出2N个电压之一，该液晶驱动电路包括位转换电路，根据要显示的所述输入数据的位数将该位数放大为大于N位的F位，从而将原来选择的2个γ校正电压平均分割成大于2N-P的2F-P个等分段。
2.液晶驱动电路，包括数据缓冲电路，其为N位的带有N个输入端子和N个输出端子，以对要显示的N位输入数据进行传送，所述输入数据被输入到所述朝向与所述输出端子连接的下一级电路的所述输入端子；位转换电路，带有N位的输入端子和N位的输出端子，用来在与所述数据缓冲电路的输出端子连接时根据所述数据缓冲电路输出的N位数据的位数对N位数据的位数进行放大成为大于N位的F位；数据锁存电路，其带有F位输入端子和F位输出端子，以保持所述位转换电路输出为F位数据，同时与所述位转换电路的输出端子连接；多路复用器，其既与所述数据锁存电路的输出位中的高阶P位连接又与外部的γ校正电源装置相连，该γ校正电源装置输出多个γ校正电压，该多路复用器以从所述γ校正电源装置在参考从所述数据锁存电路传送来的高阶P位数据时输出的所述多个γ校正电压的电压值中选择两个相邻电压，从而将先前选择的模拟电压传送到下一级；G位的电容器阵列型数-模转换电路，将两个来自所述多路复用器的模拟电压信号和由所述数据锁存电路输出的F位输出中的低阶G位数据(G＝F-P)作为输入，响应根据所述数据锁存电路的输入数据而平均分割的电压值中的输入数据，将从所述多路复用器电路输出的两个模拟电压信号平均分割并且输出液晶驱动电压值，其中G＝F-P＞N-P的关系成立，因而使所述多路复用器电路选择的2个γ校正电压平均分割成的数量大于2N-P。
3.根据权利要求1所述的液晶驱动电路，其中所述选中的两个γ校正电压之间的分段数目可以选择以响应分段的γ校正电压值。
4.根据权利要求2所述的液晶驱动电路，其中所述选中的两个γ校正电压之间的分段数目可以选择以响应分段的γ校正电压值。
5.根据权利要求2所述的液晶驱动电路，其中在所述数据缓冲电路和所述数据锁存电路之间设置有多个并行的位转换电路，其数据格式各不相同，并且还有一个连接装置，其在依据外部信号选择所述多个位转换电路之一时，将所述数据缓冲电路和所述数据锁存电路与一个位转换电路连接，能使输入所述数据锁存电路的数据格式从多种数据格式中选择。
6.根据权利要求1-5之一所述的液晶驱动电路，其中输出极性可交替变化。
全文摘要
一种液晶驱动电路改进了传统C－DAC方法液晶驱动电路的输出电压难以与γ曲线一致的不足而能使输出电压接近液晶显示屏的理想γ曲线。一个多路复用器电路4基于要显示的N位输入数据的高阶P位从大量从外部输入的γ校正电压中选择两相邻的电压。数－模转换电路将原来选择的两个γ校正电压之间平均分割为对应于保留下来的要显示的数据的低阶位的相应数量。还提供有位转换电路把显示数据的位数放大为大于N位的F位。
文档编号G02F1/133GK1227947SQ99102719
公开日1999年9月8日 申请日期1999年3月4日 优先权日1998年3月4日
发明者加藤文彦 申请人:日本电气株式会社