一种显示基板、其制作方法及显示装置的制造方法
【专利摘要】本发明公开了一种显示基板、其制作方法及显示装置，在显示基板的制作方法中，在形成多个具有外围走线的显示基板的同时，形成用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形，这样，通过增加设置连接线将相互绝缘的各外围走线电性连接，可以避免在显示基板的制作过程中相互绝缘的各外围走线之间产生静电甚至发生静电击穿而影响显示基板的良率；后续将母板切割成多个显示基板时，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，这样，可以保证不同的外围走线之间相互绝缘，从而在显示基板应用于显示面板时可以保证显示面板能够正常显示画面。
【专利说明】
一种显示基板、其制作方法及显示装置
技术领域
[0001]本发明涉及显示技术领域，尤其涉及一种显示基板、其制作方法及显示装置。
【背景技术】
[0002]在现有的显示装置中，有机电致发光显示器件(Organic Light Emitting D1de,OLED)具有制备工艺简单、成本低、发光效率高以及易形成柔性结构等优点；液晶显示器件(Liquid Crystal Display，IXD)具有功耗低、显示质量高、无电磁福射以及应用范围广等优点。有机电致发光显示器件和液晶显示器件均是目前较为重要的显示装置。
[0003]以现有的液晶显示器件为例，主要由阵列基板、对向基板以及位于该两基板之间的液晶分子组成。具体地，在阵列基板上一般设置有栅线、数据线、薄膜晶体管(Thin FilmTransistor, TFT)、像素电极以及分别与栅线和数据线电性连接的外围走线。
[0004]在现有的阵列基板的制作过程中，例如，利用真空镀膜工艺和刻蚀工艺等形成诸如栅线、数据线、TFT、像素电极以及外围走线的过程中，相互绝缘的外围走线之间会产生静电，在利用滚轮传送形成有诸如栅线、数据线、TFT、像素电极以及外围走线的玻璃基板时，会引起静电击穿，从而影响阵列基板的良率。
[0005]因此，如何避免相互绝缘的外围走线之间产生静电，是本领域技术人员亟需解决的技术问题。
【发明内容】
[0006]有鉴于此，本发明实施例提供了一种显示基板、其制作方法及显示装置，用以避免相互绝缘的外围走线之间产生静电。
[0007]因此，本发明实施例提供了一种显示基板的制作方法，包括:
[0008]在母板上形成包括多个具有外围走线的显示基板和用于将位于每个所述显示基板上相互绝缘的各所述外围走线电性连接的连接线的图形；
[0009]将所述母板切割成多个所述显示基板;其中，所述连接线被切割成多条独立的子连接线，不同的所述外围走线与不同的所述子连接线电性连接。
[0010]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成用于将位于每个所述显示基板上相互绝缘的各所述外围走线电性连接的连接线的图形，具体包括:
[0011]形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第二外围走线电性连接的连接线的图形;其中，所述第一外围走线与公共电极线电性连接，所述多条第二外围走线与各栅线一一对应且电性连接。
[0012]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第二外围走线电性连接的连接线的图形，具体包括:
[0013]形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第一外围总线电性连接的连接线的图形;其中，所述第一外围总线与各所述第二外围走线电性连接。
[0014]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第一外围总线电性连接的连接线的图形，具体包括:
[0015]形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线、所述第一外围总线和第一开关信号线电性连接的连接线的图形;其中，所述第一开关信号线分别和与各所述第二外围走线一一对应的多个第一开关晶体管的栅极电性连接，各所述第一开关晶体管的源极分别与所述第一外围总线电性连接，各所述第一开关晶体管的漏极分别与对应的第二外围走线电性连接。
[0016]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成用于将位于每个所述显示基板上相互绝缘的各所述外围走线电性连接的连接线的图形，具体包括:
[0017]形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第三外围走线电性连接的连接线的图形;其中，所述第一外围走线与公共电极线电性连接，所述多条第三外围走线与各数据线一一对应且电性连接。
[0018]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第三外围走线电性连接的连接线的图形，具体包括:
[0019]形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第二外围总线电性连接的连接线的图形;其中，所述第二外围总线与各所述第三外围走线电性连接。
[0020]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第二外围总线电性连接的连接线的图形，具体包括:
[0021]形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线、所述第二外围总线和第二开关信号线电性连接的连接线的图形;其中，所述第二开关信号线分别和与各所述第三外围走线一一对应的多个第二开关晶体管的栅极电性连接，各所述第二开关晶体管的源极分别与所述第二外围总线电性连接，各所述第二开关晶体管的漏极分别与对应的第三外围走线电性连接。
[0022]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，形成包括连接线的图形，具体包括:
[0023]在形成包括像素电极的图形的同时，形成包括所述连接线的图形。
[0024]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成包括连接线的图形，具体包括:
[0025]在形成包括源极、漏极和数据线的图形的同时，形成包括所述连接线的图形。
[0026]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成包括连接线的图形，具体包括:
[0027]在形成包括栅极和栅线的图形的同时，形成包括所述连接线的图形。
[0028]在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述形成包括连接线的图形，具体包括:
[0029]在形成包括公共电极的图形的同时，形成包括所述连接线的图形。
[0030]本发明实施例还提供了一种显示基板，所述显示基板为本发明实施例提供的上述制作方法制作出的显示基板。
[0031]本发明实施例还提供了一种显示装置，包括:本发明实施例提供的上述显示基板。
[0032]本发明实施例提供的上述显示基板、其制作方法及显示装置，在显示基板的制作方法中，在形成多个具有外围走线的显示基板的同时，形成用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形，这样，通过增加设置连接线将相互绝缘的各外围走线电性连接，可以避免在显示基板的制作过程中相互绝缘的各外围走线之间产生静电甚至发生静电击穿而影响显示基板的良率;后续将母板切割成多个显示基板时，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，这样，可以保证不同的外围走线之间相互绝缘，从而在显示基板应用于显示面板时可以保证显示面板能够正常显示画面。
【附图说明】
[0033]图1为本发明实施例提供的显示基板的制作方法的流程图之一；
[0034]图2为本发明实施例提供的显示基板的制作方法的流程图之二；
[0035]图3为本发明实施例提供的显示基板的制作方法的流程图之三；
[0036]图4为本发明实施例提供的显示基板的制作方法的流程图之四；
[0037]图5为本发明实施例提供的显示基板的制作方法的流程图之五；
[0038]图6为本发明实施例提供的显示基板的制作方法的流程图之六；
[0039]图7为本发明实施例提供的显示基板的制作方法的流程图之七；
[0040]图8a-图Se分别为本发明实例一中的制作方法在执行各步骤之后的结构示意图；
[0041]图9a_图9d分别为本发明实例二中的制作方法在执行各步骤之后的结构示意图；
[0042]图1Oa-图1Od分别为本发明实例三中的制作方法在执行各步骤之后的结构示意图；
[0043]图1la-图lie分别为本发明实例四中的制作方法在执行各步骤之后的结构示意图。
【具体实施方式】
[0044]下面结合附图，对本发明实施例提供的显示基板、其制作方法及显示装置的【具体实施方式】进行详细地说明。
[0045]本发明实施例提供的一种显示基板的制作方法，如图1所示，包括如下步骤:
[0046]S101、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形；
[0047]S102、将母板切割成多个显示基板;其中，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接。
[0048]本发明实施例提供的上述制作方法，在形成多个具有外围走线的显示基板的同时，形成用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形，这样，通过增加设置连接线将相互绝缘的各外围走线电性连接，可以避免在显示基板的制作过程中相互绝缘的各外围走线之间产生静电甚至发生静电击穿而影响显示基板的良率;后续将母板切割成多个显示基板时，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，这样，可以保证不同的外围走线之间相互绝缘，从而在显示基板应用于显示面板时可以保证显示面板能够正常显示画面。
[0049]需要说明的是，本发明实施例提供的上述制作方法形成的显示基板可以分为显示区域和包围显示区域的周边区域，外围走线位于显示基板的周边区域内。
[0050]在具体实施时，在执行本发明实施例提供的上述制作方法中的步骤SlOl，在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形时，如图2所示，具体可以包括如下步骤:
[0051]S201、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和多条第二外围走线电性连接的连接线的图形;其中，第一外围走线与公共电极线电性连接，多条第二外围走线与各栅线一一对应且电性连接;这样，通过连接线将与公共电极线电性连接的第一外围走线和与各栅线一一对应且电性连接的多条第二外围走线电性连接，可以避免第一外围走线和多条第二外围走线之间在真空镀膜工艺和刻蚀工艺中产生静电甚至发生静电击穿而影响显示基板的良率。
[0052]在具体实施时，由于与各栅线一一对应且电性连接的多条第二外围走线的数量较多，因此，利用连接线将与公共电极线电性连接的第一外围走线和与各栅线一一对应且电性连接的多条第二外围走线电性连接的工作量会较大。
[0053]基于此，在执行本发明实施例提供的上述制作方法中的步骤S201，在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和多条第二外围走线电性连接的连接线的图形时，如图3所示，具体可以包括如下步骤:
[0054]S301、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和第一外围总线电性连接的连接线的图形;其中，第一外围走线与公共电极线电性连接，第一外围总线与各第二外围走线电性连接，各第二外围走线与对应的栅线电性连接;这样，利用连接线将与公共电极线电性连接的第一外围走线和与各第二外围走线电性连接的第一外围总线电性连接，即可实现第一外围走线与各第二外围走线之间电性连接，不仅可以避免第一外围走线和多条第二外围走线之间在真空镀膜工艺和刻蚀工艺中产生静电甚至发生静电击穿而影响显示基板的良率，还可以简化显示基板的制作工艺。
[0055]需要说明的是，与各第二外围走线电性连接的第一外围总线具体用于电学检测，该第一外围总线通过各第二外围走线与各栅线电性连接，通过对该第一外围总线加载电压即可对各栅线加载电压。具体地，第一外围总线的数量可以为一条，即各栅线通过对应的第二外围走线与一条第一外围总线电性连接;或者，第一外围总线的数量也可以为两条，例如，奇数行的栅线通过对应的第二外围走线与一条第一外围总线电性连接，偶数行的栅线通过对应的第二外围走线与另一条第一外围总线电性连接;在此不做限定。
[0056]在具体实施时，在对显示基板进行电学检测时，需要第一外围总线通过各第二外围走线与各栅线电性连接，在显示基板用于正常显示时，需要第一外围总线与各栅线之间断开连接。具体地，可以设置一条开关信号线和与各第二外围走线一一对应的多个开关晶体管，利用该开关信号线控制各开关晶体管导通来控制第一外围总线与各第二外围走线之间电性连接，或者，利用该开关信号线控制各开关晶体管断开来控制第一外围总线与各第二外围走线之间断开。为了避免该开关信号线与第一外围走线之间在真空镀膜工艺和刻蚀工艺中产生静电，在执行本发明实施例提供的上述制作方法中的步骤S301，在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和第一外围总线电性连接的连接线的图形时，如图4所示，具体可以包括如下步骤:
[0057]S401、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线、第一外围总线和第一开关信号线电性连接的连接线的图形；其中，第一外围走线与公共电极线电性连接，第一外围总线与各第二外围走线电性连接，各第二外围走线与对应的栅线电性连接，第一开关信号线分别和与各第二外围走线一一对应的多个第一开关晶体管的栅极电性连接，各第一开关晶体管的源极分别与第一外围总线电性连接，各第一开关晶体管的漏极分别与对应的第二外围走线电性连接;这样，通过连接线将第一外围走线、第一外围总线和第一开关信号线电性连接，可以避免第一外围走线、第一外围总线和第一开关信号线之间在真空镀膜工艺和刻蚀工艺中产生静电甚至发生静电击穿而影响显示基板的良率。
[0058]在具体实施时，在执行本发明实施例提供的上述制作方法中的步骤SlOl，在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形时，如图5所示，具体可以包括如下步骤:
[0059]S501、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和多条第三外围走线电性连接的连接线的图形;其中，第一外围走线与公共电极线电性连接，多条第三外围走线与各数据线一一对应且电性连接;这样，通过连接线将与公共电极线电性连接的第一外围走线和与各数据线一一对应且电性连接的多条第三外围走线电性连接，可以避免第一外围走线和多条第三外围走线之间在真空镀膜工艺和刻蚀工艺中产生静电甚至发生静电击穿而影响显示基板的良率。
[0060]在具体实施时，由于与各数据线一一对应且电性连接的多条第三外围走线的数量较多，因此，利用连接线将与公共电极线电性连接的第一外围走线和与各数据线一一对应且电性连接的多条第三外围走线电性连接的工作量会较大。
[0061]基于此，在执行本发明实施例提供的上述制作方法中的步骤S501，在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和多条第三外围走线电性连接的连接线的图形时，如图6所示，具体可以包括如下步骤:
[0062]S601、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和第二外围总线电性连接的连接线的图形;其中，第一外围走线与公共电极线电性连接，第二外围总线与各第三外围走线电性连接，各第三外围走线与对应的数据线电性连接;这样，利用连接线将与公共电极线电性连接的第一外围走线和与各第三外围走线电性连接的第二外围总线电性连接，即可实现第一外围走线与各第三外围走线之间电性连接，不仅可以避免第一外围走线和多条第三外围走线之间在真空镀膜工艺和刻蚀工艺中产生静电甚至发生静电击穿而影响显示基板的良率，还可以简化显示基板的制作工艺。
[0063]需要说明的是，与各第三外围走线电性连接的第二外围总线具体用于电学检测，该第二外围总线通过各第三外围走线与各数据线电性连接，通过对该第二外围总线加载电压即可对各数据线加载电压。具体地，第二外围总线的数量可以为一条，即各数据线通过对应的第三外围走线与一条第二外围总线电性连接;或者，第二外围总线的数量也可以为两条，例如，奇数列的数据线通过对应的第三外围走线与一条第二外围总线电性连接，偶数列的数据线通过对应的第三外围走线与另一条第二外围总线电性连接;或者，第二外围总线的数量也可以为三条，例如，与色阻颜色为红色(R)的一列像素电性连接的数据线通过对应的第三外围走线与第一条第二外围总线电性连接，与色阻颜色为绿色(G)的一列像素电性连接的数据线通过对应的第三外围走线与第二条第二外围总线电性连接，与色阻颜色为蓝色(B)的一列像素电性连接的数据线通过对应的第三外围走线与第三条第二外围总线电性连接;在此不做限定。
[0064]在具体实施时，在对显示基板进行电学检测时，需要第二外围总线通过各第三外围走线与各数据线电性连接，在显示基板用于正常显示时，需要第二外围总线与各数据线之间断开连接。具体地，可以设置一条开关信号线和与各第三外围走线一一对应的多个开关晶体管，利用该开关信号线控制各开关晶体管导通来控制第二外围总线与各第三外围走线之间电性连接，或者，利用该开关信号线控制各开关晶体管断开来控制第二外围总线与各第三外围走线之间断开。为了避免该开关信号线与第一外围走线之间在真空镀膜工艺和刻蚀工艺中产生静电，在执行本发明实施例提供的上述制作方法中的步骤S601，在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线和第二外围总线电性连接的连接线的图形时，如图7所示，具体可以包括如下步骤:
[0065]S701、在母板上形成包括多个具有外围走线的显示基板和用于将位于每个显示基板上相互绝缘的第一外围走线、第二外围总线和第二开关信号线电性连接的连接线的图形；其中，第一外围走线与公共电极线电性连接，第二外围总线与各第三外围走线电性连接，各第三外围走线与对应的数据线电性连接，第二开关信号线分别和与各第三外围走线一一对应的多个第二开关晶体管的栅极电性连接，各第二开关晶体管的源极分别与第二外围总线电性连接，各第二开关晶体管的漏极分别与对应的第三外围走线电性连接;这样，通过连接线将第一外围走线、第二外围总线和第二开关信号线电性连接，可以避免第一外围走线、第二外围总线和第二开关信号线之间在真空镀膜工艺和刻蚀工艺中产生静电甚至发生静电击穿而影响显示基板的良率。
[0066]需要说明的是，在本发明实施例提供的上述制作方法中，在真空镀膜工艺和刻蚀工艺中产生静电的外围走线并非局限于上述第一外围走线与各第二外围走线、第一外围走线与第一外围总线、第一外围走线与第一开关信号线、第一外围走线与各第三外围走线、第一外围走线与第二外围总线以及第一外围走线与第二开关信号线，例如，还可以包括用于在栅线或数据线出现断裂的问题时对断裂的栅线或数据线进行维修的维修线、电学检测中用到的Vgl信号线、Vgh信号线和Vds信号线等，这些外围走线之间也会在真空镀膜工艺和刻蚀工艺中产生静电，因此，利用连接线将上述外围走线中的任意两种或多种进行连接都是本发明的保护范围。
[0067]在具体实施时，本发明实施例提供的上述制作方法形成的显示基板可以应用于有机电致发光显示器件(Organic Light Emitting D1de,OLED)，或者，也可以应用于液晶显示器件(Liquid Crystal Display ,LCD)，在此不做限定。下面给出的实施例以应用于LCD为例进行说明。
[0068]在具体实施时，在本发明实施例提供的上述制作方法形成的显示基板应用于LCD时，可以应用于扭转向列(Twisted Nematic,TN)型LCD，即上述显示基板包括像素电极;或者，也可以应用于高级超维场开关(Advanced Super Dimens1n Switch,ADS)型和平面内开关(In-Plane Switch，IPS)型IXD，即上述显示基板包括像素电极和与像素电极相互绝缘的公共电极;在此不做限定。
[0069]具体地，在本发明实施例提供的上述制作方法中，在本发明实施例提供的上述制作方法形成的显示基板应用于TN型IXD、ADS型LCD或IPS型LCD时，可以采用同一次构图工艺同时形成连接线和像素电极的图形;或者，也可以采用同一次构图工艺同时形成连接线、源极、漏极和数据线的图形；或者，也可以采用同一次构图工艺同时形成连接线、栅极和栅线的图形;在本发明实施例提供的上述制作方法形成的显示基板应用于ADS型LCD或IPS型LCD时，还可以采用同一次构图工艺同时形成连接线和公共电极的图形，在此不做限定。
[0070]下面通过四个具体的实例对本发明实施例提供的上述制作方法在连接线分别采用上述四种方式形成时的具体实现方式进行详细的说明。
[0071]实例一:采用同一次构图工艺同时形成连接线和像素电极的图形。
[0072]在具体实施时，在本发明实施例提供的上述制作方法中，形成包括连接线的图形，具体可以通过以下方式实现:在形成包括像素电极的图形的同时，形成包括连接线的图形；这样，连接线的形成不会增加显示基板在制作过程中的掩模次数。
[0073]下面以底栅型薄膜晶体管为例对上述制作方法的具体过程进行详细说明:
[0074]1、在母板上形成包括栅极、栅线、公共电极线、与公共电极线电性连接的第一外围走线1、与各栅线电性连接的多条第二外围走线以及与各第二外围走线电性连接的第一外围总线2的图形;如图8a所示；
[0075]具体地，公共电极线和与公共电极线电性连接的第一外围走线也可以与栅极和栅线异层设置，在此不做限定；
[0076]2、在形成有栅极、栅线、公共电极线、第一外围走线、第二外围走线以及第一外围总线的图形的母板上形成包括栅绝缘层和有源层的图形；
[0077]3、在位于第一外围走线I和第一外围总线2的正上方的栅绝缘层中形成第一过孔A;如图813所示；
[0078]4、在形成有第一过孔A的母板上形成包括像素电极和连接线3的图形;其中，连接线3通过第一过孔A分别与第一外围走线I和第一外围总线2电性连接;如图Sc所示；
[0079]具体地，也可以在步骤3时在位于第一外围走线和各第二外围走线的正上方的栅绝缘层中形成过孔，在步骤4时连接线通过该过孔分别与第一外围走线和各第二外围走线电性连接，在此不做限定；
[0080]5、在形成有像素电极和连接线3的图形的母板上形成包括源极、漏极、数据线、与各数据线电性连接的多条第三外围走线以及与各第三外围走线电性连接的第二外围总线4的图形;其中，第二外围总线4与连接线3电性连接;如图Sd所示；
[0081]具体地，也可以各第三外围走线与连接线电性连接，在此不做限定；
[0082]6、将母板切割成多个显示基板;其中，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，即各外围走线之间相互绝缘;母板被切割后得到四个显示基板，每个显示基板如图Se所示。
[0083]实例二:采用同一次构图工艺同时形成连接线、源极、漏极和数据线的图形。
[0084]在具体实施时，在本发明实施例提供的上述制作方法中，形成包括连接线的图形，具体可以通过以下方式实现:在形成包括源极、漏极和数据线的图形的同时，形成包括连接线的图形;这样，连接线的形成不会增加显示基板在制作过程中的掩模次数。
[0085]下面以底栅型薄膜晶体管为例对上述制作方法的具体过程进行详细说明:
[0086]1、在母板上形成包括栅极、栅线、公共电极线、与公共电极线电性连接的第一外围走线1、与各栅线电性连接的多条第二外围走线以及与各第二外围走线电性连接的第一外围总线2的图形;如图9a所示；
[0087]具体地，公共电极线和与公共电极线电性连接的第一外围走线也可以与栅极和栅线异层设置，在此不做限定；
[0088]2、在形成有栅极、栅线、公共电极线、第一外围走线、第二外围走线和第一外围总线的图形的母板上形成包括栅绝缘层和有源层的图形；
[0089]3、在位于第一外围走线I和第一外围总线2的正上方的栅绝缘层中形成第一过孔八;如图％所示；
[0090]4、在形成有第一过孔A的母板上形成包括源极、漏极、数据线、与各数据线电性连接的多条第三外围走线、与各第三外围走线电性连接的第二外围总线3以及与第二外围总线3电性连接的连接线4的图形;其中，连接线4通过第一过孔A分别与第一外围走线I和第一外围总线2电性连接;如图9 c所示；
[0091]具体地，也可以在步骤3时在位于第一外围走线和各第二外围走线的正上方的栅绝缘层中形成过孔，在步骤4时连接线通过该过孔分别与第一外围走线和各第二外围走线电性连接，在此不做限定;并且，也可以在步骤4时连接线与各第三外围走线电性连接，在此不做限定；
[0092]5、在形成有源极、漏极、数据线、第三外围走线和连接线的图形的母板上形成包括像素电极的图形；
[0093]6、将母板切割成多个显示基板;其中，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，即各外围走线之间相互绝缘;母板被切割后得到四个显示基板，每个显示基板如图9d所示。
[0094]实例三:采用同一次构图工艺同时形成连接线、栅极和栅线的图形。
[0095]在具体实施时，在本发明实施例提供的上述制作方法中，形成包括连接线的图形，具体可以通过以下方式实现:在形成包括栅极和栅线的图形的同时，形成包括连接线的图形;这样，连接线的形成不会增加显示基板在制作过程中的掩模次数。
[0096]下面以底栅型薄膜晶体管为例对上述制作方法的具体过程进行详细说明:
[0097]1、在母板上形成包括栅极、栅线、公共电极线、与公共电极线电性连接的第一外围走线1、与各栅线电性连接的多条第二外围走线、与各第二外围走线电性连接的第一外围总线2以及分别与第一外围走线I和第一外围总线2电性连接的连接线3的图形;如图1Oa所示；
[0098]具体地，公共电极线和与公共电极线电性连接的第一外围走线也可以与栅极和栅线异层设置，在此不做限定;并且，连接线也可以分别与第一外围走线和各第二外围走线电性连接，在此不做限定；
[0099]2、在形成有栅极、栅线、公共电极线、第一外围走线、第二外围走线和连接线的图形的母板上形成包括栅绝缘层和有源层的图形；
[0100]3、在位于连接线3的正上方的栅绝缘层中形成第二过孔B;如图1Ob所示；
[0101]4、在形成有第二过孔B的母板上形成包括源极、漏极、数据线、与各数据线电性连接的多条第三外围走线以及与各第三外围走线电性连接的第二外围总线4的图形;其中，第二外围总线4通过第二过孔B与连接线3电性连接;如图1Oc所示；
[0102]具体地，各第三外围走线也可以通过第二过孔与连接线电性连接，在此不做限定；
[0103]5、在形成有源极、漏极、数据线和第三外围走线的图形的母板上形成包括像素电极的图形；
[0104]6、将母板切割成多个显示基板;其中，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，即各外围走线之间相互绝缘;母板被切割后得到四个显示基板，每个显示基板如图1Od所示。
[0105]实例四:采用同一次构图工艺同时形成连接线和公共电极的图形。
[0106]在具体实施时，在本发明实施例提供的上述制作方法中，形成包括连接线的图形，具体可以通过以下方式实现:在形成包括公共电极的图形的同时，形成包括连接线的图形；这样，连接线的形成不会增加显示基板在制作过程中的掩模次数。
[0107]下面以底栅型薄膜晶体管为例对上述制作方法的具体过程进行详细说明:
[0108]1、在母板上形成包括栅极、栅线、公共电极线、与公共电极线电性连接的第一外围走线1、与各栅线电性连接的多条第二外围走线以及与各第二外围走线电性连接的第一外围总线2的图形;如图1la所示；
[0109]具体地，公共电极线和与公共电极线电性连接的第一外围走线也可以与栅极和栅线异层设置，在此不做限定；
[0110]2、在形成有栅极、栅线、公共电极线、第一外围走线和第二外围走线的图形的母板上形成包括栅绝缘层和有源层的图形；
[0111]3、在形成有栅绝缘层和有源层的图形的母板上形成包括像素电极的图形；
[0112]4、在形成有像素电极的图形的母板上形成包括源极、漏极、数据线、与各数据线电性连接的多条第三外围走线以及与各第三外围走线电性连接的第二外围总线3的图形;如图1 Ib所示；
[0113]5、在形成有源极、漏极、数据线和第三外围走线的图形的母板上形成钝化层；
[0114]6、在位于第一外围走线I和第一外围总线2正上方的栅绝缘层和钝化层中形成第三过孔C，在位于第二外围总线3正上方的钝化层中形成第四过孔D;如图1lc所示；
[0115]7、在形成有第三过孔C和第四过孔D的母板上形成包括公共电极和连接线4的图形;其中，连接线4通过第三过孔C分别与第一外围走线I和第一外围总线2电性连接，连接线4通过第四过孔D与第二外围总线3电性连接;如图1ld所示；
[0116]具体地，也可以在步骤6时在位于第一外围走线和各第二外围走线正上方的栅绝缘层和钝化层中形成过孔，在步骤7时连接线通过该过孔分别与第一外围走线和各第二外围走线电性连接，在此不做限定;也可以在步骤6时在位于各第三外围走线正上方的钝化层中形成过孔，在步骤7时连接线通过该过孔与各第三外围走线电性连接，在此不做限定；
[0117]8、将母板切割成多个显示基板;其中，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，即各外围走线之间相互绝缘;母板被切割后得到四个显示基板，每个显示基板如图1 Ie所示。
[0118]需要说明的是，本发明实施例提供的上述制作方法并非局限于上述给出的四个实例，所描述的上述实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0119]基于同一发明构思，本发明实施例还提供了一种显示基板，显示基板为本发明实施例提供的上述制作方法制作出的显示基板。该显示基板的实施可以参见上述显示基板的制作方法的实施例，重复之处不再赘述。
[0120]基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述显示基板，该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示基板的实施例，重复之处不再赘述。
[0121]本发明实施例提供的一种显示基板、其制作方法及显示装置，在显示基板的制作方法中，在形成多个具有外围走线的显示基板的同时，形成用于将位于每个显示基板上相互绝缘的各外围走线电性连接的连接线的图形，这样，通过增加设置连接线将相互绝缘的各外围走线电性连接，可以避免在显示基板的制作过程中相互绝缘的各外围走线之间产生静电甚至发生静电击穿而影响显示基板的良率;后续将母板切割成多个显示基板时，连接线被切割成多条独立的子连接线，不同的外围走线与不同的子连接线电性连接，这样，可以保证不同的外围走线之间相互绝缘，从而在显示基板应用于显示面板时可以保证显示面板能够正常显示画面。
[0122]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种显示基板的制作方法，其特征在于，包括: 在母板上形成包括多个具有外围走线的显示基板和用于将位于每个所述显示基板上相互绝缘的各所述外围走线电性连接的连接线的图形； 将所述母板切割成多个所述显示基板;其中，所述连接线被切割成多条独立的子连接线，不同的所述外围走线与不同的所述子连接线电性连接。2.如权利要求1所述的制作方法，其特征在于，所述形成用于将位于每个所述显示基板上相互绝缘的各所述外围走线电性连接的连接线的图形，具体包括: 形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第二外围走线电性连接的连接线的图形;其中，所述第一外围走线与公共电极线电性连接，所述多条第二外围走线与各栅线--对应且电性连接。3.如权利要求2所述的制作方法，其特征在于，所述形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第二外围走线电性连接的连接线的图形，具体包括: 形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第一外围总线电性连接的连接线的图形;其中，所述第一外围总线与各所述第二外围走线电性连接。4.如权利要求3所述的制作方法，其特征在于，所述形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第一外围总线电性连接的连接线的图形，具体包括: 形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线、所述第一外围总线和第一开关信号线电性连接的连接线的图形;其中，所述第一开关信号线分别和与各所述第二外围走线一一对应的多个第一开关晶体管的栅极电性连接，各所述第一开关晶体管的源极分别与所述第一外围总线电性连接，各所述第一开关晶体管的漏极分别与对应的第二外围走线电性连接。5.如权利要求1所述的制作方法，其特征在于，所述形成用于将位于每个所述显示基板上相互绝缘的各所述外围走线电性连接的连接线的图形，具体包括: 形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第三外围走线电性连接的连接线的图形;其中，所述第一外围走线与公共电极线电性连接，所述多条第三外围走线与各数据线一一对应且电性连接。6.如权利要求5所述的制作方法，其特征在于，所述形成用于将位于每个所述显示基板上相互绝缘的第一外围走线和多条第三外围走线电性连接的连接线的图形，具体包括: 形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第二外围总线电性连接的连接线的图形;其中，所述第二外围总线与各所述第三外围走线电性连接。7.如权利要求6所述的制作方法，其特征在于，所述形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线和第二外围总线电性连接的连接线的图形，具体包括: 形成用于将位于每个所述显示基板上相互绝缘的所述第一外围走线、所述第二外围总线和第二开关信号线电性连接的连接线的图形;其中，所述第二开关信号线分别和与各所述第三外围走线一一对应的多个第二开关晶体管的栅极电性连接，各所述第二开关晶体管的源极分别与所述第二外围总线电性连接，各所述第二开关晶体管的漏极分别与对应的第三外围走线电性连接。8.如权利要求1-7任一项所述的制作方法，其特征在于，形成包括连接线的图形，具体包括: 在形成包括像素电极的图形的同时，形成包括所述连接线的图形。9.如权利要求1-7任一项所述的制作方法，其特征在于，所述形成包括连接线的图形，具体包括: 在形成包括源极、漏极和数据线的图形的同时，形成包括所述连接线的图形。10.如权利要求1-7任一项所述的制作方法，其特征在于，所述形成包括连接线的图形，具体包括: 在形成包括栅极和栅线的图形的同时，形成包括所述连接线的图形。11.如权利要求1-7任一项所述的制作方法，其特征在于，所述形成包括连接线的图形，具体包括: 在形成包括公共电极的图形的同时，形成包括所述连接线的图形。12.—种显示基板，其特征在于，所述显示基板为如权利要求1-11任一项所述的制作方法制作出的显示基板。13.一种显示装置，其特征在于，包括:如权利要求12所述的显示基板。
【文档编号】G02F1/13GK106094272SQ201610460915
【公开日】2016年11月9日
【申请日】2016年6月22日
【发明人】郝金刚
【申请人】京东方科技集团股份有限公司, 北京京东方光电科技有限公司