抗增强型变速率编码语音端到端加解密方法
【专利摘要】抗增强型变速率编码语音端到端加密方法是一种针对CDMA2000手机设计的语音端到端加密装置。该装置为手机提供了一个可选择的独立语音加密硬件模块及相应的语音输入/输出设备，实现抗8K速率EVRC编码压缩的语音信号端到端加/解密功能。其中，所述的加解密设备由FPGA模块（1），A/D变换模块（2），电源管理模块（3）三部分组成；所述的FPGA模块（1）是进行加解密过程的硬件平台，是整个装置的核心，其存储的加解密算法是实现加解密过程的关键；A/D变换模块（2）对加解密的EVRC语音信号进行数模转换；所述的电源管理模块（3）用于向整个装置提供所需特定电压的电源。
【专利说明】抗增强型变速率编码语音端到端加解密方法
【技术领域】
[0001]本发明是一种抗增强型变速率编码的语音端到端加解密的方法，适用于码分多址复用2000 (CDMA2000)网络。基于抗增强型变速率语音编码(EVRC)加解密算法，采用现场可编程门阵列(FPGA)芯片xc3S1500-4fg676为基础平台，是一种无线移动终端的端到端语音安全通信装置。
【背景技术】
[0002]随着第三代移动通信技术(3G)在全球商业化运作的不断推进，3G通信正逐渐地融入人们的生活，成为人们日常生活不可分割的一部分。在中国，码分多址复用2000(CDMA2000)通信系统随着中国电信品牌天翼的推广，不断地深入人心，已经成为了 3G新用户的首选网络。因此，CDMA2000系统的安全性能也与其资费、通信质量等一样，被手机用户不断地关注。虽然在设计初，CDMA2000系统的设计者已经对系统的安全体系进行了周密地规划，但该体系只能保证语音信号在手机与基站间的无线传输过程的安全，对于基站间的中继传输仍以明文传输，缺乏足够的保护。一旦有攻击者侵入运营商内部，或者运营商本身希望对用户进行监控，则所有用户的通讯安全都将受到极大的威胁。因此，需要对用户的通信进行端到端的加密。
[0003]从GSM时代开始，国内外就有许多研究机构相继投入了端到端语音安全通信的研究。德国、以色列、美国等国家的研究者都曾先后推出过端到端GSM通信网络加密终端。其中，德国GSMK公司于2003年11月采用其开发的语音加密技术，发布了名为Cryptophone的语音加密手机，该手机可使同类手机间以及安装了专门软件的电脑间通话不被第三者窃听；以色列Snapshield公司于2005年提出了一种基于GSM智能手机的语音加密技术，并推出了与索尼爱立信T618相连的语音加密模块Snapcell，该模块能够使手机提供点对点的GSM安全通信；美国的TCC公司也于2006年推出了采用语音加密技术的加密手机。然而，以上研究机构或团体的加密技术，由于不具备抗RPE-LTP压缩编码能力，都只能通过2G网络的数据通道进行传输。这类技术存在着明显的缺陷:第一，由于建立IP连接和运用自动重传机制造成的延时问题无法克服，其中建立连接延时可达20-30秒，处理延时0.5-1秒，因此严重影响通话效果。第二，该类技术基于GSM数据通道，因此在通过不同运营商及国际网络时存在互用性的问题，跨网不能互连互通。第三，不支持现有GSM的增值业务，如数据通道的两端不能使用现有的电话卡以及移动网络的一些其他增值业务。
[0004]鉴于以上的缺点，一些研发机构也对GSM手机语音通道上的端到端语音安全通信领域进行了研究。如专利申请号为200710019924.6的发明描述了抗长时预测规则脉冲激励压缩编码全球通手机语音加密方法，该方法是在全球通手机语音通信系统的模/数模块和长时预测规则脉冲激励编解码模块之间，接入手机语音加/解密模块，进行语音加解密运算，实现语音加/解密功能。该发明通过GSM网络的语音通道进行传输，具有抗RPE-LTP压缩编码的能力，通话延迟小，能够跨网互连互通。专利申请号200710020992.4的发明提出了抗声码器压缩的端到端语音加密装置与方法，具备抗RPE-LTP压缩编码的能力，可通过GSM网络的语音通道进行传输，但其无法克服基站滤波问题，不能实现跨网互通。
[0005]然而，针对GSM网络手机的端到端语音安全通信技术并不能很好地适用于3G移动网络。当前，3G网络已经或正在融入人们的生活，对3G手机的端到端加密研究也迫在眉睫。专利申请号01125103.4的发明描述了一个针对3G网络的端到端加密方法，但该方法的应用主要基于3G数据通道，同前述的GSM数据通道加密方法有着相同的缺陷。此外，由于该方法没有说明加密所针对的网络且没有在真实的网络环境进行过实验，因此，无法适用于当前的3G网络。而在专利申请号200910183232.4的发明中，描述了一个针对3G手机语音通道上端到端语音安全通信的加密方法。该方法主要针对3G标准中的WCDMA网络进行加密，保证其通话的安全性，并在实际的网络环境中进行了测试，得到了验证。然而，该专利的所提出的方法仅仅针对WCDMA网络，由于不具备抗EVRC压缩编码的能力，因而对于CDMA2000网络则无法实现正常加密通话。
[0006]本发明描述的抗增强型变速率编码端到端语音加解密装置，是一种全新的针对3G网络主流技术CDMA2000的端到端语音加解密通信技术，其加密强度高，具有抗增强型变速率语音编码(EVRC)的能力，语音可懂度高，语音质量好；其实现的语音加密过程延迟低；提供了标准语音输入输出接口，可接入任何CDMA2000手机的标准语音输入/输出接口进行端到端语音安全通信，具有普遍适应性；采用了内置的电源系统，使得加密器能够随身携带，随时使用；同时供电核心采用了一般的3.7V手机电池，具有非常大的通用性。
【发明内容】
[0007]技术问题:本发明的目的在于提出一种在CDMA2000语音通道上进行信源加密和传输的抗8K编码速率的EVRC压缩编码语音端到端加密方案，该方案主要针对CDMA2000网络的特性进行设计，对于该网络所采用的8K编码速率的EVRC压缩编码，采用有效的加、解密算法，使加密后的语音信号能很好地恢复，因此具有很强的抵抗压缩编码的能力。采用本发明的技术，首先可以提供CDMA2000手机端到端的语音安全通信；其次可以大幅降低通话延迟(使延迟大概为0.2秒)；而且由于本发明不改变CDMA2000通信系统语音通道的特性，跨网间可以互联互通；同时支持CDMA2000通信网络所有的增值业务；本发明具有标准的语音输入、输出接口，具有广泛的适用性；最后，本发明采用了内置3.7V手机电池的供电系统，大大扩大了发明的使用范围。
[0008]技术方案:本发明提出的抗增强型变速率编码语音加解密方法，将CDMA2000手机与语音加解密装置相连，对手机输入输出信号进行加解密处理，从而实现语音加解密的功能。所述的抗增强型变速率编码语音加解密方法的语音加解密装置，硬件由FPGA模块、A/D转换模块及电源管理模块构成。所述的FPGA模块是一个基于FPGA的核心处理硬件模块，主要包括FPGA芯片模块与Flash PROM模块两部分；所述的FPGA芯片模块由一块FPGA芯片及其外围电路构成，构成FPGA最小子系统，主要用于信号的加解密运算；所述的FlashPROM模块由一组Flash PROM芯片及其外围电路构成，相互串联接到FPGA芯片模块的数据下载口，该模块中储存了一个加解密模块，用于上电时导入FPGA芯片模块。所述的A/D转化模块连接FPGA芯片模块的I/O管脚，主要用于信号的模数、数模转化；所述电源管理模块用于对系统提供所需的电流，主要包括变压芯片模块与锂电池模块；所述的变压芯片模块连接FPGA模块与信号预处理模块，为系统提供特定的工作电压；所述的锂电池模块连接电压芯片模块，为其提供基本的电流。
[0009]Flash PROM模块存储的抗增强型变速率编码的语音加解密算法主要由EVRC语音变换算法模块、EVRC语音加解密算法模块部分组成。包含了一个针对CDMA2000网络特性设计的抗增强型变速率编码语音加解密的方法，该模块在通电时加载到FPGA芯片模块控制系统的工作。在系统上电后，Flash PROM模块将软件程序导入FPGA芯片中；导入完成后，该加解密算法将自动对相关芯片初始化，随后开始对数据的加解密。在加解密的过程中，EVRC语音变换算法模块、EVRC语音加解密算法模块来实现整个模块。其具体过程如下:
[0010]I)系统初始化:系统上电后，Flash PROM在FPGA芯片的引导下，将加解密算法模块导入FPGA芯片中，确定FPGA芯片内部的电路连接，随后，FPGA芯片发送初始化命令，使其初始化；
[0011]2)加密数据:当FPGA芯片模块从A/D转化模块接收到EVRC语音信号后，首先把串行输入的二进制数字信号变换成相对应的数据信号；接着运行EVRC语音变换算法模块，将信号分解成长度为20ms的帧；然后运行语音加解密算法模块，对语音数据信号进行抗EVRC加密；再运行EVRC语音变换算法模块，对加密后的信号进行合成，并加上同步信号；最后把数据信号变换成相对应的二进制数字信号串行送入A/D转化模块；
[0012]3) 解密数据:当FPGA芯片模块从A/D转化模块接收到抗EVRC加密语音信号后，首先把串行输入的二进制数字信号变换成相对应的数据信号；接着运行语音变换算法模块，对信号进行同步并将其分解成长度为20ms的帧；然后运行语音加解密算法模块，对语音数据信号按抗EVRC进行解密；再运行语音变换算法模块，将解密后的信号合成语音信号；最后把数据信号变换成相对应的二进制数字信号串行送入A/D转化模块。
[0013]所述的语音变换算法模块用于实现抗EVRC语音的合成和分解运算，包含主程序调用、缓存输入、语音映射变换/逆变换、语音增强以及缓存输出共五个步骤，具体方法为:
[0014]I)主程序调用:抗EVRC端到端加解密装置在运行语音变换算法模块时，主程序调用该模块进行语音的合成或分解；
[0015]2)合成数据:当数据需要合成时，首先对数据进行缓存输入，接着进行适合EVRC编码的语音FFT映射变换，随后进行语音增强，最后将合成后的语音数据进行缓存，并随时钟顺序输出；
[0016]3)分解数据:当数据需要分解时，首先对数据进行缓存输入，接着进行适合EVRC编码的语音FFT映射逆变换，最后将分解后的语音数据进行缓存，并随时钟顺序输出。
[0017]所述的语音加解密算法模块用于实现抗8K速率EVRC压缩的语音加密和解密运算，包含主程序调用、缓存输入、确定加/解密参数、频域加/解密、帧置乱/解置乱以及缓存输出共六个步骤组成，具体过程为:
[0018]I)主程序调用:系统运行语音加解密算法模块时，主程序调用该模块进行加密或解密运算；
[0019]2)加密数据:加密语音时，首先缓存输入数据，其次确定本次语音信号进行EVRC编码的特征参量，即确定话音参数声源特性及声源信号特性，接下来依次对缓存的数据进行频域加密和帧置乱加密，最后将加密后的语音数据缓存，并随时钟顺序输出；
[0020]3)解密数据:解密语音时，首先缓存输入数据，其次确定本次语音信号进行EVRC编码的特征参量，即确定话音参数声源特性及声源信号特性，接下来依次对缓存的数据进行帧置乱解密和频域解密，最后将解密后的语音数据缓存，并随时钟顺序输出。
[0021]有益效果:本发明抗EVRC编码的语音端到端加密装置具有良好的功能特性:实现了在码分多址复用2000 (CDMA2000)网络中手机的端到端语音安全通信，加密强度不低于3DES ;经加解密后，语音信号的可懂度不受损失，音质达到CDMA2000网络的要求，通话可懂度彡99.6%，满足通信的实时性要求，应用于CDMA2000网络无延迟，处理时延彡200ms ;支持跨网的互联互通以及CDMA2000网络中的所有增值业务。
【专利附图】
【附图说明】
[0022]图1是本发明装置在CDMA2000网络中的应用结构图；
[0023]图2是本发明装置的系统原理图；
[0024]图3是本发明装置的核心硬件工作示意图；
[0025]图4是本发明的模块间接口电路逻辑示意图；
[0026]图5是本发明的电路原理图；
[0027]图6是本发明装置的加解密算法模块流程图；
[0028]图7是语音变换算法模块流程图；
[0029]图8是语音加解密算法模块流程图。
【具体实施方式】
[0030]本发明的抗EVRC语音端到端加密装置由FPGA模块1、A/D转换算法模块2以及电源管理模块3三部分构成。其中:
[0031 ] 1.本发明的FPGA模块I包括:
[0032]DFPGA芯片模块1-1:以xc3sl500_4fg676型号的FPGA芯片为核心，具有150万门电路的编辑能力，用于加解密运算。
[0033]2) Flash PROM模块1_2:存储抗EVRC语音信号加解密算法:语音变换算法模块1-1-2-1和抗EVRC语音加解密算法1-2-2，上电后，将加解密算法串行配置下载至FPGA芯片模块1-1中。其中，语音变换算法1-2-1，接收时，按一定的格式将EVRC语音分解成适合加密的帧并输出；发送时，将解密得到的帧信号按一定格式组合为正常的EVRC语音信号并输出；语音加解密算法模块1-2-2:对数据信号进行加/解密，确保加密强度达到3DES的要求。
[0034]2.A/D转换模块2:负责对EVRC语音信号进行数模、模数转换。
[0035]3.本发明的电源管理模块3包括:
[0036]I)锂电池模块3-1:存储并提供系统所需的电能；
[0037]2)变压芯片模块3-2:将锂电池模块3-1产生的电流转换成系统各模块所需的电压。
[0038]以下结合附图，对本发明装置各个模块的结构和流程进行详细的说明。
[0039]具体描述:
[0040]本发明提出的第三代移动网络手机语音端到端加密装置，是一种针对CDMA2000网络提出的，具有抗8K速率EVRC编码方法的语音端到端加解密装置。该装置对手机输入输出信号进行处理，从而实现语音加解密的功能。所述的手机抗EVRC语音端到端加密装置由FPGA模块1、A/D转换模块2以及电源管理模块3三部分构成。所述的FPGA模块I是一个基于FPGA的核心处理模块，主要包括FPGA芯片模块1_1与Flash PROM模块1_2两部分；所述的FPGA芯片模块1-1由一块FPGA芯片及其外围电路构成，主要用于信号的加解密运算；所述的Flash PROM模块1-2由一组Flash PROM芯片及其外围电路构成，相互串联接到FPGA芯片模块的数据下载口，该模块中储存了抗EVRC加解密算法，并在上电时将其导入FPGA芯片模块1-1。所述的A/D转化模块2连接FPGA芯片模块1_1，主要用于信号的模数、数模转化。所述电源管理模块3用于对系统提供所需的电流，主要包括锂电池模块3-1与变压芯片模块3-2 ;所述的锂电池模块连接电压芯片模块3-2，为其提供基本的工作电流；所述的变压芯片模块连接FPGA模块I与A/D转换模块2，为系统提供特定的工作电压。
[0041]其中，Flash PROM中所存储的抗EVRC加解密算法在系统上电后，Flash PROM模块1-2将该加解密算法导入FPGA芯片模块1-1中；导入完成后，该模块将自动对相关芯片初始化，随后开始对EVRC语音数据的加解密。在加解密的过程中，加解密算法模块2主要调用抗EVRC语音变换算法模块1-2-1以及抗EVRC语音加解密算法模块1_2_2来实现整个加解密算法。其具体过程如下:
[0042]I)系统初始化:系统上电后，Flash PROM在FPGA芯片的引导下，将加解密算法导入FPGA芯片中，确定FPGA芯片内部的电路连接，随后，FPGA芯片向信号预处理模块3发送初始化命令，使其初始化；
[0043]2)加密数据:当FPGA芯片模块1_1从A/D转化模块2接收到语音信号后，首先把串行输入的二进制数字信号变换成相对应的数据信号，接着运行语音变换算法模块1-2-1，将EVRC信号分解成长度为20ms的帧；然后运行抗EVRC语音加解密算法模块1_2_2，对语音数据信号进行加密；再运行语音变换算法模块1-2-1，对加密后的信号进行合成，并加上同步信号；最后把数据信号变换成相对应的二进制数字信号串行送入A/D转化模块3-2 ；
[0044]3)解密数据:当FPGA芯片模块1_1从A/D转化模块2接收到加密的EVRC语音信号后，首先把串行输入的二进制数字信号变换成相对应的数据信号；接着运行语音变换算法模块1-2-1，对加密的EVRC信号进行同步并将其分解成长度为20ms的帧；然后运行语音加解密算法模块1-2-2，对语音数据信号进行解密；再运行语音变换算法模块1-2-1，将解密后的信号合成EVRC语音信号；最后把数据信号变换成相对应的二进制数字信号串行送入A/D转化模块2。
[0045]所述的语音变换算法模块1-2-1用于实现EVRC语音的合成和分解运算，包含主程序调用、缓存输入、语音映射变换/逆变换、语音增强以及缓存输出共四个步骤，具体方法为:
[0046]I)主程序调用:抗EVRC端到端加解密装置在运行语音变换算法模块1-2-1时，主程序调用该模块进行加解密EVRC的语音的合成或分解；
[0047]2)合成数据:当数据需要合成时，首先对数据进行缓存输入，接着进行适合EVRC编码的语音FFT映射变换，随后进行语音增强，最后将合成后的语音数据进行缓存，并随时钟顺序输出；
[0048]3)分解数据:当数据需要分解时，首先对数据进行缓存输入，接着进行适合EVRC编码的语音FFT映射逆变换，最后将分解后的语音数据进行缓存，并随时钟顺序输出。
[0049]所述的语音加解密算法模块1-2-2用于实现抗8K速率EVRC编码的语音加密和解密运算，包含主程序调用、缓存输入、确定加/解密参数、频域加/解密、帧置乱/解置乱以及缓存输出共六个步骤组成，具体过程为:
[0050]I)主程序调用:系统运行语音加解密算法模块1-2-2时，主程序调用该模块进行加密或解密运算；
[0051]2)加密数据:加密语音时，首先缓存输入数据，其次确定本次语音信号进行EVRC编码的特征参量，即确定话音参数声源特性及声源信号特性，，接下来依次对缓存的数据进行频域加密和帧置乱加密，最后将加密后的语音数据缓存，并随时钟顺序输出；
[0052]3)解密数据:解密语音时，首先缓存输入数据，其次确定本次语音信号进行EVRC编码的特征参量，即确定话音参数声源特性及声源信号特性，，接下来依次对缓存的数据进行帧置乱解密和频域解密，最后将解密后的语音数据缓存，并随时钟顺序输出。
[0053]如图1所示的结构可知，本发明利用所提供的语音信号I/O接口模块，将加解密系统与码分多址复用2000 (CDMA2000)手机语音输入、输出接口相连接，从而实现语音加解密的功能。应用本发明的装置语音信号从语音输入设备进入语音信号I/O接口模块，接下来通过A/D转化模块被发送至FPGA芯片模块中通过加解密算法模块进行加密，随后信号被送回A/D转化模块，由语音信号I/O接口送出，经由CDMA2000手机射频输入CDMA2000网络；类似地，加密语音在经过CDMA2000网络后，由CDMA2000手机接收，接下来被送入语音信号I/O接口模块，经由A/D转化模块，送入FPGA芯片模块通过加解密算法模块进行解密，随后，解密的信号再次被发送至A/D转化模块，经由语音I/O接口模块，送入语音信号输出设备输出。
[0054]如图2所示的系统原理图可知，本发明装置主要包括三大部分:FPGA模块1、A/D转换算法模块2以及电源管理模块3。所属的FPGA模块I包括FPGA芯片模块1_1与FlashPROM模块1-2。加解密算法包括抗EVRC语音变换算法模块1_2_1以及抗EVRC语音加解密算法模块1-2-2。A/D转化模块2以及电源管理模块3包括锂电池模块3-1以及变压芯片模块3-2。
[0055]系统的工作过程如下:系统上电后，首先进行各部分的初始化配置，过程如下:Flash PROM模块1_2在FPGA芯片模块1_1的引导下将加解密算法写入FPGA芯片模块1_1中，完成对其的初始化配置。随后，FPGA芯片模块1-1初始化信息，确定相关的运行参数。各模块的初始化完成后，系统开始进行语音加解密，语音加密的过程如下:语音信号从语音输入设备经由语音信号I/O接口送入A/D转化模块2。该模块在时钟信号的控制下，将A/D转换模块2处理的模拟信号转化为数字信号送入FPGA芯片模块1-1。FPGA芯片模块1_1随后依次调用语音变换算法模块1-2-1，语音加解密算法模块1-2-2，在时钟信号的控制下完成信号的接收、加密以及发送的过程，重新送入A/D转化模块2。随后，信号被重新转化为模拟信号，经由语音信号I/O接口送入CDMA2000手机，射频输入CDMA2000网络，完成加密过程。语音解密过程如下:加密语音从CDMA2000手机输入语音信号I/O接口，随后被送入A/D转化模块2，在时钟信号的控制下转化成数字信号。接下来，信号被送入FPGA芯片模块1-1，模块在时钟信号的控制下，依次调用语音变换算法模块1-2-1、语音加解密算法模块1-2-2，完成信号的接收、解密以及发送的过程，重新送入A/D转化模块2，恢复成模拟信号。随后，信号被送入语音信号I/o接口，最后,在语音输出设备中输出。
[0056]如图3所示核心硬件工作示意图可知，FPGA芯片模块利用特定的芯片配置管脚从Flash PROM模块中读取所保存的加解密算法对FPGA芯片进行配置，接下来，FPGA芯片模块对信号预处理中的A/D转化模块进行初始化配置，令其进入正常的工作状态。随后，系统开始执行语音加解密任务。
[0057]首先，A/D转化模块在时钟信号模块给出的时钟信号的控制下，将原始EVRC语音数据通过数据I/O管脚送入FPGA芯片模块。FPGA芯片模块则顺序使用语音变换算法模块、语音加解密算法模块，实现对原始语音的加密。随后，将加密后的信号送入A/D转化模块，转化为模拟信号输出。解密过程则是上述过程的逆过程。首先A/D转化模块在时钟信号的控制下，将加密的抗EVRC编码的语音数据通过数据I/O管脚送入FPGA芯片模块。FPGA芯片模块则顺序使用语音变换算法模块、语音加解密算法模块，实现对原始语音的解密。最后，将解密后的信号送入A/D转化模块，转化为模拟信号输出。
[0058]所述的EVRC语音变换算法模块采用了语音映射变换、语音增强等技术对信号进行处理，实现CDMA2000的语音变换；所述的语音加解密算法模块采用了频域加/解密算法、帧置乱/解置乱算法等技术，实现对EVRC压缩编码信号的加解密处理。
[0059]图4所示为本发明的模块间接口电路逻辑示意图。由图可知，系统上电后，FlashPROM模块在FPGA芯片输出的时钟信号CCLK的引导下，将配置信息通过DO输入FPGA芯片的配置管脚，确定芯片的内部结构。随后，芯片在时钟信号fsO (帧同步0)、sclk0 (时钟同步0),fsl (巾贞同步l)、sclkl (时钟同步I)的控制下,从DoutO (数据输出O)与Doutl (数据输出I)输出信号对A/D转换模块进行初始化配置，使其A/D转换模块采样频率固定为8KHz，fsO (帧同步0)，fsl (帧同步I)的频率固定为8KHz，sclkO (时钟同步0)、sclkl (时钟同步I)的频率固定为2.048MHz。系统的工作流程如下:
[0060]EVRC语音信号上行部分:语音信号从语音输入设备输入至上行语音信号I/O接口，随后被送入A/D转换模块，经上行A/D模块采样量化后，语音信号流在sclkO (时钟同步0)、fs0 (帧同步O)的作用下，从DinO (数据输入O)管脚输入至FPGA芯片模块的数据I/O管脚。在FPGA芯片模块中进行如图3所描述的语音标准接收后，进行加密，最后语音标准输出。加密的语音信号流在sclkO (时钟同步0)、fs0 (帧同步O)的作用下，从DoutO(数据输出O)管脚输至上行A/D模块进行数模变换，最后由上行语音信号I/O接口输出至CDMA2000手机，并射频发送。
[0061]EVRC语音信号下行部分:加密语音由CDMA2000手机接收后，输入至上行语音信号I/o接口，随后被送入下行A/D模块，经下行A/D模块采样量化后，语音信号流在SClkl (时钟同步l)、fsl (帧同步I)的作用下，从Dinl (数据输入I)管脚输入至FPGA芯片模块的数据I/O管脚。在FPGA芯片模块中进行如图3所描述的语音标准接收后，进行解密，最后语音标准输出。解密后的语音信号流在sclkl (时钟同步l)、fsl (帧同步I)的作用下，从Doutl (数据输出I)管脚输出至下行A/D模块进行数模变换，最后由语音输出设备输出。
[0062]如图5所示为本发明的电路原理图。系统由锂电池供电，在打开开关后，变压芯片将电池所供3.7V电流转换为各模块所需电压并送出。系统上电后，FPGA芯片引导FlashPROM模块，对FPGA芯片进行初始化配置，在配置完成后，由FPGA芯片向A/D芯片发送初始化命令进行初始化设置。初始化完成后，晶振产生的时钟信号经A/D芯片中分频模块的处理，变为系统所需的时钟信号送入各个模块各模块。在EVRC语音上行过程中，本地语音信号从I/O接口的上行输入端送入，进入上行A/D芯片进行采样量化转变为数字信号并送入FPGA芯片进行加密，最后经由上行A/D芯片进行D/A转化后，从I/O接口的上行输出端输出。在EVRC语音下行过程中，手机接收的语音信号由I/O接口模块的下行输入端送入，进入下行A/D芯片进行采样量化转变为数字信号并送入FPGA芯片进行解密，最后经由下行A/D芯片进行D/A转化后，从I/O接口的下行输出端输出。
[0063]如图6所示，本发明采用的抗EVRC语音加解密算法整体运行流程图可知，系统在上电后，首先对FPGA模块进行初始化配置，随后开始信号的加解密过程。首先将接收的外部串行信号转化为所需要的内部并行信号，随后，将信号送往加密端或解密端。在加密端，程序首先调用语音变换算法模块，将送来的语音信号分解为特定的适合EVRC语音加密的格式；随后，调用信号加密算法模块，对语音信号按照特定的方式进行加密；接下来，调用语音变换算法模块，将信号合成为适合类语音信号发送的格式，并添加相关的同步信息，发送出去。在解密端，程序首先调用语音变换算法模块，将送来的加密的EVRC语音信号按照搜索得到的同步信息分解为特定的语音解密格式；随后，调用信号解密算法模块，对类语音信号按照特定的方式进行解密；接下来，调用语音变换算法模块，将信号合成为适合语音信号发送的格式；最后，将接收的语音信号转化成为发送所需要的信号，将其串行送出。
[0064]如图7，本发明的语音变换算法模块运行流程，主程序按照信号流程调用模块对送入的数据进行处理。当需要分解数据时，算法首先缓存接收到的数据；随后，对接收的信号数据进行适合EVRC编码的语音FFT映射变换，将其转化为适于加密的信号格式；接下来，对信号进行语音增强后，送入缓存区；最后，将缓存的数据按照时钟顺序输出。当需要合成数据时，算法首先缓存接收到的数据；随后，对接收的信号数据进行适合EVRC编码的语音FFT映射逆变换，将其转化为语音信号；接下来，对信号进行语音增强后，送入缓存区；最后，将缓存的数据按照时钟顺序输出。
[0065]如图8，本发明的语音加解密算法模块运行流程如下。主程序按照信号流程调用模块对送入的数据进行处理。当需要加密数据时，算法首先缓存收到的数据，并根据特定的适合EVRC编码信息确定加密时所需的参数；随后，根据所确定的参数，对信号进行频域加密；接下来，对频域加密后的数据进行帧置乱，并将其送入缓存区；最后，将缓存区中的数据按时钟顺序输出。当需要解密数据时，算法首先缓存收到的数据，并根据特定的适合EVRC编码信息确定解密时所需的参数；随后，根据所确定的参数，对信号进行帧解置乱；接下来，对帧解置乱后的数据进行频域解密，并将其送入缓存区；最后，将缓存区中的顺序按时钟顺序输出。
【权利要求】
1.抗增强型变速率编码语音端到端加解密方法，其特征在于:将CDMA2000手机通过语音输入设备、语音输出设备，与抗EVRC端到端加解密装置相连，对手机输入输出信号进行加解密处理；所述的抗EVRC端到端加解密装置由FPGA模块(I)、A/D转换模块(2)以及电源管理模块(3)三部分构成；所述的FPGA模块(I)是一个基于FPGA的核心处理模块，包括FPGA芯片模块(1-1)与Flash PROM模块(1_2)两部分；所述的FPGA芯片模块(1_1)由一块FPGA芯片及其外围电路构成，用于信号的加解密运算；所述的Flash PROM模块(1_2)由两块或两块以上的Flash PROM芯片及其外围电路构成，以串联的形式接到FPGA芯片模块(1-1)的数据下载口，该Flash PROM模块(I_2)中储存了一个抗EVRC加解密算法(1-2-2),用于上电时导入FPGA芯片模块(1-1);所述的A/D转化模块(2)连接FPGA芯片模块(1_1 )，用于信号的模数、数模转化，连接外部声音产生/采集工具，用于将加/解密前/后的信号送入/送出抗EVRC端到端加解密装置；所述电源管理模块(3)用于对抗EVRC端到端加解密装置提供电流，包括锂电池模块(3-1)与变压芯片模块(3-2);所述的锂电池模块(3-1)的输出端连接变压芯片模块(3-2)的输入端，为其提供电流；所述的变压芯片模块(3-2)的输出端分别连接FPGA模块(I)与A/D转化模块(2)，为抗EVRC端到端加解密装置提供工作电压。
2.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的FPGA芯片模块(1-1)以xc3sl500-4fg676型号的FPGA芯片为加解密运算核心，构建包含FPGA芯片的FPGA模块，作为整个加解密抗EVRC端到端加解密装置的硬件平台。
3.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的Flash PROM模块(1-2)以两片或两片以上型号为xcf04s的Flash PROM芯片串联接到FPGA芯片模块(1-1)的下载口，其中储存了抗EVRC加解密算法(1-2-2),在上电时加载入FPGA芯片。
4.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的A/D转化模块(2)采用了两片型号为TLC320AD50I的A/D芯片分别进行数模、模数转化，为抗EVRC端到端加解密装置提适合EVRC编码加解密的语音信号。
5.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的锂电池模块(3-1)能储存并提供3.7V的直流电流，并通过变压芯片模块(3-2)将其转化为+5V、-5V、+3.3V、+2.5V和+1.2V电压，其中，变压芯片模块(3_2)对信号预处理模块提供+5V、-5V与+3.3V的电压，向FPGA模块(I)提供+3.3V，+2.5V和+1.2V的电压。
6.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的抗增强型变速率编码语音端到端加解密方法由语音变换算法(1-2-1)以及抗EVRC语音加解密算法(1-2-2)组成，抗EVRC语音加解密算法(1-2-2)在抗EVRC端到端加解密装置上电后自动加载到FPGA芯片模块(1-1)中，抗EVRC端到端加解密装置工作后，该加解密算法调用语音变换算法模块(1-2-1)以及抗EVRC语音加解密算法(1-2-2)来实现整个算法，其具体过程如下: I)抗EVRC端到端加解密装置初始化:抗EVRC端到端加解密装置上电后，Flash PROM模块(1-2)在FPGA芯片模块(1-1)的引导下，将抗EVRC语音加解密算法(1_2_2)导入FPGA芯片模块(1-1)中，确定FPGA芯片模块(1-1)内部的电路连接，随后，FPGA芯片模块(1-1)初始化； 2)加密数据:当FPGA芯片模块(1-1)从A/D转化模块(2)接收到EVRC语音信号后，首先运行把串行输入的二进制数字信号变换成相对应的数据信号；接着运行语音变换算法(1-2-1)，将信号分解成长度为20ms的帧；然后运行抗EVRC语音加解密算法(1-2-2)，对语音数据信号进行加密；再运行语音变换算法(1-2-1)，对加密后的信号进行合成，并加上同步信号；最后把数据信号变换成相对应的二进制数字信号串行送入A/D转化模块(2)； 3)解密数据:当FPGA芯片模块(1-1)从A/D转化模块(2)接收到加密的EVRC语音信号后，首先把串行输入的二进制数字信号变换成相对应的数据信号；接着运行语音变换算法(1-2-1)，对信号进行同步并将其分解成长度为20ms的帧；然后运行抗EVRC语音加解密算法(1-2-2)，对语音数据信号进行解密；再运行语音变换算法(1-2-1)，将解密后的信号合成语音信号；最后把数据信号变换成相对应的二进制数字信号串行送入A/D转化模块(2)。
7.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的语音变换算法(1-2-1)用于实现EVRC加解密语音信号的合成和分解运算，包含主程序调用、缓存输入、语音映射变换/逆变换、语音增强以及缓存输出共五个步骤，具体方法为: 1)主程序调用:抗EVRC端到端加解密装置在抗EVRC端到端加解密装置在运行语音变换算法(1-2-1)时，主程序调用该模块进行EVRC加解语音的合成或分解； 2)合成数据:当数据需要合成时，首先对数据进行缓存输入，接着进行适合EVRC编码的语音FFT映射变换，随后进行语音增强，最后将合成后的语音数据进行缓存，并随时钟顺序输出； 3)分解数据:当数据需要分解时，首先对数据进行缓存输入，接着进行适合EVRC编码的语音FFT映射逆变换，最后将分解后的语音数据进行缓存，并随时钟顺序输出。
8.根据权利要求1所述的抗增强型变速率编码语音端到端加解密方法，其特征在于:所述的抗EVRC语音加解密算法(1-2-2)用于实现EVRC语音的加密和解密运算，包含主程序调用、缓存输入、确定加/解密参数、频域加/解密、帧置乱/解置乱以及缓存输出共六个步骤组成，具体过程为: 1)主程序调用:抗EVRC端到端加解密装置运行抗EVRC语音加解密算法(1-2-2)时，主程序调用该模块进行加密或解密运算； 2)加密数据:加密语音时，首先缓存输入数据，其次确定本次语音信号进行EVRC编码的加密参数，即确定话音参数声源特性及声源信号特性，接下来依次对缓存的数据进行频域加密和帧置乱加密，最后将加密后的语音数据缓存，并随时钟顺序输出； 3)解密数据:解密语音时，首先缓存输入数据，其次确定本次语音信号进行EVRC编码的解密参数，即确定话音参数声源特性及声源信号特性，接下来依次对缓存的数据进行帧置乱解密和频域解密，最后将解密后的语音数据缓存，并随时钟顺序输出。
【文档编号】G10L19/24GK104185173SQ201310197094
【公开日】2014年12月3日 申请日期:2013年5月23日 优先权日:2013年5月23日
【发明者】蒋睿, 郝婷婷, 许蓓蓓, 方颉翔 申请人:东南大学常州研究院