一种基于dsp的低速语音编解码模块的制作方法
【技术领域】
[0001]本发明公开了一种基于DSP的低速语音编解码模块，属于语音信号处理技术领域。
【背景技术】
[0002]语音信号处理是现代通信中不可或缺的组成部分，随着对通信质量要求的越来越高，需要用尽可能低的数码率来获得尽可能好的合成语音质量。
[0003]语音信号处理领域，现有的技术中语音编解码一般采用专用语音编解码芯片和处理器合作，同时辅以外部音频AD/DA芯片的方法来实现，存在模块集成度低、体积大、速率不够低(最低达到2kbps)等缺点。
[0004]故此，现有的语音编解码模块在处理及实现复杂度更高，速率要求更低的语音编解码算法方面很难达到现代语音信号处理的发展需求。
【发明内容】
[0005]本发明的目的就是为了解决上述问题而提供一种基于DSP的低速语音编解码模块。
[0006]本发明通过以下技术方案来实现上述目的。
[0007]本发明包括发音频调理单元、收音频调理单元、AD/DA单元、DSP处理单元、FPGA辅助处理单元、电源处理单元，还包括与DSP处理单元连接的FLASH存储器和外部时钟。
[0008]其中，所述DSP处理单元采用型号为TMS320VC5510的DSP芯片，替代现有技术中的专用语音编解码芯片和处理器，主要用于低速语音编解码算法的实现，以及通过McBsp(Multichannel Buffered Serial Ports,多通道缓冲串行接口)接口连接AD/DA单兀进行控制和数据收发；DSP处理单元与FPGA辅助处理单元之间通过异步EMIF(External MemoryInterface,外部存储器接口)接口连接,用于传输控制指令和语音数据包；DSP处理单元与FLASH存储器之间也通过异步EMIF接口进行数据交互。
[0009]所述FPGA辅助处理单元主要用于DSP并行数据与外部CPU异步串口之间数据转换，通过FPGA程序可对收发数据进行加密。
[0010]所述FLASH存储器用于存储DSP运行程序，模块上电时DSP处理单元从FLASH存储器中加载启动程序。
[0011]本发明中，语音发送时低速语音编解码模块接收模拟语音信号，经过发音频调理单元后，通过AD/DA单元进行AD采样，转换成数字信号后，送到DSP处理单元进行低速语音编码，通过DSP处理单元的并行数据口将数据送到FPGA辅助处理单元，由FPGA辅助处理单元打成数据包通过异步串口送出。语音接收时FPGA辅助处理单元接收异步串口送来的语音数据包，通过并行数据口送到DSP处理单元进行语音解码后，通过通过AD/DA单元进行模数转换，转成模拟信号经收音频调理单元放大后送出。
[0012]本发明的技术优势在于: 由以上所述可知，本发明采用了采用型号为TMS320VC5510的DSP芯片，替代现有技术中的专用语音编解码芯片和处理器，通过低速语音编解码算法实现低速语音编解码，降低了硬件复杂度，提高了模块集成度，并提高了语音信号处理能力(速率可低1200bps和600bps)，因此具有良好的可靠性和灵活性。
【附图说明】
[0013]图1:本发明结构框图。
[0014]图2:本发明应用于某系统的结构框图。
【具体实施方式】
[0015]以下结合附图对本发明作进一步具体描述。
[0016]如图1所示,本发明包括发音频调理单元、收音频调理单元、AD/DA单元、DSP处理单元、FPGA辅助处理单元、电源处理单元，还包括与DSP处理单元连接的FLASH存储器和时钟单元。
[0017]模块上电后，所述DSP处理单元从Flash存储器中启动程序。语音发送时:模拟语音信号经过发音频调理通路后，通过AD/DA单元进行AD采样转换成数字信号后，送到DSP处理单元进行低速语音编码，通过DSP处理单元的并行数据口将数据送到FPGA辅助处理单元，由FPGA辅助处理单元打成串行数据包通过异步串口发送出去。语音接收时:FPGA辅助处理单元接收从异步串口送来的语音数据包，通过并行数据口送到DSP处理单元进行语音解码后，通过AD/DA单元进行数模转换，转成模拟信号经收音频调理单元放大后送给耳机话筒组。
[0018]如图2所示，图2为本发明应用于某通信电台的结构框图。通信电台通过基于DSP的低速语音编解码模块实现数字话音通信功能。发射时，基于DSP的低速语音编解码模块接收接口控制模块的模拟话音，经过采样、语音编码后送到综合信号处理模块进行调制、上变频处理后送到信道模块，经过激励放大后通过天线发射出去；接收时，从天线接收的信号经信道模块接收处理后，送到综合信号处理模块进行解调，重新组帧后送给基于DSP的低速语音编解码模块，由基于DSP的低速语音编解码模块进行语音解码、数模转换后的模拟话音送到接口控制模块。
【主权项】
1.本发明一种基于DSP的低速语音编解码模块，包括DSP处理单元、AD/DA单元，FPGA辅助处理单元、FLASH存储器，其特征在于，还包括收发音频调理单元，DSP处理单元与FPGA辅助处理单元的外部时钟及模块的电源处理单元，模块尺寸为60mmX 40mmX 6mm。2.语音编解码模块可以通过收、发音频调理单元直接连接耳机话筒组进行话音收发后编解码，并采用通用异步串口传输编解码数据。3.根据权利要求1所述的一种基于DSP的低速语音编解码模块，其特征在于:所述DSP处理单兀与所述FPGA辅助处理单兀之间通过异步EMIF (External Memory Interface,外部存储器接口)接口连接，用于传输控制指令和语音数据包。4.根据权利要求3所述的一种基于DSP的低速语音编解码模块，其特征在于:FPGA辅助处理单元主要用于DSP并行数据与外部串行数据之间进行转换，还可通过FPGA辅助处理单元进行收发数据加密。
【专利摘要】本发明涉及一种基于DSP的低速语音编解码模块，包括AD/DA单元，DSP处理单元，FLASH存储器，发音频调理单元，收音频调理单元，FPGA辅助处理单元，时钟单元及电源处理单元，DSP处理单元与FPGA辅助处理单元之间通过异步EMIF进行连接，DSP处理单元与AD/DA单元之间通过McBsp连接。本发明在较小的外形尺寸下具备较高性能的DSP处理单元、音频AD/DA单元，由FPGA辅助处理单元负责对外接口，提高了语音信号处理能力，具备良好的可靠性和灵活性，可满足多种速率的语音编解码算法处理及实现。
【IPC分类】G10L19/24
【公开号】CN105513603
【申请号】CN201410545883
【发明人】吴克平, 王友文
【申请人】北京海格神舟通信科技有限公司
【公开日】2016年4月20日
【申请日】2014年10月16日