专利名称：强化抗腐蚀的制程组件的制作方法
技术领域：
本发明是有关于一种制程组件，其围绕在一等离子体腔室内的一半导体工作件的周围，以改善工作件表面上的等离子体能量分布的空间均匀性。特别是，本发明是有关于一种氟碳聚合物层，其覆盖在制程组件的上表面，其可抗等离子体腐蚀、减少蚀刻过程中粒子的污染以及提高制程组件的寿命。
背景技术：
半导体制程包括一系列的制程步骤，以于一半导体工作件中制造出许多定义的集成电路，此半导体工作件例如是应用于电路设计的硅晶圆。其中一重要的制程即是等离子体蚀刻制程，其用以将一罩幕材料层的图案转移至罩幕底下的另一膜层，罩幕底下的膜层例如是导电层或是介电材料层，而等离子体蚀刻即是将该膜层材料由该晶圆表面移除。
等离子体蚀刻是在如图1所绘示的等离子体反应室中进行。反应室100包括一腔室110，其包括一侧壁112、一底部114以及一顶部160。腔室110包括位在中间的一制程区118，其所涵盖的体积约为5,000至50,000cm3。反应室100更包括一制程气体供应器120，其用以提供气体以使气体经一气体歧管162进入腔室110内，以及一气体分配盘或莲蓬头164，其位于腔室110的顶部160。制程的排出气体，其例如是用尽的气体或蚀刻产物，通过泵140而排出腔室110外。另外，节流阀145控制腔室110内的压力。而接地的侧壁112、底部114、顶部160以及莲蓬头164一般都是用铝所制成，其是通过电镀铝于腔室110的内表面。腔室110还包括基座130，其用以支撑一半导体晶圆190。基座130通过一支撑绝缘物132而与底部114电性隔离，且基座130会通过一射频(RF)匹配网络155而连接至一射频(RF)电源供应系统150。
控制系统180包括一CPU 182、一内存184以及支持电路186。CPU 182是耦接至反应室100的多个组件以操作此些组件。内存184可以是任何计算机可读媒体，其例如是随机存取内存(RAM)、只读存储器(ROM)、软盘、硬盘或其它形式的数字储存器，其对于反应室100或CPU 182可以是区域的或是远程的。而在内存184内系存有软件例行程序或是一系列的程序指令，当CPU 182执行时，可以使腔室100进行预定的制程。
当欲使用等离子体反应室100对晶圆150上的一材料层进行蚀刻时，首先利用泵140将腔室110抽真空以使腔室110内的压力低于1mTorr。之后将晶圆由保持在接近真空的加载转移腔室(未绘示)中移入腔室110内，并且将其放置于基座130上。在介电蚀刻制程过程中，会利用机械或静电吸附极(未绘示)将晶圆固定住。另外，在基座130的表面上有一些沟槽，沟槽内有冷却气体，其例如是氦气，其用以控制晶圆的温度。
之后，将由多种体积流率的气体组成物所构成的制程气体释放至腔室110内，当腔室110内的压力已稳定在一预定的程度时，开启RF电源系统150以供给制程气体能量而在制程区内形成等离子体鞘(plasma sheath)。可以开启RF匹配网络155以使RF电源供应系统150与制程腔室110内的等离子体有效的耦接。要提高等离子体密度，高等离子体密度定义为每单体积的离子数，可以透过于腔室侧壁112周围放置多个磁铁170以于腔室110内部产生缓慢旋转磁场的方式来达成。磁体可以是通过低频(0.1-0.5Hertz)相AC电流源驱动的电磁铁(未绘示)。另外，磁铁可以是固定在支撑结构(未绘示)上的永久磁铁，其以例如每秒0.1-0.5转的转速旋转。
利用基座130作为一阴极电极，并且将侧壁112、顶部160以及莲蓬头164接地以共同作为一阳极电极，且RF电源系统会在制程区118中产生一负电压。因此实质上DC偏压会形成于等离子体与晶圆之间，而在晶圆上产生有能量的离子撞击，以蚀刻晶圆表面上不想要的部分。当蚀刻完成时，先关闭RF电源系统150，再关闭制程气体的等离子体。
为了使等离子体腔室具有生产性以及可靠性，许多粒子的问题需处理，其中一个问题即是如何维持晶圆表面上的等离子体蚀刻率的均匀性。蚀刻率指的是一材料层由晶圆表面上移除的速率，其为评估一蚀刻制程的效能的重要因素。由于许多定义的集成电路会同时形成，且通过许多定义的制程步骤来制成的集成电路必须非常的确定，因此能够在整个晶圆上方有均匀的蚀刻率是最好的。要在晶圆中心有均匀的蚀刻率是容易的，但是要在晶圆的周缘有均匀的蚀刻率是困难的，这是因为在晶圆边缘处的表面的意外障碍往往会影响等离子体能量的分布。而这样的边缘蚀刻率的问题会因为晶圆尺寸的增加以及集成电路缩小化的发展而更加的严重。
传统一种解决边缘问题的方法是在腔室110内于晶圆190的周围装设一圆形制程组件195。传统制程组件在被腐蚀之前的上表面的对面可以形成等离子体场，并确保晶圆边缘的蚀刻率的均匀性。例如，上表面会与晶圆表面行成一钝角，此角度例如是由120度至135度。由于此角度的方位之故，垂直撞击表面的等离子体离子会往晶圆中心产生横向偏斜，而在晶圆上的较宽区域分散开来，而不会集中在晶圆的边缘。
然而，当制程组件的上表面暴露于某些蚀刻化学物时，其会与蚀刻物产生反应，因此在一段时间之后会被腐蚀。例如，以石英、二氧化硅结晶物所制成的制程组件，当其暴露在氟碳等离子体中时，其例如是CF4，非常容易产生反应。CF4与SiO2的反应会产生蚀刻产物SiF4、CO、CO2以及COF2等等。
制程组件的腐蚀不但会产生大量的粒子污染物，而且还会破坏靠近晶圆周缘的蚀刻率的空间均匀度，而导致更多个缺陷。显然的，腐蚀的表面已丧失其对于等离子体离子分布产生影响的特殊角度。
因此，虽然传统制程组件可以避免靠近晶圆周缘的蚀刻率的空间不均匀问题，但是减少制程组件上表面的腐蚀以及提高其寿命是有需要的。
发明内容
本发明特别能用于氧化物的蚀刻制程以及于半导体制程中其它对于介电材料有高反应性的蚀刻制程。
依据本发明的第一目的，制程组件的部分上表面是被一氟碳聚合物层覆盖住。由于聚合物层是氟碳化物，因此其受到氟碳等离子体气体的影响较小。因此，此膜层可以有效的隔离制程组件以防止反应物质的腐蚀，并且实质的增加制程组件的寿命。
依据本发明的第二目的，聚合物材料的介电常数与制程组件的介电常数相似。这样的安排可以使得在制程过程中靠近晶圆边缘的等离子体性质的空间均匀度得以维持。
依据本发明的第三目的，碳氟聚合物层的厚度是控制在够薄的程度，其例如是1.5mm，以减少聚合物材料与制程组件之间的热膨胀系数(CTE)的差异而造成的冲击。即使聚合物的CTE与制程组件的CTE明显的不同，但由于其厚度的限制因此可以减少在聚合物层上的温度变化的所造成的影响。
图1绘示公知一种用以进行介电质蚀刻的等离子体增强型反应器的示意图；图2绘示公知一种没有进行等离子体腐蚀防护的制程组件的剖面示意图；图3绘示本发明实施例一种制程组件的剖面示意图。组件符号说明100反应室110腔室112侧壁 114底部160顶部 118制程区120制程气体供应器162气体歧管164莲蓬头140泵145节流阀130基座190半导体晶圆132支撑绝缘物155射频(RF)匹配网络 150电源供应系统
180控制系统 182CPU184内存 186支持电路具体实施方式
本发明的制程组件可以在半导体晶圆的表面上提供均匀的等离子体离子并使得等离子体能量分布均匀。并且本发明的制程组件可以防止等离子体中所产生的高反应性物质的腐蚀，因此，可以有效延长寿命，增加产能，减少制程的耗损成本。此外，本发明的制程组件可以应用于等离子体反应器中，例如是美商应用材料公司的介电质蚀刻eMAX系统(DielectricEtch eMAX System)、介电质蚀刻超eCentura系统(Dielectric Etch SupereCentura System)或Centura MxP介电质蚀刻系统(Centura MxP DielectricEtch System)。
图2细部绘示图1的公知基座130、晶圆190和制程组件195的剖面图。晶圆190牢固在静电吸附极(electrostatic chuck)(未绘示)、或e-chuck上。e-chuck系位于嵌着阴极350的介电部件390之上，其中阴极与位于腔室顶的阳极(未绘示)相对应。阴极RF电源供应器150可在阴极350上产生负电压。介电柱360和支撑绝缘体370可用以保护介电质部件390以及位于支撑绝缘体370之内其它的部件，以防止腐蚀。制程组件195环绕在晶圆190周围，基本上，此种制程组件195是一种非常特殊的环状结构，其说明如后，而且其包括一个内环340和外环330。
制程组件195，其横轴厚度极遽变化，使得内环340的厚度小于外环330。此种制程组件195在厚度上的设计可以产生两种功效。其一，厚度较厚的外环330可以在阴极350和腔室顶的阳极周缘附近的RF电源耦合(RF power coupling)提供较高的电阻抗。高的RF阻抗会造成等离子体离子到达外环330下方的阴极350的流通量减少，使得晶圆上的等离子体能量维持在一定范围，达到高的等离子体蚀刻率。其二，厚度较薄的内环340可以提供较低的RF电阻抗，使得等离子体至外环330和晶圆周缘之间的阴极的离子流通量增加。而且，内环340和晶圆190的上表面的高度相同，因此，较薄的内环340可将等离子体鞘(plasma sheath)沿着径向往外延伸至晶圆190周缘以外之处，以减少等离子体鞘改变化而接近晶圆的周缘。
上述的制程组件195在使用上所产生的严重问题是制程组件所使用的材料会因为腔室中等离子体的化学特性而逐渐腐蚀。因此，制程组件的尺寸和形状会影响晶圆周缘等离子体能量的分布，而且腐蚀会使得各种特性改变，例如腔室中进行蚀刻制程的蚀刻速率。当这种改变达到某种程度，将使得产品的品质下降。此外，腐蚀所产生的微粒也会沉积在晶圆上，使得产品产生缺陷。由于内环340的等离子体能量远大于外环330，因此，内环340的腐蚀现象远严重于外环330。
图3绘示本发明的实施例，制程组件420的上表面覆盖着氟碳聚合材料，其材料例如是聚四氟乙烯(PTFE)。
本发明的制程组件相较于公知的制程组件具有多个优点。第一，聚合物的材料暴露在氟碳等离子体环境下呈惰性，可在介电层蚀刻时作为一个良好的绝缘体，防止制程组件的上表面产生化学反应。第二，聚合材料具有相同的介电常数(permittivity或dielectric constant)，可以作为晶圆表面上含有介电层的材料。晶圆表面至制程组件上的介电常数分布均匀有助于其等离子体分布的均匀性。介电层至聚合材料的介电常数极遽的改变，会使得晶圆周缘的蚀刻率产生明显改变。第三、聚合层也可抗腔室中等离子体离子的轰击并可以耐温度的循环变化，以增加制程组件的使用次数并延长其使用寿命。此外，此种制程组件，可以减少重复涂布聚合层在其表面上的情形。
虽然氟碳聚合物材料具有较佳的化学特性和介电特性，但是，在使用时，其热机械特性却有其挑战。更具体地说，此种材料的热膨胀系数(CTE)通常是非常高的，例如是50-200PPM/℃。相反地，石英的热膨胀系数却是非常低的，通常是低于5PPM/℃。因此，当温度改变时，聚合层的热形变将远大于石英，聚合层会歪曲变形而在热涨冷缩时剥落。限制聚合层的厚度，可以减少热膨胀系数差异所造成的影响。另一方面，若是聚合层的厚度太薄，并不能有效使得制程组件隔绝等离子体，忍受等离子体离子的轰击。在一实施例中，聚合层的厚度小于1.5mm，可以避免热膨胀系殊差异的影响，并且可以具有足够的抗腐蚀效果。图3所绘示的聚合层425，相较于晶圆410和制程组件420，其厚度较大些。
将制程组件暴露于等离子体蚀刻环境的射频(RF)讯号中，以测量其寿命(小时数)。本发明的制程组件在温和的等离子体环境中的的RF小时数为500-600RF小时；而公知没有氟碳涂布层的制程组件则为150RF小时。
本发明的制程组件上的氟碳层可以以多种方法制造。当聚合层的厚度较薄时，例如是0.5mm时，其形成的方法，可以采用例如是溅镀的方式，将材料层沉积在制程组件的表面上。当聚合层的厚度较厚，其形成的方法可以采用例如是热涂布法，将材料形成在制程组件的表面上。
前面叙述使用特殊的术语，为了说明，以彻底了解本发明。然而，对于熟悉此技艺者而言，此特定细节很明显地并不是实施本发明的必须条件。在此所选择与所描述的实施例只是为了要对本发明的原理与其实际应用有较佳的解释，借以使熟悉此技艺者可以利用本发明以及适于各种特定用途的不同变化的各种实施例。因此，前面的描述并不排除其它型态，或限制本发明于此特定的型态，换言之，以上所教示的，可以有各种不同的修饰与变化。
权利要求
1.一种制程组件，其用以增进一等离子体蚀刻反应室内的抗腐蚀性，其特征在于，包括一环状物，围绕于一半导体晶圆的周围；以及一聚合物材料层，至少覆盖该环状物的表面。
2.如权利要求1所述的制程组件，其特征在于，该环状物由石英所制成。
3.如权利要求1所述的制程组件，其特征在于，该聚合物材料层为一氟碳材料层。
4.如权利要求1所述的制程组件，其特征在于，该聚合物材料层为聚四氟乙烯。
5.如权利要求1所述的制程组件，其特征在于，该聚合物材料层至少完全覆盖住该环状物的上表面。
6.如权利要求1所述的制程组件，其特征在于，该聚合物材料层不会与等离子体中的蚀刻物反应。
7.如权利要求1所述的制程组件，其特征在于，该聚合物材料层的介电常数与二氧化硅的介电常数相似。
8.如权利要求1所述的制程组件，其特征在于，该聚合物材料层的厚度介于0.5mm至1.5mm之间。
9.如权利要求1所述的制程组件，其特征在于，该聚合物材料层溅镀于该环状物的表面上。
10.如权利要求1所述的制程组件，其特征在于，该聚合物材料层涂布于该环状物的表面上。
全文摘要
一种抗等离子体腐蚀的制程组件，其可以维持等离子体性质的空间均匀性、减少腔室中粒子的产生以及提高制程组件的寿命。一聚合物材料层覆盖住制程组件的上表面。而且此聚合物材料层是氟碳化物且不会与等离子体中的物质反应。此聚合物材料层不仅可保护制程组件免于累进的腐蚀，而且还可以避免腔室中粒子的产生。此聚合物材料层的介电常数系与制程组件的介电常数相似，因此可以维持靠近晶圆周围的等离子体性质的空间均匀性，其例如是蚀刻率。此膜层的厚度是控制在0.5至1.5mm之间，以使此膜层与制程组件之间的热膨胀系数的差异不会使得此膜层由制程组件的上表面剥离下来。
文档编号H01J37/32GK1577765SQ20041005895
公开日2005年2月9日 申请日期2004年7月23日 优先权日2003年7月25日
发明者珍妮弗·Y·桑, 亚娜达·H·库玛, 太许山恩 申请人:应用材料有限公司