电场放射型电子源的制作方法

专利名称：电场放射型电子源的制作方法
技术领域：
本发明涉及一种使用半导体材料通过电场放射来放射电子射线的电场放射型电子源。
背景技术：
以往，作为电场放射型电子源(以下简称为电子源)，众所周知的例如有在美国专利第3665241号等中公开的Spindt型电极。Spindt型电极包括配置有多个微小的三角锥状的发射极芯片的衬底；对具有使发射极芯片的顶端部露出的放射孔的一方发射极芯片绝缘的栅极层。而且，Spindt型电极在真空中，通过使发射极芯片相对于栅极层为负极来外加高压，从发射极芯片的顶端通过放射孔来放射电子射线。
可是，Spindt型电极的制造过程复杂，并且很难高精度地制造多个三角锥状的发射极芯片。因此，在应用于平面发光装置或显示器等的情况下，存在着难以实现大面积化这一问题。另外，在Spindt型电极中，因为电场集中于发射极芯片的顶端，所以当发射极芯片顶端周围的真空度较低，存在残留气体时，由于所放射的电子会使残留气体离子化为正离子。因为该正离子与发射极芯片的顶端碰撞，所以使发射极芯片的顶端受损(例如，离子冲击导致的损伤)。因此，会产生所放射的电子的电流密度和放射效率等不稳定，发射极芯片的使用寿命缩短等问题。因此，为了防止这样的问题产生，有必要在高真空(约10-5Pa～约10-6Pa)下使用Spindt型电极。结果，导致成本提高并且使用起来也不方便。
为了解决这些问题，提出了MIM(金属绝缘层金属)型或MOS(金属氧化物半导体)型的电子源。前者是具有金属-绝缘膜-金属的层叠结构的平面型电子源，而后者是具有金属-氧化膜-半导体的层叠结构的平面型电子源。在这种类型的电子源中，为了提高电子的放射效率(为了多放射电子)，有必要使绝缘膜或氧化膜变薄。可是，如果绝缘膜和氧化膜的膜厚度过薄，则当在层叠结构的上下电极之间外加电压时，有可能破坏绝缘。因为必须防止这种破坏绝缘的情况产生，所以绝缘膜和氧化膜的薄膜化是有限度的。因此，就产生了难以提高电子的放射效率(引出效率)这一问题。
另外，近年，如特开平8-250766号公报所示，提出了使用硅衬底等单晶半导体衬底，通过对该半导体衬底的一个表面进行阳极氧化，形成多孔性半导体层(多孔硅层)，在该多孔性半导体层上形成金属薄膜的电子源(半导体冷电子放射元件)。在该电子源中，在半导体衬底和金属薄膜之间外加电压，使电子放射。
可是，在特开平8-250766号公报中公开的电子源中，因为衬底局限于半导体衬底，所以存在难于大面积化和成本难以下降这样的问题。另外，在放射电子时容易产生间歇现象，容易产生电子放射量不稳。因此，如果应用于平面发光装置和显示器等中，则会产生发光不稳的问题。
在此，本发明人在特愿平10-272340号、特愿平10-272342号中，提出了利用快速热氧化(RTO)技术，例如通过在900℃使多孔性多晶体半导体层(例如，多孔性化的多晶硅层)快速热氧化，形成了存在于导电性衬底和金属薄膜(表面电极)之间，并从导电性衬底注入的电子进行漂移的强电场漂移层(以下，简称为“漂移层”)的电子源。
如图43所示，在该电子源10’中，在导电性衬底即n型硅衬底1的主表面一侧，形成由氧化的多孔性多晶体半导体层构成的漂移层6。在漂移层6上形成由金属薄膜构成的表面电极7。在n型硅衬底1的背面形成欧姆电极2。漂移层6的厚度例如设置为1.5μm。
如图44所示，把电子源10’配置为使表面电极7暴露在真空中。而且，把集电极12配置为使之与表面电极7相对。于是，外加直流电压Vps，使表面电极7相对于n型硅衬底1(欧姆电极2)为正极。而且，外加直流电压Vc，使集电极12相对于表面电极7为正极。由此，从n型硅衬底1注入漂移层6的电子在漂移层6中漂移，通过表面电极7放射(图44中的点划线表示通过表面电极7放射的电子e-的流动)。因此，在表面电极7上，最好使用功函数小的材料。在此，一般把流过表面电极7和欧姆电极2之间的电流称作二极管电流Ips，一般把流过集电极12和电极7之间的电流称作放射电子电流Ie。放射电子电流Ie相对于二极管电流Ips越大(Ie/Ips越大)，电子放射效率越高。在电子源10’中，即使外加在表面电极7和欧姆电极2之间的直流电压Vps是10～20V的低压，也能放射电子。
在电子源10’中，电子放射特性的真空度依赖性小，并且，在放射电子时，不产生间歇现象，能稳定地以较高的电子放射效率放射电子。
如图45所示，漂移层6至少包含导电性衬底即n型硅衬底1的主表面一侧排列的由柱状多晶硅构成的晶粒(半导体结晶)51；在晶粒51的表面形成的薄的氧化硅膜52；存在于晶粒51之间的纳米级的硅微晶体63；硅微晶体63的表面上形成的具有比该硅微晶体63的结晶粒子直径小的膜厚度的绝缘膜的氧化硅膜64。即，在漂移层6内，各晶粒51的表面被多孔化，在各晶粒51的中心部分维持着结晶状态。因此，外加在漂移层6的电场几乎都加在氧化硅膜64上。因此，注入的电子由加在氧化硅膜64上的强电场加速，并在晶粒51间，向着表面沿着箭头A所示的方向漂移。由此，能提高电子放射效率。到达漂移层6的表面的电子是热电子，很容易使表面电极7产生隧道效应，向真空中放射电子。另外，把表面电极7的膜厚度设置为10～15mm左右。
可是，如果用在玻璃衬底等绝缘性衬底上形成了由导电性层(例如金属薄膜)构成的下部电极的衬底代替n型硅衬底1等半导体衬底作为导电性衬底，能实现电子源的进一步大面积化以及低成本化。
图46表示了使用了由玻璃衬底构成的绝缘性衬底11和该绝缘性衬底11的主表面上形成的下部电极8构成的导电性衬底的电子源10’。如图46所示，在电子源10’中，在绝缘性衬底11的主表面上形成由导电性层构成的下部电极8。在下部电极8上形成漂移层6。在漂移层6上形成由金属薄膜构成的表面电极7。在下部电极8上堆积了非掺杂的多晶硅层后，通过阳极氧化处理使该非掺杂的多晶硅层多孔化，再在例如900℃下，利用快速加热法，通过氧化或氮化形成漂移层6。
如图47所示，与电子源10’(参照图44)的情形几乎相同，把电子源10”配置为使表面电极7暴露在真空中，并把集电极12配置为与表面电极7相对。然后，与电子源10’的情形几乎相同，外加直流电压Vps、Vc，从下部电极8注入漂移层6的电子在漂移层6中漂移，通过表面电极7放射。在该电子源10”中，即使外加在表面电极7和下部电极8之间的直流电压Vps是10～20V的低压，也能放射电子。
如图48所示，电子源10”能作为显示器用电子源使用。在图48所示的显示器中，把玻璃衬底14设置为与电子源10”相对。在玻璃衬底14的对面上设置有集电极12和荧光体层15。荧光体层15被涂抹在荧光体层15的表面上，通过由电子源10”放射的电子发出可见光。玻璃衬底14通过图中未显示的垫片与电子源10″隔开。玻璃衬底14和电子源10″之间形成的密封空间是真空状态的。
图48所示的显示器中使用的电子源10″中设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的主表面上排列的多个下部电极8；具有与下部电极8分别重叠形成的多个由氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由多晶硅层构成的分离部6b的漂移层6；在漂移层6上跨着漂移部6a和分离部6b，在与下部电极8交叉的方向上排列的多个表面电极7。
在电子源10″中，在多个下部电极8和多个表面电极7之间夹着漂移层6的漂移部6a。因此，适当选择表面电极7和下部电极8的组，通过在选择的组之间外加电压，使强电场作用在与选择的表面电极7和下部电极8的交点对应的部位的漂移部6a上，使电子放射。总之，与在由表面电极7和下部电极8构成的格子的晶格点上分别配置电子源同样，通过选择要外加电压的表面电极7和下部电极8的组，能从所希望的晶格点放射电子。在表面电极7和下部电极8之间外加的电压是10～20V左右。
图48所示的显示器中使用的电子源10″中，非掺杂的多晶硅层在直到下部电极8的深度都被多孔化。
可是，如图49所示，多晶硅层可以不被多孔化到下部电极8的深度。在这种情况下，下部电极8和漂移部6a之间存在非掺杂的多晶硅层3。
图48所示的显示器中使用的电子源10″具有表面电极7和下部电极8夹着漂移层6而相对为矩阵的所谓单纯矩阵结构。
如图50所示，假设漂移部6a为电阻R。这种情况下，把从多个表面电极7中选择的作为H电平，把未选择的作为L电平，如果把从多个下部电极8中选择的作为L电平，未选择的作为H电平，如图50中的点划线所示，电流I1流过从(H电平的表面电极7)-(电阻R)-(L电平的下部电极8)的路线。可是，在象这样的漂移部6a由电阻R构成的电子源中，存在很多从H电平的下部电极8向着L电平的表面电极7，沿着反方向流动的漏泄电流的路线。因此，电流也流过未选择的晶格点，使电子消耗增加。
可是，图48所示的单纯矩阵结构的电子源10″中的漂移部6a不是电阻。另外，在该电子源10″中，表面电极7、漂移部6a和下部电极8重合的部分分别成为电子源。在此，在各电子源中，如果把电流从表面电极7向下部电极8流动作为正向，各电子源的表面电极7和下部电极8之间的电流、电压特性为非线性的。因此，与假设漂移部6a为电阻R的情况相比，漏泄电流减小了。可是，当实现电子源10″的大面积化时，无法忽视漏泄电流的总电流量。因此，存在着妨碍低耗电化和电子放射效率的高效率化这一问题。
如图51所示，在表面电极7和下部电极8之间，如果把表面电极7一侧作为阳极，形成把下部电极8一侧作为阴极的二极管D，则能防止所述漏泄电流的产生。可是，在图48所示的电子源10″中，各电子源的表面电极7和下部电极8之间未形成二极管D。因此，如图51中的双点划线所示，漏泄电流从H电平的下部电极8流向L电平的表面电极7，妨碍低耗电化和电子放射效率的高效率化的实现。
图56是表示在相关的以往的电子源中，在外加正向电压和反向电压的情况下的电压与电流关系的图表。如图56所示，在以往的电子源中，在正向电流、反向电流中得到若干整流性。可是，在该程度的整流性中，很难充分抑制漏泄电流。
为了解决这样的问题，考虑采用如图52所示的方法构成电子源。即在非掺杂的多晶硅层3的表面一侧，与漂移部6a分开而形成n型多晶硅区域31。然后，在n型多晶硅区域31内的表面一侧，形成p型多晶硅区域32。表面电极7设置为跨在漂移部6a和n型多晶硅区域31的一部分上。在p型多晶硅区域32上设置模拟表面电极17，由此，使模拟表面电极17和下部电极8之间的电流、电压特性中带有整流特性。
可是，在如图52所示的电子源中，n型多晶硅区域41和p型多晶硅区域42设置为与漂移部6a分开，并且有必要把模拟表面电极17设置为与表面电极7分开。因此，当采用单纯矩阵构造的情况下，存在着每单位面积的电子放射面积变小这一问题。
另外，在图48所示的漂移部6a成型的电子源10″中，漂移部6a的与分离部6b的边界附近部的电场强度比漂移部6a的中央部的电场强度大，由此，所述边界附近部的单位面积的电子放射量比漂移部6a的中央部的单位面积的电子放射量多。因此，通过所述边界附近部放射了过剩的电子。
而且，因为所述边界附近部的电场强度大，所以在该边界附近部，漂移部6a的绝缘被破坏(漂移部6a劣化)，有时在下部电极8和表面电极7之间局部流动过大的电流。在这种情况下，由于流过过大的电流，漂移部6a、由导电性薄膜构成的表面电极7、或下部电极8(导电性层)局部发热，表面电极7的老化和漂移部6a的老化程度扩大。另外，所述边界附近部的电场强度之所以比漂移部6a的中央部的电场强度大，是因为漂移部6a的厚度、多孔性程度或氧化或氮化程度方面，漂移部6a的中央部与所述边界附近部不同。
在图43或图46所示的电子源10’、10″中，电子放射特性的真空度依赖性小，并且在放射电子时，不产生间歇现象，能以较高的电子放射效率稳定地放射电子。可是，在电子源10’、10″中，二极管电流Ips如图53中的曲线图P所示的那样随时间变化，放射电子电流Ie如曲线图Q所示的那样随时间变化。即，二极管电流Ips逐渐增加的同时，放射电子电流Ie逐渐减少，所以电子放射效率逐渐下降。在此，如果要抑制放射电子电流Ie随时间的下降，就要增加耗电量。
产生这种问题的原因如以下所述。即在电子源10’、10″中，因为通过氧化多孔性多晶硅层形成漂移部6a，所以很难在漂移层6的整体上形成具有均匀的膜质和膜厚的氧化硅膜52、64(参照图45)。另外，在漂移层6中，如果比较形成硅微晶体63的区域中氧化硅膜64的合计膜厚度与晶粒51的氧化硅膜52的膜厚度，则氧化硅膜52容易变薄。因此，如果在电子源10’、10″上外加驱动电压(直流电压Vps)产生二极管电流Ips，氧化硅膜52、氧化硅膜64或两个氧化硅膜52、64中，在膜厚度薄的部分、缺陷部、含杂质多的部分等逐渐产生绝缘击穿。而且，在产生绝缘击穿的部分，氧化硅膜52、64的电阻值变小，二极管电流Ips随着时间增加。另一方面，用于电子放射的电流减小，放射电子电流Ie随着时间下降。
因此，在显示器等中应用电子源10’、10″的情况下，存在着以下所述问题即伴随着氧化硅膜52、64的绝缘击穿，耗电和发热量逐渐增加，画面的亮度逐渐变暗。
图46或图49所示的电子源10″能作为图54所示的显示器用电子源使用。图54所示的电子源10″中设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的主表面上排列的多个导电性层构成的布线8a(下部电极8)；具有与布线8a分别重叠形成的多个由氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由多晶硅层构成的分离部6b的漂移层6；隔着各漂移部6a分别和布线8a相对的多个表面电极7；共同连接了在漂移层6上与布线8a交叉的方向上排列的多个表面电极7的各列的总线电极25。总线电极25跨着漂移部6a和分离部6b，排列在与布线8a交叉的方向上。因为没必要使总线电极25产生隧道效应，所以与表面电极7相比，能使膜厚度变厚，能实现低电阻化。
该电子源10″也几乎与图48所示的电子源10″一样，通过选择要外加电压的总线电极25和布线8a的组，能从所希望的晶格点放射电子。布线8a为薄长方形，在其长度方向的两个端部上分别形成垫27。总线电极25在其长度方向的两个端部分别与垫28连接。
可是，在如图54所示的电子源10″中，如果电流流过线电极25和表面电极7之间，则从与选择的晶格点对应的漂移部6a放射出过剩的电子，从与选择的晶格点对应的漂移部6a产生绝缘击穿，在布线8a和表面电极7之间产生短路电流。因此，漂移部6a、表面电极7和布线8a的温度升高，电子源全体不断劣化，从而导致可靠性低。即不仅是与选择的晶格点对应的漂移部6a表面电极7和布线8a，也会引起与未选择的晶格点对应的漂移部6a表面电极7和布线8a的劣化。另外，因为从产生了绝缘击穿的漂移部6a放射出过剩的电子，所以当应用于显示器时，特定的象素的亮度变得异常高，并且发光亮度在面内十分不均匀。
图54所示的电子源10″乃至显示器中设置有配置在电子源10″对面的由玻璃衬底构成的荧光屏。
如图55所示，在该荧光屏中，在与电子源10″相对的面上，在电子源10″的各表面电极7上设置有象素31。在此，在各象素31上涂抹形成有三基色即R、G、B三个荧光体单元32a、32b、32c。各象素31之间或各象素31内的荧光体单元32a、32b、32c之间，通过由被称作黑条的黑色图案构成的分离层33来进行分离。
在图54所示的电子源10″中，与图48所示的电子源10″几乎同样，在布线8a的延长方向上，漂移部6a的与分离部6b的边界附近部的每单位面积的电子放射量比漂移部6a的中央部的每单位面积的电子放射量多，通过所述边界附近部过剩地放射电子。因此，存在着以下所述问题即如果缩短象素31间的间隔或减小象素31的尺寸(面积)，就会在各象素31上产生污点，从而难以实现高清晰度的显示器。

发明内容
鉴于以上所述问题的存在，本发明目的在于提供一种与以往相比不缩小单位面积的电子放射面积，就能实现低耗电的电子源(电场放射型电子源)。本发明的另一个目的是提供一种能防止过剩地放射电子的电子源。本发明还有一个目的是提供一种电子放射特性的时间稳定性优良的电子源。本发明还有一个目的是提供一种能作为高清晰度显示器的电子源来使用的可靠性较高的电子源。
本发明的电子源(电场放射型电子源)包括衬底；在衬底的一个表面上形成的导电性层(下部电极)；在导电性层上形成的半导体层；在该半导体层的表面一侧上形成，并且具有由氧化或氮化的多孔性半导体层构成的漂移部的漂移层(强电场漂移层)；在漂移层上形成的表面电极；通过外加电压使表面电极相对于导电性层为正极，从导电性层注入漂移层的电子在漂移层中漂移，并通过表面电极放射；其基本特征在于在导电性层、表面电极、导电性层与漂移部之间的部分、表面电极与漂移部之间的部分中的至少一个中设置有用于抑制流过漂移部的电流中对电子放射无用的电流的电流抑制构件。
根据本发明的第一方案，电流抑制构件是防止电流从导电性层泄漏到表面电极上，从而降低耗电量的漏泄电流防止构件。在这种情况下，与以往相比，单位面积的电子放射面积不缩小就能防止漏泄电流的产生，从而能降低耗电量。
在该电子源中，漏泄电流防止构件最好是具有pn结的半导体层。在这种情况下，利用pn结的整流特性能阻止漏泄电流流动。
漏泄电流防止构件也可以是设置有导电性层一侧的n层和表面电极一侧的p层的半导体层。在这种情况下，利用具有n层和p层的半导体层的pn结的整流特性，就能阻止漏泄电流流动。
当漏泄电流防止构件是设置有导电性层一侧的n层和表面电极一侧的p层的半导体层时，也可以在p层和漂移部之间形成低浓度半导体层。在这种情况下，利用具有n层和p层的半导体层的pn结的整流特性，就能阻止漏泄电流流动。并且，通过低浓度半导体层，能使具有n层和p层的半导体层与漂移部在空间上分开，不受该半导体层的影响就能形成漂移部。
在该电子源中，当衬底是半导体衬底时，导电性层最好包括衬底一侧的n层和表面电极一侧的p层。在这种情况下，能使用一般的硅工艺方法形成导电性层，因为能比较容易地提高导电性层的成形精度，所以能比较容易地实现显示器的高清晰化。
也可以在p层和n层之间设置i层。在这种情况下，与利用pn结的整流特性阻止漏泄电流流动的情况相比，能实现高耐压。
在该电子源中，表面电极最好是用与漂移部进行肖特基接合的材料形成。在这种情况下，利用肖特基接合的整流特性来阻止漏泄电流的流动。另外，因为没必要再另外设置pn结和pin结，所以简化了电子源的结构。
在该电子源中，当在导电性层和漂移部之间设置有低浓度半导体层时，导电性层最好是用与低浓度半导体层进行肖特基接合的材料形成。在这种情况下，也能利用肖特基接合的整流特性阻止漏泄电流的流动。另外，因为没必要再另外设置pn结和pin结，所以简化了电子源的结构。
根据本发明的第二方案，在漂移层上设置有用于分开相邻的漂移部的分离部。而且，电流抑制构件是使漂移部与分离部的边界附近部的电场强度比漂移部的中央部的电场强度小，从而降低耗电量的电场缓和构件。在这种情况下，边界附近部的电场强度比中央部的电场强度小，在漂移部中漂移的电子大部分通过漂移部的中央部，从而能防止过剩地放射电子。并且，因为边界附近部的电场强度比中央部的电场强度小，所以能防止边界附近部的绝缘击穿，并能防止导电性层和表面电极之间局部地流过过大的电流。
在该电子源中，电场缓和构件也可以是在与边界附近部对应的位置上，设置在漂移部与表面电极之间的绝缘膜。如果这样，则当采用配置在多个表面电极和多个导电性层交叉的方向上的矩阵结构时，能用绝缘膜使相邻的表面电极之间绝缘。
电场缓和构件也可以是在对应边界附近部的位置上，设置在导电性层上的绝缘膜。如果这样，当采用配置在多个表面电极和多个导电性层交叉的方向上的矩阵结构时，就能防止干扰的产生。
电场缓和构件也可以是由在与边界附近部对应的位置上，设置在漂移部和导电性层之间的高电阻层，和在与漂移部的中央部对应的位置上，设置在漂移部和导电性层之间的低电阻层构成。在这种情况下，对于表面电极和导电性层，能消除模式上的限制。
电场缓和构件也可以是在与边界附近部对应的位置上，在表面电极上形成的缺口部。在这种情况下，只需变更表面电极的模式，就能防止过剩地放射电子。
电场缓和构件也可以是在与边界附近部对应的位置上，在导电性层上形成的缺口部。在这种情况下，只需变更导电性层的模式，就能防止过剩地放射电子。
根据本发明的第三方案，电流抑制构件是配置在漂移部和表面电极之间，并通过缓和漂移层的电场强度来降低耗电量的电场缓和层。在这种情况下，能使漂移层中容易产生绝缘击穿的部分电场强度减小，从而能防止该部分的绝缘击穿。因此，能提高电子放射效率等电子放射特性的时间稳定性，当应用于显示器等的情况下，能防止画面的亮度随时间变暗。另外，通过设置电场缓和层，使外加在漂移层上的电场强度变小。因此，如果外加在表面电极和导电性衬底之间的电压与不设置电场缓和层的以往的电子源相同时，放射电子电流比不设置电场缓和层的场合小。可是通过提高该电压，能使放射电子电流的大小成为与以往同样的值。
在该电子源中，电场缓和层可以是氮化硅膜或含有氮化硅膜的多层膜。在这种情况下，因为氮化硅膜的电阻率高，所以能使电场缓和层的膜厚度变薄。并且，因为在漂移层中漂移的电子很难在氮化硅膜散乱，所以能防止设置电场缓和层导致的电子放射效率下降。
电场缓和层也可以由氮化硅膜和在该氮化硅膜上配置的氧化硅膜构成。在这种情况下，因为氮化硅膜和氧化硅膜的电阻率高，所以能使电场缓和层的膜厚度变薄。另外，因为表面电极是在氧化硅膜上形成的，所以与在氮化硅膜上形成表面电极的情况相比，容易产生电子向表面电极的移动，从而能提高电子放射效率。
电场缓和层也可以是由氧化硅膜、在该氧化硅膜上配置的氮化硅膜、在该氮化硅膜上配置的另一个氧化硅膜构成。在这种情况下，因为氮化硅膜和各氧化硅膜的电阻率高，所以能使电场缓和层的膜厚度变薄。并且，因为在漂移层中漂移的电子很难在氮化硅膜散乱，所以能防止设置电场缓和层导致的电子放射效率下降。另外，因为表面电极是在另一个氧化硅膜上形成的，所以与在氮化硅膜上形成表面电极的情况相比，容易产生电子向表面电极的移动，从而能提高电子放射效率。
电场缓和层最好是用与表面电极的粘附性好的材料形成。在这种情况下，能抑制表面电极的剥离导致的历时老化和电子放射特性的历时变化。
作为粘附性好的材料，也可以使用氧化铬膜。因为氧化铬膜具有良好的电子透过特性，所以能抑制设置电场缓和层导致的电子放射效率下降。
电场缓和层的电阻值最好与漂移层的电阻值为同一数量级。在这种情况下，与以往不设置电场缓和层的情况相比，不用怎么增加外加在表面电极和导电性衬底之间的电压，就能缓和漂移层的电场强度。
根据本发明的第四方案，电子源包括共同连接多个表面电极的总线电极。而且，电流抑制构件是通过限制表面电极和总线电极之间流动的电流来降低耗电量的过电流保护元件。在这种情况下，如果适当选择总线电极和布线的组，并在选择的组间外加电压，只在选择的总线电极上与布线的交点对应的位置接近的表面电极下的漂移部作用强电场，放射电子。因此，能作为显示器的电子源使用。另外，表面电极能限制漂移部或布线中产生过电流，能抑制其温度升高。因此，能防止劣化范围扩大，从而能提高电子源的可靠性。
过电流保护元件也可以是当表面电极和总线电极之间流过过电流时就断线的构件。在这种情况下，一旦过电流流过特定的表面电极，该表面电极和总线电极之间断线。因此，能防止过电流持续流过特定的表面电极。因此，能防止发热导致的劣化范围的扩大，从而能提高电子源的可靠性。
过电流保护元件也可以是配置在表面电极和总线电极之间的高电阻层。在这种情况下，能防止过电流流过表面电极。因此，能防止发热导致的劣化范围的扩大，从而能提高电子源的可靠性。
过电流保护元件也可以是配置在表面电极和总线电极之间的电阻温度系数为正的热敏电阻层。在这种情况下，一旦过电流流过特定的表面电极使温度上升，侧热敏电阻层的电阻增大，从而限制流过表面电极的电流。因此，能抑制温度的升高，能防止劣化范围的扩大，从而能提高电子源的可靠性。
根据本发明的第五方案，电流抑制构件是通过抑制从漂移部周围放射电子来降低耗电量的电子放射抑制构件。在这种情况下，因为抑制了从漂移部周围放射电子，所以当在显示器中使用电子源时，能防止污点的产生，从而能实现高清晰度的显示器。
电流抑制构件也可以是金属层。在这种情况下，如果使金属层的厚度比电子的平均自由行程大，就能防止漂移部的周围中通过金属层下的部位放射电子。
金属层最好配置在漂移部的周边。在这种情况下，如果金属层的厚度比电子的平均自由行程大，就能在漂移部的整个周边防止电子放射，从而能实现更高清晰度的显示器。
当电子源设置有共同连接多个表面电极的总线电极时，总线电极的一部分能作为所述金属层公用。在这种情况下，如果总线电极的厚度比电子的平均自由行程大，则通过总线电极，就能抑制从漂移部的周围放射电子。因此，当在显示器中使用电子源时，就能防止污点的产生，从而能实现高清晰度的显示器。
当电子源设置有共同连接多个表面电极的总线电极时，最好把总线电极配置在象素的两侧。如果这样，当在显示器中使用电子源时，就能防止污点的产生，从而能实现高清晰度的显示器。


下面简要说明附图。
通过下面的详细说明和附图可以更充分地理解本发明。另外，在附图中，对共同的构成元件采用了相同的参照序号。
图1是本发明实施例1中的电子源(电场放射型电子源)的一部分被截去后的概略立体图。
图2A～图2E是本发明的实施例1中电子源或它的制造过程中的中间体的概要剖视图，表示了该电子源的制造方法。
图3A～图3G是本发明的实施例2中电子源或它的制造过程中的中间体的概要剖视图，表示了该电子源的制造方法。
图4是本发明的实施例3中电子源的概要剖视图。
图5是本发明的实施例4中电子源的概要剖视图。
图6是本发明的实施例5中电子源的概要剖视图。
图7是本发明的实施例6或7中电子源的概要剖视图。
图8是本发明的实施例8中电子源的概要剖视图。
图9是本发明的实施例9中电子源的概要剖视图。
图10是本发明的实施例10中电子源的概要剖视图。
图11是本发明的实施例11中电子源的概要剖视图。
图12是本发明的实施例12中电子源的概要剖视图。
图13是本发明的实施例13中电子源的一部分被截去后的概略立体图。
图14是本发明的实施例14中电子源的一部分被截去后的概略立体图。
图15是本发明的实施例15中电子源的一部分被截去后的概略立体图。
图16A是本发明的实施例16中电子源的概要剖视图。图16B是把图16A所示的电子源的主要部分放大表示的概要剖视图。
图17A～17D是本发明的实施例16中电子源或它的制造过程中的中间体的概要剖视图，表示了该电子源的制造方法。
图18是说明本发明的实施例16中电子源的电子放射机构的原理的图。
图19是本发明的实施例16中使用了电子源的显示器的立体图。
图20是本发明的实施例17中电子源的主要部分的概要剖视图。
图21是本发明的实施例18中电子源的主要部分的概要剖视图。
图22A～22D是本发明的实施例19中电子源或它的制造过程中的中间体的概要剖视图，表示了该电子源的制造方法。
图23是本发明的实施例20中电子源的概略立体图。
图24是本发明的实施例20中电子源的主要部分的概要俯视图。
图25是本发明的实施例20中电子源的主要部分的概要俯视图。
图26是本发明的实施例21中电子源的概略立体图。
图27是本发明的实施例21中电子源的主要部分的概要俯视图。
图28是本发明的实施例22中电子源的概略立体图。
图29是本发明的实施例22中电子源的主要部分的概要俯视图。
图30是本发明的实施例22中电子源的主要部分的概要剖视图。
图31是表示本发明的实施例22中的电子源中温度与电阻值的关系的曲线图。
图32是本发明的实施例23中电子源的概略立体图。
图33是本发明的实施例23中电子源的主要部分的概要俯视图。
图34是本发明的实施例23中电子源的主要部分的概要剖视图。
图35是本发明的实施例24中电子源的概略立体图。
图36是本发明的实施例24中电子源的主要部分的概要俯视图。
图37是本发明的实施例25中电子源的概略立体图。
图38是本发明的实施例25中电子源的主要部分的概要俯视图。
图39是本发明的实施例26中电子源的概略立体图。
图40是本发明的实施例26中电子源的主要部分的概要俯视图。
图41是本发明的实施例27中电子源的概略立体图。
图42是本发明的实施例27中电子源的主要部分的概要俯视图。
图43是以往的电子源的概要剖视图。
图44是说明图43所示的以往电子源的电子放射机构原理的图。
图45是把以往的电子源的主要部分放大表示的概要剖视图，表示了该电子源的电子放射动作。
图46是另一个以往的电子源的概要剖视图。
图47说明了图46所示的以往电子源的电子放射机构的原理。
图48是使用了图46所示的以往的电子源的显示器的立体图。
图49是另一个以往的电子源的概要剖视图。
图50是说明采用了单纯矩阵结构的显示器的动作的模式电路图。
图51是说明另一个采用了单纯矩阵结构的显示器的动作的模式电路图。
图52是另一个以往的电子源的概要剖视图。
图53是表示以往的电子源中二极管电流和放射电子电流随时间变化的曲线图。
图54是另一个以往的电子源的概略立体图。
图55是在使用了电子源的显示器的阴极射线管荧光屏上设置的象素的模式图。
图56是表示在以往的电子源中，当外加了正向电压和反向电压时的电压与电流关系的曲线图。
具体实施例方式
本发明基于在日本申请的特愿2000-344301号、特愿2000-326274号、特愿2000-326276号、特愿2001-145527号和特愿2001-145528号，并全面地组合了其中的内容。
下面，具体说明本发明的若干实施例。但是，各实施例共同的构件，即对结构和功能在实质上是同样的构件采用了共同的参照序号，并省略了重复说明。
实施例1首先，说明本发明的实施例1。
如图1所示，实施例1中的电子源10(电场放射型电子源)中设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的主表面上排列的多个下部电极8；具有与下部电极8分别重叠形成的半导体层20；在俯视图中，与下部电极8分别重叠，在半导体层20上形成的非掺杂多晶硅层3(参照图2E)；在俯视图中，与下部电极8分别重叠，由在多晶硅层3形成的多个由氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由多晶硅层构成的分离部6b的漂移层6(强电场漂移层)；在漂移层6上跨着漂移部6a和分离部6b，在与下部电极8交叉(正交)的方向上排列的多个表面电极7。
下部电极8由铝薄膜构成的导电性层形成。表面电极7由金属薄膜(例如金薄膜)构成的导电性薄膜形成。表面电极7的膜厚度设置为15nm，但是膜厚度不局限于此。漂移层6的厚度设置为1.5μm，该厚度不局限于此。绝缘性衬底11构成衬底。
该电子源10虽然与图48所示的以往的电子源10″具有同样的单纯矩阵结构，但是在半导体层20设置有阻止漏泄电流从下部电极8流向表面电极7的pn结这一点上不同。即如图2E所示，半导体层20中设置有在下部电极8上形成的n层21和该n层21形成的p层22，由此形成了pn结。在表面电极7和下部电极8之间，除了漂移层6还设置有半导体层20。并且，半导体层20构成防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件(逆流阻止部件)。另外，在半导体层20和漂移部6a之间设置的非掺杂多晶硅层3构成低浓度半导体层。这样，因为在p层22和漂移部6a之间形成了低浓度半导体层即非掺杂多晶硅层3，所以半导体层20和漂移部6a在空间上分离。因此，能不受半导体层20的影响形成漂移部6a。
在该电子源10中，与图48所示的以往的电子源10″同样，漂移层6的漂移部6a被夹在多个下部电极8和多个表面电极7之间。因此，如果适当选择表面电极7和下部电极8的组，并在选择的组间外加电压，则在与选择的表面电极7和下部电极8的交点对应的位置的漂移部6a作用强电场，放射电子。总之，与在表面电极7和下部电极8的格子的晶格点分别配置电子源同样，通过选择要外加电压的表面电极7和下部电极8的组，能从所希望的晶格点放射电子。外加在表面电极7和下部电极8之间的电压为10～20V左右。各表面电极7为薄长方形，在其长度方向的两个端部上分别形成垫27。各下部电极8也是薄长方形，在其长度方向的两个端部上分别形成垫28。
该电子源10的漂移部6a与图45所示的漂移层6同样，至少包含在绝缘形衬底11的一个表面一侧排列的由柱状多晶硅构成的晶粒(半导体结晶)51；在晶粒51的表面上形成的薄的氧化硅膜52；存在于晶粒51之间的纳米级的半导体微晶体即硅微晶体63；在硅微晶体63的表面上形成的具有比该硅微晶体63的结晶粒子直径小的膜厚度的绝缘膜的氧化硅膜64。
这样一来，在该电子源10中，因为在表面电极7和下部电极8之间除了漂移层6，还设置有防止防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件，所以与以往相比，单位面积的电子放射面积没有减小，还能阻止漏泄电流的产生，从而能实现低耗电。这里漏泄电流防止构件由具有设置在漂移部6a和下部电极8之间的pn结的半导体层20构成。因此，只需在漂移部6a和下部电极8之间设置具有pn结的半导体层20，就能利用pn结的整流特性，防止漏泄电流。在该电子源10中，在漂移层6中，从下部电极8注入的电子不会撞击硅微晶体63，由外加在氧化硅膜64上的电场加速后漂移。这时，在漂移层6产生的热量通过柱状晶粒51散热。因此，在放射电子时不会产生间歇现象，从而能以高效率放射电子。
在实施例1中，漂移层6的漂移部6a由氧化的多孔性多晶硅层形成。可是，漂移部6a也可以由氮化的多孔性多晶硅层形成。另外，也可以用把多孔性多晶硅层以外的多孔性半导体层被氧化或氮化后的材料形成。当漂移部6a由氮化的多孔性多晶硅层形成的情况下，图45中的各氧化硅膜52、64都变为氮化硅膜。
在电子源10中，使用金薄膜作为构成表面电极7的导电性薄膜，但是表面电极7的材料并不局限于金。例如，也可以使用铝、铬、钨、镍、白金等功函数小的材料。在此，金的功函数是5.10eV，铝的功函数是4.28eV，铬的功函数是4.50eV，钨的功函数是4.55eV，镍的功函数是5.15eV，白金的功函数是5.65eV。表面电极7也可以由在厚度方向上层叠的多层薄膜电极层构成的导电性薄膜形成。在这种情况下，最上层的薄膜电极层采用耐氧化性良好并且功函数小的材料，最下层的薄膜电极层的材料具有与最上层的薄膜电极层的材料相比更难向漂移层6扩散(总之，漂移层6的材料中的扩散系数小)的性质。
通过采用功函数小并且与漂移层6的粘附性好的表面电极7，能防止表面电极7从漂移层6剥离。由此，能防止表面电极7的断线，从而提高它的历时稳定性。另外，提高了制造时的成品率，从而能降低成本。
最上层的薄膜电极层的材料用例如金，最下层的薄膜电极层的材料可以用铬。可是，作为最下层的薄膜电极层的材料，也可以不用铬，而使用镍、白金、钛、锆、铑、铪、铱或它们的氧化物。作为最下层的薄膜电极层的材料如果使用了铬、镍、白金、钛、锆、铑、铪、铱或它们的氧化物，使最下层的薄膜电极层的材料成本比较低。
在该电子源中，使用铝薄膜作为构成下部电极8的导电性层。可是，下部电极8的材料并不局限于铝，也可以使用铝以外的导电性材料。
下面，参照附图2A～2E就实施例1中的电子源10的制造方法加以说明。另外，在图2A～2E中，只表示了主要部分的剖面。
首先，通过溅射法，在绝缘性衬底11的一个整个表面(图2A中的上表面)上形成(堆积)由所定膜厚度的铝薄膜构成的导电性层。然后，在导电性层上，形成与下部电极8的模式对应成形的保护层。接着，对保护层掩模，通过蚀刻导电性层的不要部分，在绝缘性衬底11的所述表面上形成由成形的导电性层构成的下部电极8。之后，除去保护层，得到具有图2A所示结构的中间体。
接着，在绝缘性衬底11的所述整个表面一侧，例如通过等离子CVD法，形成(堆积)由作为n型杂质添加了磷的n型多晶硅层构成的n层21，得到具有图2B所示结构的中间体。因为n层21是通过等离子CVD法堆积而成，所以能用600℃以下(100℃至600℃)的低温工艺方法形成膜。另外，因为通过等离子CVD法形成膜时，掺杂了n型杂质，所以容易形成n层。
然后，在绝缘性衬底11的所述整个表面一侧，例如通过等离子CVD法，形成(堆积)由作为p型杂质添加了硼的p型多晶硅层构成的p层22，得到具有图2C所示结构的中间体。因为p层22是通过等离子CVD法堆积而成，所以能用600℃以下(100℃至600℃)的低温工艺方法形成膜。另外，因为通过等离子CVD法形成膜时，掺杂了p型杂质，所以容易形成p层。
接着，在n层21和p层22中，为了使与下部电极8不重叠的部位和与下部电极8重叠的部位绝缘，进行氧离子的离子注入。之后，在绝缘性衬底11的所述整个表面一侧，通过例如由等离子CVD法形成所定膜厚度的非掺杂多晶硅层3，得到具有图2D所示结构的中间体。因为非掺杂多晶硅层3是通过等离子CVD法堆积而成，所以能用600℃以下(100℃至600℃)的低温工艺方法形成膜。非掺杂多晶硅层3的形成方法并不局限于等离子CVD法。例如，也可以通过催化剂CVD法形成。催化剂CVD法也能用600℃以下的低温工艺方法形成膜。
在形成了非掺杂多晶硅层3后，使用加入了由55wt％的氟化氢水溶液和乙醇按大约1∶1的比例混合的混合液构成的电解液的阳极氧化处理槽，以白金电极(图中未显示)为负极，下部电极8为正极，边用光照射多晶硅层3，边以所定的条件进行阳极氧化处理。由此，在多晶硅层3中，在与下部电极8重叠的部位，形成多孔性多晶硅层。之后，从阳极氧化处理槽除去电解液，在该阳极氧化处理槽中重新加入酸(例如，大约10％的稀硝酸、大约10％的稀硫酸、王水等)。接着，使用加入了该酸的阳极氧化处理槽，以白金电极(图中未显示)为负极，下部电极8为正极，流过恒电流，氧化多孔性多晶硅层。由此，在与下部电极8重叠的部位，形成由氧化了的多孔性多晶硅层构成的漂移部6a。接着，在漂移层6上，例如使用金属掩模，通过蒸镀法，形成由所定膜厚度(例如15nm)的金薄膜构成的表面电极7。之后，通过形成图1所示的垫27、28，得到图2E所示的电子源10。在此，存在于漂移部6a之间的多晶硅层3和注入了氧离子的部位构成分离部6b。
在实施例1中的阳极氧化处理中，在阳极氧化处理的期间中，使照射在多晶硅层3的表面上的光能一定，电流密度一定，但是也可以把该条件适当变更(例如，可以使电流密度变化)。另外，通过蒸镀形成了变为表面电极7的导电性薄膜，但是导电性薄膜的形成方法并不局限于蒸镀法，例如也可以使用溅射法。
根据所述制造方法，因为在形成膜时，通过掺入杂质形成n层21和p层22，所以能比较容易地形成n层21和p层22。能用相同的成膜装置(例如等离子CVD装置)使n层21和p层22连续成膜。因此，能简单地制造与以往相比单位面积的电子放射面积不缩小，能防止漏泄电流，并能实现低耗电的电子源10。另外，因为半导体层20和低浓度半导体层由多晶硅构成，所以能利用一般的硅工艺方法和液晶显示装置的制造工艺方法，从而能降低成本。
实施例2下面，就本发明的实施例2加以说明。但实施例2中的电子源与实施例1中的电子源10采用同一结构，只是其制造方法不同。因此，下面，参照图3A～图3G，仅就该电子源的制造方法加以说明。另外，在图3A～图3G中，只表示了主要部分的剖面。
首先，通过溅射法，在绝缘性衬底11的一个整个表面(图3A中的上表面)上形成(堆积)由所定膜厚度的铝薄膜构成的导电性层。然后，在导电性层上，形成与下部电极8的模式对应成形的保护层。接着，对保护层掩模，通过蚀刻导电性层的不要部分，在绝缘性衬底11的所述表面上形成由成形的导电性层构成的下部电极8。之后，除去保护层，得到具有图3A所示结构的中间体。
接着，在绝缘性衬底11的所述整个表面一侧，例如通过等离子CVD法，形成非掺杂多晶硅层24，得到具有图3B所示结构的中间体。因为非掺杂多晶硅层24是通过等离子CVD法堆积而成，所以能用600℃以下(100℃至600℃)的低温工艺方法形成膜。
而且，在非掺杂多晶硅层24的与下部电极8重叠的部位，通过离子注入法或杂质扩散法，掺杂n型杂质(例如，磷)，形成n层21，得到具有图3C所示的结构的中间体。接着，在绝缘性衬底11的所述整个表面一侧，例如通过等离子CVD法，形成非掺杂多晶硅层25，得到具有图3D所示结构的中间体。因为非掺杂多晶硅层25是通过等离子CVD法堆积而成，所以能用600℃以下(100℃至600℃)的低温工艺方法形成膜。
而后，在非掺杂多晶硅层25的与下部电极8重叠的部位，通过离子注入法或杂质扩散法，掺杂p型杂质(例如，硼)，形成p层22，得到具有图3E所示的结构的中间体。
接着，在绝缘性衬底11的所述整个表面一侧，通过例如由等离子CVD法形成所定膜厚度(例如1.5μm)的非掺杂多晶硅层3，得到具有图3F所示结构的中间体。因为非掺杂多晶硅层3是通过等离子CVD法堆积而成，所以能用600℃以下(100℃至600℃)的低温工艺方法形成膜。非掺杂多晶硅层3的形成方法并不局限于等离子CVD法。例如，也可以通过催化剂CVD法形成。催化剂CVD法也能用600℃以下的低温工艺方法形成膜。
在形成了非掺杂多晶硅层3后，使用加入了由55wt％的氟化氢水溶液和乙醇按大约1∶1的比例混合的混合液构成的电解液的阳极氧化处理槽，以白金电极(图中未显示)为负极，下部电极8为正极，边用光照射多晶硅层3，边以所定的条件进行阳极氧化处理。由此，在多晶硅层3中与下部电极8重叠的部位，形成多孔性多晶硅层。之后，从阳极氧化处理槽除去电解液，在该阳极氧化处理槽中重新加入酸(例如，大约10％的稀硝酸、大约10％的稀硫酸、王水等)。接着，使用加入了该酸的阳极氧化处理槽，以白金电极(图中未显示)为负极，下部电极8为正极，流过恒电流，氧化多孔性多晶硅层。由此，在与下部电极8重叠的部位，形成由氧化了的多孔性多晶硅层构成的漂移部6a。接着，在漂移层6上，例如使用金属掩模，通过蒸镀法，形成由所定膜厚度(例如15nm)的金薄膜构成的表面电极7。之后，通过形成图1所示的垫27、28，得到图3G所示的电子源10。在此，存在于漂移部6a之间的多晶硅层3、存在于n层21之间的非掺杂多晶硅层24和存在于p层22之间的非掺杂多晶硅层25构成分离部6b。
这样一来，在实施例2中，因为分别在形成非掺杂半导体层即多晶硅层24、25后，通过离子注入法或杂质扩散法掺杂杂质，形成n层21和p层22，所以不依赖于成膜装置，能以良好的控制性控制n层21和p层22的杂质浓度。
实施例3下面，就本发明的实施例3加以说明。实施例3中电子源的基本结构与图1所示的实施例1的电子源几乎相同，如图4所示，只是在p层22上形成漂移部6a这一点上不同。在实施例3中，由p层22和n层21构成的半导体层构成防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件(逆流阻止部件)。
这样，在实施例3中，与实施例1同样，因为在表面电极7和下部电极8之间，除了漂移层6，还设置有防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件，所以与以往相比，单位面积的电子放射面积不缩小，能防止漏泄电流的产生，从而能降低耗电量。
并且，因为在构成漏泄电流防止构件的半导体层和漂移部6a之间未设置实施例1中的非掺杂多晶硅层3，所以结构比实施例1的简化了。
并且，实施例3中的电子源10的制造方法与实施例1或实施例2中的制造方法相比，只是在多晶硅层3中，通过阳极氧化处理，使与下部电极8重叠的部位的全部多孔化这一点上不同。
实施例4下面，就本发明的实施例4加以说明。虽然实施例4中电子源的基本结构与图1所示的实施例1的电子源10几乎相同，但是不同之处在于如图5所示，作为衬底使用了半导体衬底即硅衬底1，图1所示实施例1中的下部电极8由较高浓度的n型硅区域构成的n层21和较高浓度的p型硅区域构成的p层22构成。在实施例4中，由p层22和n层构成的下部电极8构成防止漏泄电流从下部电极流向表面电极7的漏泄电流防止构件。
这样，在实施例4中，与实施例1同样，因为在表面电极7和下部电极之间，除了漂移层6还设置有防止漏泄电流从下部电极流向表面电极7的漏泄电流防止构件，所以与以往相比，单位面积的电子放射面积没有减小，还能阻止漏泄电流的产生，从而能实现低耗电。
因为实施例4的电子源10使用硅衬底1作为衬底，所以能利用离子注入法或杂质扩散法等一般的硅工艺方法形成构成下部电极的n层21和p层22。因此，能提高下部电极的成形精度，并且伴随着下部电极的形成，在衬底的所述表面一侧不会形成段差。因此，能防止表面电极7的断线，并且容易实现显示器的高清晰化。
实施例5下面，就本发明的实施例5加以说明。虽然实施例5中电子源的基本结构与图1所示的实施例1的电子源10几乎相同，但是不同之处在于如图6所示，在p层22和n层21之间存在由低浓度的多晶硅层构成的i层23。即在实施例5中，由p层22、i层23和n层21构成的半导体层构成防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件。
这样，在实施例5中，与实施例1同样，因为在表面电极7和下部电极之间，除了漂移层6还设置有防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件，所以与以往相比，单位面积的电子放射面积没有减小，还能阻止漏泄电流的产生，从而能实现低耗电。并且，因为构成漏泄电流防止构件的半导体层具有pin结，所以与具有pn结的实施例1相比，能提高漏泄电流防止构件的耐压。另外，在其他的实施例中，也可以在p层22和n层21之间设置i层23。
实施例5中的电子源10的制造方法与实施例1或实施例2的场合几乎相同，只是追加了形成i层23的过程，因此省略了对它的说明。
实施例6下面，就本发明的实施例6加以说明。实施例6中电子源的基本结构与图1所示的实施例1的电子源10几乎相同。但是，不同之处在于如图7所示，不设置实施例1中的半导体层，作为表面电极7的材料，使用与漂移部6a之间形成了肖特基接合的材料，防止漏泄电流从下部电极流向表面电极7的漏泄电流防止构件由表面电极7和漂移部6a构成。在此，作为表面电极7的材料可以用Cu、Pd、Ag、Al、Ti、Mn、Pb、Bi、Ni、Cr、Fe、Mg、Pt、Be、Sn、Ba、In、Co、Sb、IrSi、PtSi、Pt2Si、MnSi、Pb2Si、Co2Si、NiSi、Ni2Si、Wsi等。
这样，在实施例6中，因为在表面电极7和下部电极之间，除了漂移层6还设置有防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件，所以与以往相比，单位面积的电子放射面积没有减小，还能阻止漏泄电流的产生，从而能实现低耗电。并且，因为能利用表面电极7和漂移部6a的肖特基接合的整流特性防止漏泄电流，所以没有必要另外设置pn结或pin结，与实施例1～实施例5相比，简化了结构。
实施例7下面，就本发明的实施例7加以说明。实施例7中电子源的基本结构与图7所示的实施例6的电子源10几乎相同。但是，不同之处在于作为下部电极8的材料，使用了与低浓度半导体层即非掺杂多晶硅层3之间形成了肖特基接合的材料，防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件由下部电极8和非掺杂多晶硅层3构成。在此，作为下部电极8的材料可以用Cu、Pd、Ag、Al、Ti、Mn、Pb、Bi、Ni、Cr、Fe、Mg、Pt、Be、Sn、Ba、In、Co、Sb、IrSi、PtSi、Pt2Si、MnSi、Pb2Si、Co2Si、NiSi、Ni2Si、Wsi等。
这样，在实施例7中，因为在表面电极7和下部电极8之间，除了漂移层6还设置有防止漏泄电流从下部电极8流向表面电极7的漏泄电流防止构件，所以与以往相比，单位面积的电子放射面积没有减小，还能阻止漏泄电流的产生，从而能实现低耗电。并且，因为能利用下部电极8和非掺杂多晶硅层3的肖特基接合的整流特性防止漏泄电流，所以没有必要另外设置pn结或pin结，与实施例1～实施例5相比，简化了结构。
实施例8下面，就本发明的实施例8加以说明。实施例8中电子源的基本结构与图46所示的以往的电子源10”几乎相同。但是，有以下不同之处。
即如图8所示，在绝缘性衬底的一个表面上形成由金属薄膜(例如钨薄膜)构成的导电性层8(下部电极)，在导电性层8上，形成具有由氧化的多孔性多晶硅层构成的漂移部6a和在该漂移部6a的周围形成的多晶硅层构成的分离部6b的漂移层6。在漂移层6上，形成由金属薄膜(例如，金薄膜)构成的表面电极7。在此，在形成了导电性层8的绝缘性衬底11的所述整个表面一侧堆积了非掺杂多晶硅层后，通过阳极氧化处理使该非掺杂多晶硅层中与漂移部6a对应的部位多孔化，形成多孔性多晶硅层，例如使用快速加热法，通过氧化多孔性多晶硅层，形成漂移层6。导电性层8的厚度设置为200nm，漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm，表面电极7的厚度设置为15nm。但是，这些数值分别只是一个例子，并不局限于此。在实施例8中，绝缘性衬底11构成衬底。
实施例8中的电子源10的漂移层6中，在形成漂移部6a时，把非掺杂多晶硅层从表面向深度方向多孔化，在未到达导电性层8的途中停止多孔化。因此，由多晶硅层的一部分构成的半导体层3存在于漂移部6a和导电性层8之间。可是，也可以把非掺杂多晶硅层从表面向深度方向多孔化，直到到达导电性层8，使漂移部6a和导电性层8之间不存在半导体层3。
因为实施例8中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程也与电子源10′、电子源10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例8中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例8的电子源10具有以下特征在漂移部6a的与分离部6b的边界附近部分和表面电极7之间存在由氧化硅膜构成的绝缘膜16。即漂移部6a在其中央部堆积了表面电极7，在与分离部6b的边界附近部分堆积了绝缘膜16。在此，绝缘膜16由氧化硅膜构成。可是，绝缘膜16的材料并不局限于氧化硅膜。例如，可以用氮化硅膜。
这样，因为在实施例8的电子源10中，在漂移部6a的与分离部6b的边界附近部分和表面电极7之间存在绝缘膜16，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分，从而能防止通过所述边界附近部分过剩地放射电子。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层和表面电极7之间局部流过过大的电流。另外，在实施例8的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
并且，在实施例8中，绝缘膜16构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件(电场缓和部件)。因为，电场缓和构件由存在于所述边界附近部分和表面电极7之间的绝缘膜16构成，所以当采用在多个表面电极7和多个下部电极8交叉的方向上配置的矩阵结构的情况下，能通过绝缘膜16使相邻的表面电极7之间绝缘。
实施例9下面，就本发明的实施例9加以说明。实施例9中电子源10的基本结构与图46所示的以往的电子源10”几乎相同。但是，有以下不同之处。
即如图9所示，在绝缘性衬底11的一个表面上形成由金属薄膜(例如钨薄膜)构成的导电性层8，在导电性层8上，形成由成形为所定形状的氧化硅膜构成的绝缘膜17。在形成了导电性膜8和绝缘膜17的绝缘性衬底11的所述表面一侧，形成具有由氧化的多孔性多晶硅层构成的漂移部6a和在该漂移部6a的周围形成的多晶硅层构成的分离部6b的漂移层6。在漂移层6上，形成由金属薄膜(例如，金薄膜)构成的表面电极7。在形成了8和绝缘膜17的绝缘性衬底11的所述整个表面一侧堆积了非掺杂多晶硅层后，通过阳极氧化处理使该多晶硅层中与漂移部6a对应的部位多孔化，形成多孔性多晶硅层，例如使用快速加热法，通过氧化多孔性多晶硅层，形成漂移层6。导电性层8的厚度设置为200nm，漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm，表面电极7的厚度设置为15nm。另外，这些数值分别只是一个例子，并不局限于此。在实施例9中，绝缘性衬底11构成衬底。
在实施例9中的电子源10的漂移层6中，在形成漂移部6a时，把非掺杂多晶硅层从表面向深度方向多孔化，在未到达导电性层8的途中停止多孔化。因此，由多晶硅层的一部分构成的半导体层3存在于漂移部6a和导电性层8之间。可是，也可以把非掺杂多晶硅层从表面向深度方向多孔化，直到到达导电性层8，导电性层8上形成漂移部6a，而不存在半导体层3。
因为实施例9中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程也与电子源10′、电子源10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例9中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例9的电子源10具有以下特征在漂移部6a的与分离部6b的边界附近部分和导电性层8之间，在导电性层8上形成绝缘膜17。即漂移部6a在其中央部与导电性层8之间只存在半导体层3，在所述边界附近部分存在半导体层3和绝缘膜17。在实施例9中，绝缘膜17由氧化硅膜构成。可是，绝缘膜17的材料并不局限于氧化硅膜。例如，可以用氮化硅膜。
这样，因为在实施例9的电子源10中，在漂移部6a的与分离部6b的边界附近部分和导电性层8之间，在导电性层8上设置有绝缘膜17，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分。从而能防止通过所述边界附近部分过剩地放射电子。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层和表面电极7之间局部流过过大的电流。另外，在实施例9的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
在实施例9中，绝缘膜17构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件(电场缓和部件)。因为，电场缓和构件由在所述边界附近部分和导电性层8之间，在导电性层8上设置的绝缘膜17构成，所以当采用在多个表面电极7和多个下部电极8交叉的方向上配置的矩阵结构的情况下，能防止干扰的产生。
实施例10下面，就本发明的实施例10加以说明。实施例10中电子源10的基本结构与图46所示的以往的电子源10”几乎相同。但是，有以下不同之处。
即如图10所示，在绝缘性衬底11的一个表面上形成由金属薄膜(例如钨薄膜)构成的导电性层8，在导电性层8上，形成具有由氧化的多孔性多晶硅层构成的漂移部6a和在该漂移部6a的周围形成的多晶硅层构成的分离部6b的漂移层6。在漂移层6上，形成由金属薄膜(例如，金薄膜)构成的表面电极7。绝缘性衬底11的所述表面一侧堆积了非掺杂多晶硅层后，通过阳极氧化处理使该多晶硅层中与漂移部6a对应的部位多孔化，形成多孔性多晶硅层，例如使用快速加热法，通过氧化多孔性多晶硅层，形成漂移层6。导电性层8的厚度设置为200nm，漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm，表面电极7的厚度设置为15nm。另外，这些数值分别只是一个例子，并不局限于此。在实施例10中，绝缘性衬底11构成衬底。
因为实施例10中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例10中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例10的电子源10具有以下特征在漂移部6a的与分离部6b的边界附近部分和导电性层8之间存在高电阻的第一半导体层23b，在漂移部6a的中央部分与导电性层8之间存在低电阻的第二半导体层23a。在第二半导体层23a中掺杂杂质，使它比第一半导体层23b的电阻小很多。在掺杂杂质时，可以利用离子注入法或扩散技术等。
这样，在实施例10的电子源10中，在漂移部6a的与分离部6b的边界附近部分和导电性层8之间存在高电阻的第一半导体层23b，漂移部6a的中央部分与导电性层8之间存在比第一半导体层23b的电阻小得多的第二半导体层23a，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分。因此，能防止通过所述边界附近部分过剩地放射电子。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层8和表面电极7之间局部流过过大的电流。另外，在实施例10的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
在实施例10中，第一半导体层23b和第二半导体层23a构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件。因为电场缓和构件由在漂移部6a的与分离部6b的边界附近部分和导电性层8之间存在高电阻的第一半导体层23b和在漂移部6a的中央部分与导电性层8之间存在低电阻的第二半导体层23a构成，所以能去掉表面电极7和下部电极8各自的模式制约。
实施例11下面，就本发明的实施例11加以说明。实施例11中电子源10的基本结构与图46所示的以往的电子源10”几乎相同。但是，有以下不同之处。
即如图11所示，在绝缘性衬底11的一个表面上形成由金属薄膜(例如钨薄膜)构成的导电性层8，在导电性层8上，形成具有由氧化的多孔性多晶硅层构成的漂移部6a和在该漂移部6a的周围形成的多晶硅层构成的分离部6b的漂移层6。在漂移层6上，形成由金属薄膜(例如，金薄膜)构成的表面电极7。在形成了导电性层的绝缘性衬底11的所述整个表面一侧堆积了非掺杂多晶硅层后，通过阳极氧化处理使该多晶硅层中与漂移部6a对应的部位多孔化，形成多孔性多晶硅层，例如使用快速加热法，通过氧化多孔性多晶硅层，形成漂移层6。导电性层8的厚度设置为200nm，漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm，表面电极7的厚度设置为15nm。另外，这些数值分别只是一个例子，并不局限于此。在实施例11中，绝缘性衬底11构成衬底。
在实施例11中的电子源10的漂移层6中，在形成漂移部6a时，把非掺杂多晶硅层从表面向深度方向多孔化，在未到达导电性层8的途中停止多孔化。因此，由多晶硅层的一部分构成的半导体层3存在于漂移部6a和导电性层8之间。可是，也可以把非掺杂多晶硅层从表面向深度方向多孔化，直到到达导电性层8，导电性层8上形成漂移部6a，而不存在半导体层3。
因为实施例11中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程也与电子源10′、电子源10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例11中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例11的电子源10具有以下特征在与漂移部6a和分离部6b的边界部分重叠的区域，在表面电极7上形成缺口部7a。即漂移部6a在中央部分堆积了表面电极7，但是在所述边界部分不存在表面电极7。在图11的左右方向上，表面电极7的宽度小于漂移部6a的宽度，并且表面电极7的两端比漂移部6a的两端更靠内侧。
并且，因为在实施例11的电子源10中，在与漂移部6a和分离部6b的边界部分重叠的区域，在表面电极7上形成缺口部7a，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分。从而能防止通过所述边界附近部分过剩地放射电子。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层和表面电极7之间局部流过过大的电流。另外，在实施例11的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
在实施例11中，表面电极7的缺口部7a构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件。因此，只需变更表面电极7的模式(总之，只需变更用于使表面电极7成形的掩模)，就能防止过剩地放射电子。
实施例12下面，就本发明的实施例12加以说明。实施例12中电子源10的基本结构与图46所示的以往的电子源10”几乎相同。但是，有以下不同之处。
即如图12所示，在绝缘性衬底11的一个表面上形成由成形为所定形状的金属薄膜(例如钨薄膜)构成的导电性层8，在形成了导电性层8得绝缘性衬底11得所述表面一侧，形成具有由氧化的多孔性多晶硅层构成的漂移部6a和在该漂移部6a的周围形成的多晶硅层构成的分离部6b的漂移层6。在漂移层6上，形成由成形为所定形状的金属薄膜(例如，金薄膜)构成的表面电极7。在形成了导电性层8的绝缘性衬底11的所述整个表面一侧堆积了非掺杂多晶硅层后，通过阳极氧化处理使该多晶硅层中与漂移部6a对应的部位多孔化，形成多孔性多晶硅层，例如使用快速加热法，通过氧化多孔性多晶硅层，形成漂移层6。导电性层8的厚度设置为200nm，漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm，表面电极7的厚度设置为15nm。另外，这些数值分别只是一个例子，并不局限于此。在实施例12中，绝缘性衬底11构成衬底。
在实施例12中的电子源10的漂移层6中，在形成漂移部6a时，把非掺杂多晶硅层从表面向深度方向多孔化，在未到达导电性层8的途中停止多孔化。因此，由多晶硅层的一部分构成的半导体层3存在于漂移部6a和导电性层8之间。可是，也可以把非掺杂多晶硅层从表面向深度方向多孔化，直到到达导电性层8，导电性层8上形成漂移部6a，而不存在半导体层3。
因为实施例12中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程也与电子源10′、电子源10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例12中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例12的电子源10具有以下特征在与漂移部6a和分离部6b的边界部分重叠的区域，在导电性层8上形成缺口部8c。即在和漂移部6a的中央部重叠的部分形成导电性层8，在所述边界部分不形成导电性层8。在图12的左右方向上，导电性层8的宽度小于漂移部6a的宽度，并且导电性层8的两端比漂移部6a的两端更靠内侧。
这样，因为在实施例12的电子源10中，在与漂移部6a和分离部6b的边界部分重叠的区域，在导电性层8上形成缺口部8c，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分。从而能防止通过所述边界附近部分过剩地放射电子。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层8和表面电极7之间局部流过过大的电流。在实施例12的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
在实施例12中，导电性层的缺口部8c构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件。因此，在实施例12中，只需变更导电性层8的模式(总之，只需变更用于使导电性层8成形的掩模)，就能防止过剩地放射电子。
实施例13下面，就本发明的实施例13加以说明。实施例13中电子源10的基本结构与图48所示的以往的电子源10”几乎相同。但是，有以下不同之处。
即如图13所示，设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的一个表面上排列的多个由导电性层构成的下部电极8；具有与下部电极8分别重叠形成的由多个氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由多晶硅层构成的分离部6b的漂移层6；在漂移层6上跨着漂移部6a和分离部6b，在与下部电极8交叉(正交)的方向上排列的多个表面电极7。下部电极8由钨薄膜形成。表面电极7由金薄膜构成的导电性薄膜形成。下部电极8的膜厚度设置为200nm，表面电极7的膜厚度设置为15nm。另外，这些膜厚度并不局限于这些数值。漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.5μm。另外，漂移层6和漂移部6a的厚度并不局限于这些数值。在实施例13中，绝缘性衬底11构成衬底。
在实施例13的电子源10中，与图48所示的以往的电子源10”同样，漂移层6的漂移部6a被夹在多个下部电极8和多个表面电极7之间。因此，如果适当选择表面电极7和下部电极8的组，并在选择的组间外加电压，则在与选择的表面电极7和下部电极8的交点对应的位置的漂移部6a作用强电场，放射电子。总之，与在表面电极7和下部电极8的格子的晶格点分别配置电子源同样，通过选择要外加电压的表面电极7和下部电极8的组，能从所希望的晶格点放射电子。外加在表面电极7和下部电极8之间的电压为10～20V左右。各表面电极7为薄长方形，在其长度方向的两个端部上分别形成垫27。各下部电极8也是薄长方形，在其长度方向的两个端部上分别形成垫28。
因为实施例13中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程以及漂移层6(漂移部6a)的微结构也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例13中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例13的电子源10具有以下特征在漂移部6a的与分离部6b的边界附近部分和表面电极7之间存在由氧化硅膜构成的绝缘膜16。即漂移部6a在其中央部堆积了表面电极7，在所述边界附近部分堆积了绝缘膜16。另外，在漂移部6a的表面一侧，跨着相邻的表面电极7，形成由氧化硅膜构成的绝缘膜26。在绝缘膜26中，漂移部6a的长度方向的两个端部分别与各表面电极7的宽度方向的一端部重叠。
在实施例13中，各绝缘膜16、26由氧化硅膜形成。可是，其材料并不局限于氧化硅膜，例如也可以用氮化硅膜形成。
这样，因为在实施例13的电子源10中，在漂移部6a的与分离部6b的边界附近部分和表面电极7之间存在绝缘膜16，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分，从而能防止通过所述边界附近部分过剩地放射电子。并且，能通过绝缘膜16使相邻的表面电极7之间绝缘。另外，因为在漂移部6a的表面一侧，跨着相邻的表面电极7，形成由氧化硅膜构成的绝缘膜26，所以能防止通过相邻的表面电极7之间的部位放射电子，并能防止干扰。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层和表面电极7之间局部流过过大的电流。另外，在实施例13的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
再者，在实施例13中，绝缘膜16构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件。
实施例14下面，就本发明的实施例14加以说明。实施例14中电子源10的基本结构与图48所示的显示器中使用的电子源10”几乎相同。但是，有以下不同之处。
即如图14所示，设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的一个表面上排列的多个由导电性层构成的下部电极8；具有与下部电极8分别重叠形成的由多个氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由多晶硅层构成的分离部6b的漂移层6；在漂移层6上跨着漂移部6a和分离部6b，在与下部电极8交叉(正交)的方向上排列的多个表面电极7。下部电极8由钨薄膜形成。表面电极7由金薄膜构成的导电性薄膜形成。下部电极8的膜厚度设置为200nm，表面电极7的膜厚度设置为15nm。另外，这些膜厚度并不局限于这些数值。漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm。另外，漂移层6和漂移部6a的厚度并不局限于这些数值。在实施例14中，绝缘性衬底11构成衬底。
在实施例14的电子源10中，与图48所示的以往的电子源10”同样，漂移层6的漂移部6a被夹在多个下部电极8和多个表面电极7之间。因此，如果适当选择表面电极7和下部电极8的组，并在选择的组间外加电压，则在与选择的表面电极7和下部电极8的交点对应的位置的漂移部6a作用强电场，放射电子。总之，与在表面电极7和下部电极8的格子的晶格点分别配置电子源同样，通过选择要外加电压的表面电极7和下部电极8的组，能从所希望的晶格点放射电子。外加在表面电极7和下部电极8之间的电压为10～20V左右。各表面电极7为薄长方形，在其长度方向的两个端部上分别形成垫27。各下部电极8也是薄长方形，在其长度方向的两个端部上分别形成垫28。
因为实施例14中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程以及漂移层6(漂移部6a)的微结构也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例14中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例14的电子源10具有以下特征在漂移部6a的与分离部6b的边界附近部分和导电性层8之间，在导电性层8上形成绝缘膜17。即漂移部6a在其中央部堆积在导电性层8上，在所述边界附近部分形成了绝缘膜17。另外，在漂移部6a的导电性层8一侧，跨着相邻的表面电极7，形成由氧化硅膜构成的绝缘膜37。在绝缘膜37中，漂移部6a的长度方向的两个端部分别与各表面电极7的宽度方向的一端部重叠。
在实施例14中，各绝缘膜17、37由氧化硅膜形成。可是，其材料并不局限于氧化硅膜，例如也可以用氮化硅膜形成。
这样，因为在实施例14的电子源10中，在漂移部6a的与分离部6b的边界附近部分和导电性层8之间，在导电性层8上形成绝缘膜17，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分，从而能防止通过所述边界附近部分过剩地放射电子。并且，在漂移部6a的导电性层8一侧，跨着相邻的表面电极7，形成由氧化硅膜构成的绝缘膜37，所以能防止通过相邻的表面电极7之间的部位放射电子，并能防止干扰。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层和表面电极7之间局部流过过大的电流。另外，在实施例14的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
而且，在实施例14中，绝缘膜17构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件。
实施例15下面，就本发明的实施例15加以说明。实施例15中电子源10的基本结构与图48所示的显示器中使用的电子源10”几乎相同。但是，有以下不同之处。
即如图15所示，设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的一个表面上排列的多个由导电性层构成的下部电极8；在形成了下部电极8的绝缘性衬底11的所述表面一侧形成的漂移层6；在漂移层6上，在与下部电极8交叉(正交)的方向上排列的多个表面电极7。漂移层6具有表面电极7和下部电极8重叠的区域中，在表面电极7一侧形成的由氧化的多孔性多晶硅层构成的漂移部6a；在表面电极7的长度方向相邻的漂移部6a之间形成的由非掺杂多晶硅层构成的分离部6b；在漂移部6a的与分离部6b的边界附近部分和导电性层8之间形成的高电阻的第一半导体层23b；在漂移部6a的中央部分与下部电极8之间形成的低电阻的第二半导体层23a；在下部电极8的长度方向相邻的漂移部6a之间形成的分离部6c。
下部电极8由钨薄膜形成。表面电极7由金薄膜构成的导电性薄膜形成。下部电极8的膜厚度设置为200nm，表面电极7的膜厚度设置为15nm。另外，这些膜厚度并不局限于这些数值。漂移层6的厚度设置为1.5μm，漂移部6a的厚度设置为1.0μm。另外，漂移层6和漂移部6a的厚度并不局限于这些数值。绝缘性衬底11构成衬底。
在实施例15的电子源10中，与图48所示的以往的电子源10”同样，漂移层6的漂移部6a被夹在多个下部电极8和多个表面电极7之间。因此，如果适当选择表面电极7和下部电极8的组，并在选择的组间外加电压，则只在与选择的表面电极7和下部电极8的交点对应的位置的漂移部6a作用强电场，放射电子。总之，与在表面电极7和下部电极8的格子的晶格点分别配置电子源同样，通过选择要外加电压的表面电极7和下部电极8的组，能从所希望的晶格点放射电子。外加在表面电极7和下部电极8之间的电压为10～20V左右。各表面电极7为薄长方形，在其长度方向的两个端部上分别形成垫27。各下部电极8也是薄长方形，在其长度方向的两个端部上分别形成垫28。
因为实施例15中的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程以及漂移层6(漂移部6a)的微结构也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例15中，漂移部6a由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移部6a。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移部6a为氮化的多孔性多晶硅层时，图45中的各氧化硅膜52、64都变为氮化硅膜。
实施例15的电子源10具有以下特征在漂移部6a的与分离部6b的边界附近部分和导电性层8之间存在高电阻的第一半导体层23b；在漂移部6a的中央部分与下部电极8之间存在比第一半导体层23b的电阻电阻小很多的第二半导体层23a。
这样，因为在实施例15的电子源10中，在漂移部6a的与分离部6b的边界附近部分和导电性层8之间存在高电阻的第一半导体层23b；在漂移部6a的中央部分与下部电极8之间存在比第一半导体层23b的电阻电阻小很多的第二半导体层23a，所以所述边界附近部分的电场强度比漂移部6a的中央部分的电场强度小很多。因此，在漂移部6a中漂移的电子的大部分通过漂移部6a的中央部分，从而能防止通过所述边界附近部分过剩地放射电子。并且，因为相邻的漂移部6a之间通过分离部6b或分离部6c分离，所以能防止通过相邻的表面电极7之间的部位放射电子，并能防止干扰。并且，因为所述边界附近部分的电场强度比中央部分的电场强度小，所以能防止所述边界附近部分的绝缘击穿，能防止在导电性层和表面电极7之间局部流过过大的电流。另外，在实施例15的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
在实施例15中，第一半导体层23b和第二半导体层23a构成漂移部6a的与分离部6b的边界附近部分的电场强度比漂移部6a的中央部分的电场强度小的电场缓和构件。因为电场缓和构件由在所述边界附近部分和导电性层8之间存在的高电阻的第一半导体层23b和在漂移部6a的中央部分与下部电极8之间存在的低电阻的构成第二半导体层23a，所以能去掉对于表面电极7和下部电极8的模式制约。
在实施例8～15中，用金薄膜作为形成表面电极7的导电性薄膜。可是，表面电极7的材料并不局限于金。如实施例1所述，可以使用铝、铬、钨、镍、白金等功函数小的材料。另外，使用这些材料时应注意的事项和优点如实施例1所述。
另外，在实施例8～15中，使用钨薄膜作为下部电极8(导电性层)。可是，下部电极8的材料并不局限于钨。可以使用铝、镍、钴、铬、铪、钼、钯、白金、铑、钽、锆中的任何一种。另外，也可以使用这些金属的氧化物或由这些金属中的多种组成的合金膜或这些金属和硅的合金(例如以铝为主成分的Ai-Si合金)或硅化物膜。
而且，也可以用在厚度方向层叠的多层导电性膜构成的导电性层构成下部电极8。在这种情况下，例如，使用铝作为最上层的导电性膜，使用电阻比铝小的铜作为最下层的导电性膜。
实施例16
下面，就本发明的实施例16加以说明。
图16A、16B表示实施例16中电子源10的主要部分的概要剖视图。图17A～17D表示制造该电子源10时的主要过程中的电子源10以它的制造过程中的中间体的剖视图。在实施例16中，使用电阻率与导体的电阻率比较接近的单晶体n型硅衬底1(例如，电阻率大约为0.01Ωcm～0.02Ωcm的(100)衬底)。
在实施例16中电子源10的基本结构与图43所示的以往的电子源10′几乎相同。即如图16所示，在n型硅衬底1的主表面上，形成由氧化多孔性多晶硅层构成的漂移层6。在漂移层6上，形成由氮化硅构成的电场缓和层9。在电场缓和层9上形成由导电性薄膜(例如金薄膜)构成的表面电极7。在n型硅衬底1的背面，形成欧姆电极2。这样，在实施例16中，在n型硅衬底1的主表面上，形成漂移层6。可是，在在n型硅衬底1的主表面和漂移层6之间也可以形成非掺杂多晶硅层。
在实施例16的电子源10中，也能以与图43和图44所示的以往的电子源10′同样的动作原理放射电子。即如图18所示，与以往的场合同样，在表面电极7和n型硅衬底1之间外加直流电压Vps的同时，在集电极12和表面电极7之间外加直流电压Vc。如果适当设置各直流电压Vps、Vc，从n型硅衬底1注入的电子在漂移层6中漂移，通过电场缓和层9和表面电极7放射(图16中的点划线表示通过表面电极7放射的电子e-的流)。表面电极7采用功函数小的材料，表面电极7的膜厚度设置为1～15nm左右。
如图16B所示，漂移层6与图45所示的以往的电子源10′同样，含有由柱状多晶硅构成的晶粒(半导体结晶)51；在晶粒51的表面上形成的薄的氧化硅膜52；存在于晶粒51之间的纳米级的半导体微晶体即硅微晶体63；在硅微晶体63的表面上形成的具有比该硅微晶体63的结晶粒子直径小的膜厚度的绝缘膜的氧化硅膜64。在漂移层6中，把进行后面将描述的阳极氧化处理前的多晶硅层3(参照图17A～D)中包含的晶粒的表面多孔化，在剩下的晶粒51中维持结晶状态。因此，外加在漂移层6上的电场的大部分集中通过氧化硅膜64，注入的电子e-在晶粒51之间，由通过氧化硅膜64的强电场加速，向图16B中的上方漂移。到达漂移层6的表面的电子示热电子，在电场缓和层9几乎不散乱，很容易使表面电极7产生隧道效应，向真空中放射电子。
在电子源10中，放射电子电流Ie相对于二极管电流Ips的比率越大(＝Ie/Ips)，电子放射效率越高。在电子源10中，即使外加在表面电极7和欧姆电极2之间的直流电压Vps是10～20V左右的低压，也能放射电子。在该电子源10中，电子放射特性的真空依赖性变小。并且，在电子放射时，不产生间歇现象，能能稳定地以高的电子放射效率放射电子。
实施例16的电子源10有如下特点在漂移层6和表面电极7之间设置有缓和在外加了直流电压(驱动电压)Vps的状态下漂移层6的电场强度的电场缓和层9。因为电场缓和层9存在于漂移层6和表面电极7之间，所以用电子难于散乱的材料形成它，使在漂移层6中漂移的电子几乎不散乱就能到达表面电极7，并且，它的膜厚度要薄。电场缓和层9的电阻值如果比漂移层6的电阻值小一位以上，缓和漂移层6的电场强度的效果变小。另外，如果比漂移层6的电阻值大，就有必要提高驱动电压。因此，电场缓和层9的电阻值最好与漂移层6为同一数量级的。在实施例16中，漂移层6的厚度设置为1.5μm，电场缓和层9的厚度设置为50nm。可是，电场缓和层9的厚度并不局限于50nm，可按漂移层6的电阻值，在10nm～100nm的范围内适当设置。漂移层6的电阻值根据漂移层6厚度和驱动电压而不同，在数十kΩ～数十MΩ。
在实施例16的电子源10中，因为在漂移层6和表面电极7之间设置有缓和漂移层6的电场强度的电场缓和层9，所以能使漂移层6的氧化硅膜52、64中容易产生绝缘击穿的部分的电场强度变小，能防止该部分的绝缘击穿，能抑制二极管电流Ips和放射电子电流Ie的历时变化。因此，能提高电子放射效率等电子放射特性的历时稳定性，当把它用于显示器等的情况下，能防止画面的亮度随时间变暗。通过设置电场缓和层9，使外加在漂移层6的电场强度变小。因此，如果外加在表面电极7和导电性衬底即n型硅衬底1(欧姆电极2)之间的驱动电压(直流电压Vps)与不设置电场缓和层9的以往的电子源10’的场合相同，则放射电子电流Ie也不设置电场缓和层9的场合小。
在实施例16的电子源10中，电场缓和层9由氮化硅膜形成，因为氮化硅膜的电阻率高，所以能使电场缓和层9的膜厚度变薄。并且，氮化硅膜具有良好的透过特性，在漂移层6中漂移的电子很难在电场缓和层9中散乱，所以通过设置电场缓和层9，能抑制电子放射效率的下降。
在实施例16中，使用n型硅衬底1作为导电性衬底。在此，在构成电子源10的负极的同时，在真空中支撑着漂移层6，并且向漂移层6注入电子。因此，导电性衬底并不局限于n型硅衬底，例如也可以使用铬等金属衬底。或者，如图46所示，也可以是在玻璃等的绝缘性衬底11的一个表面一侧(主表面一侧)形成了导电性层8的衬底。当使用在玻璃衬底的一个表面一侧形成了导电性层8的衬底的情况下，与使用半导体衬底的情况相比，能使电子源大面积化，并降低成本。
在实施例16中，用金薄膜作为形成表面电极7的导电性薄膜。可是，表面电极7的材料并不局限于金。如实施例1所述，可以使用铝、铬、钨、镍、白金等功函数小的材料。另外，使用这些材料时应注意的事项和优点如实施例1所述。
在实施例16中，漂移层6由氧化的多孔性多晶硅层形成。可是也可以用氮化的多孔性多晶硅层形成漂移层6。另外，也可以用对多孔性多晶硅层以外的多孔性半导体层进行氧化或氮化后的材料形成。当漂移层6为氮化的多孔性多晶硅层时，图16B中的各氧化硅膜52、64都变为氮化硅膜。另外，在实施例16中，电场缓和层9由氮化硅膜形成。可是，也可以用电子散乱小、电阻率高的氧化硅膜或无定形硅、无定形炭化硅、金属的氧化膜或氮化膜等。
下面，参照图17A～17D，说明图16A、16B所示电子源10的制造方法。
首先，在n型硅衬底1的背面形成欧姆电极2。接着，在n型硅衬底1的主表面上通过例如LPCVD法形成(成膜)所定膜厚度(例如，1.5μm)的非掺杂多晶硅层(多晶硅薄膜)3，得到具有图17A所示结构的中间体。
接着，使用加入了由55wt％的氟化氢水溶液和乙醇按大约1∶1的比例混合的混合液构成的电解液的阳极氧化处理槽，以白金电极(图中未显示)为负极，n型硅衬底1(欧姆电极2)为正极，边用光照射多晶硅层3，边以所定的条件进行阳极氧化处理。由此，形成多孔性多晶硅层4，得到具有图17B所示结构的中间体。该阳极氧化处理的条件如下。即让多晶硅层3的表面接触电解液，使电流恒定为30mA/cm2，电流的通电时间为10秒。另外，作为向多晶硅层3照射的光源，使用500W的钨灯。在实施例16中，把多晶硅层3在深度方向上进行多孔化，直到到达n型硅衬底1的深度。可是，也可以把多孔化进行到深度方向的途中。在这种情况下，在n型硅衬底1和多孔性多晶硅层4之间剩下多晶硅层3的一部分。
在阳极氧化处理结束后，使用基于快速加热法的快速热氧化技术对多孔性多晶硅层4进行快速热氧化。由此，形成由氧化的多孔性多晶硅层构成的漂移层6。之后，在漂移层6上，通过溅射法形成所定膜厚度(例如50nm)的电场缓和层9，得到具有图17C所示结构的中间体。使用灯退火装置进行快速热氧化。氧气的流量在标准状态下设置为0.3L/min(300sccm)，氧化温度设置为900℃，氧化时间设置为1个小时。在实施例16中，因为通过快速热氧化进行多孔性多晶硅层4的氧化，所以在数秒中就能升到氧化温度，从而能抑制通常的炉心管型的氧化装置中成为问题的入炉时的卷入氧化。
基于溅射法的电场缓和层9的形成按如下步骤进行。即使用氮化硅作为目标，通过排气使罐内气压达到1×10-4Pa以下。然后把Ar气在标准状态下，以0.03L/min(30sccm)的流量导入罐内，把罐内的压力调整到5×10-1Pa。之后，向罐内配置的电极间供给1W/cm2的高频电流，形成氮化硅膜。
形成了电场缓和层9后，在电场缓和层9上通过例如蒸镀形成成为表面电极7的金薄膜，得到具有图17D所示结构的中间体。
如果采用该制造方法，只需在以往的电子源10’的制造方法中追加在漂移层6上层叠电场缓和层9的过程，就能制造具有良好的历时稳定性的电子源10。
用该制造方法制造的电子源10，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能稳定地放射电子。另外，因为，除了使用单晶体硅衬底等半导体衬底作为导电性衬底，还可以使用在玻璃衬底等上形成了导电性层(例如，ITO膜)的衬底，所以与Spindt型电极相比，能实现电子源的大面积化和低成本化。
多晶硅层3的成膜在导电性衬底为半导体衬底的情况下，不使用LPCVD法，而是用溅射法进行。或通过等离子CVD法形成无定形硅后，通过退火处理使其结晶，形成膜。当导电性衬底为在玻璃衬底上形成了导电性层的衬底的情况下，通过CVD法在导电性层上形成无定形硅后，通过退火处理，形成多晶硅层3。在导电性层上形成多晶硅层3的方法并不局限于CVD法。例如，也可以用CGS(连续晶粒硅)法或催化剂CVD法。
作为多孔性多晶硅层4的氧化方法，除了热氧化法，还能使用用了酸(例如，稀硝酸、稀硫酸、王水等)的电化学氧化。在通过酸进行电化学氧化前，在极表面产生氧化程度的时间中，通过把多孔性多晶硅层4浸入氧化性溶液(例如，硝酸、硫酸、盐酸、过氧化氢水等)，把与硅原子作用的氢原子置换为氧原子。另外，也可以在至少含有氧和臭氧中的一方的气体中，照射紫外线，进行氧化。也可以在至少含有氧和臭氧中的一方的气体中，通过暴露在等离子体中进行氧化。也可以在至少含有氧和臭氧中的一方的气体中，通过加热(在100℃～600℃的温度范围内适当设置加热温度)，进行氧化。也可以通过在照射紫外线的同时，进行加热(在100℃～600℃的温度范围内适当设置加热温度)，进行氧化。也可以通过在至少含有氧和臭氧中的一方的气体中，照射紫外线的同时，进行加热(在100℃～600℃的温度范围内适当设置加热温度)，进行氧化。另外，也可以把这些方法组合起来。通过采用热氧化法以外的方法，能在较低的温度下，氧化多孔性多晶硅层4。因此，杂质向图16B中的氧化硅膜52、64的扩散量减少，从而提高了绝缘耐压。也可以不氧化多孔性多晶硅层4，而是进行氮化。
电场缓和层9的形成方法并不局限于溅射法，也可以用蒸镀法或离子注入法。表面电极7的形成方法并不局限于蒸镀法，也可以使用例如溅射法。
下面，参照图19，就使用了实施例16中的电子源10的显示器加以说明。
如图19所示，该显示器设置有与电子源10的表面电极7相对的玻璃衬底33。在玻璃衬底33的与电场放射型电子源10相对的面上，把集电极31配置为条纹状。另外，基于由表面电极7放射的电子束而发光的荧光体层32被设置为覆盖了集电极31。表面电极7形成条纹状。电场放射型电子源和玻璃衬底33之间的空间为真空状态。
在该显示器中，电极7形成条纹状，集电极31形成与表面电极7正交的条纹状。因此，如果适当选择集电极31和表面电极7，外加电压(电场)，能只从外加了电压的表面电极7放射电子。与放射了该电子的表面电极7相对的集电极31只对从外加了电压的区域放射的电子加速，放射的电子使覆盖了该集电极31的荧光体层32发光。
总之，在图19所示的显示器中，通过在特定的表面电极7和特定的集电极31外加电压，能使荧光体层32中与外加了电压的两个电极7、31的交叉区域对应的部分发光。通过适当切换要外加电压的表面电极7和集电极31，就能显示图像和文字等。在该显示器中，为了用从电子源10放射的电子使荧光体层32发光，有必要在集电极31外加高压。这时，可在集电极31上外加数百V至数kV的高压。
实施例17下面，就实施例17加以说明。
如图20所示，实施例17中电子源10的基本结构几乎与实施例16中电子源10相同，但是，它具有如下特点电场缓和层9由在漂移层6上形成的氮化硅膜9a和在氮化硅膜9a上形成的氧化硅膜9b构成。在实施例17中，电场缓和层9由含有氮化硅膜9a的多层膜构成，表面电极7层叠在氧化硅膜9b上。氮化硅膜9a和氧化硅膜9b都由溅射法形成。
这样，在实施例17中，基本上能取得与实施例16中同样的效果。但是，在实施例17中，因为氮化硅膜9a和氧化硅膜9b的各电阻率高，所以能使电场缓和层9的膜厚度变薄。并且，因为在漂移层6中漂移的电子很难在氮化硅膜9a中散乱，所以通过设置电场缓和层9，能抑制电子放射效率的下降。并且，在实施例17中，因为是在氧化硅膜9b上形成表面电极7，所以与实施例16中在由氮化硅膜构成的电场缓和层9上形成表面电极7的情况相比，容易产生向表面电极7的电子移动，从而能提高电子放射效率。
在此，把氮化硅膜9a的膜厚度设置为40nm，氧化硅膜9b的膜厚度设置为10nm。可是，这些膜厚度并不局限于这些数值，可以根据漂移层6的厚度和电阻值适当地设置。但是，氮化硅膜9a比氧化硅膜9b更不容易产生电子散乱，因此，最好把氮化硅膜9a的膜厚度设置为比氧化硅膜9b的厚。
实施例18下面，就实施例18加以说明。
如图21所示，实施例18中电子源10的基本结构几乎与实施例16中电子源10相同，但是，它具有如下特点电场缓和层9由在漂移层6上形成的第一氧化硅膜9c、在第一氧化硅膜9c上形成的氮化硅膜9a和在氮化硅膜9a上形成的第二氧化硅膜9b构成。在实施例18中，电场缓和层9由含有氮化硅膜9a的多层膜构成，表面电极7层叠在第二氧化硅膜9b上。氮化硅膜9a和各氧化硅膜9c、9b都由溅射法形成。
这样，在实施例18中，基本上能取得与实施例16中同样的效果。但是，在实施例18中，因为氮化硅膜9a和各氧化硅膜9c、9b的各电阻率高，所以能使电场缓和层9的膜厚度变薄。并且，因为在漂移层6中漂移的电子很难在氮化硅膜9a中散乱，所以通过设置电场缓和层9，能抑制电子放射效率的下降。并且，在实施例18中，因为是在第二氧化硅膜9b上形成表面电极7，所以与实施例16中在由氮化硅膜构成的电场缓和层9上形成表面电极7的情况相比，容易产生向表面电极7的电子移动，从而能提高电子放射效率。
在此，把第一氧化硅膜9c的膜厚度设置为10nm，氮化硅膜9a的膜厚度设置为40nm，第二氧化硅膜9b的膜厚度设置为10nm。可是，这些膜厚度并不局限于这些数值，可以根据漂移层6的厚度和电阻值适当地设置。但是，氮化硅膜9a比各氧化硅膜9c、9b更不容易产生电子散乱，因此，最好把氮化硅膜9a的膜厚度设置为比各氧化硅膜9c、9b的膜厚度厚。
实施例19
下面，就实施例19加以说明。实施例19中电子源10的基本结构几乎与实施例16中电子源10相同，但是，它具有如下特点在图16A、16B所示的实施例16的电子源10中的电场缓和层9由氧化铬膜形成。因为氧化铬膜是至少在表面电极7不剥离的程度下与表面电极7具有高粘附性的材料，所以能抑制电场缓和层9从表面电极7剥离所导致的历时老化和电子放射特性的历时变化。氧化铬膜具有良好的电子透过特性，所以能通过设置电场缓和层9抑制电子放射效率的下降。并且，在实施例19的电子源10中，也能取得与实施例16相同的效果。
下面，参照图22A～22D，实施例19中的电子源10的制造方法。但是，该制造方法与实施例16中电子源10的制造方法几乎相同。在此，为了避免重复说明，对于与实施例16共同的方面，省略了说明。
在实施例19中，在导电性衬底即n型硅衬底1的背面形成欧姆电极2后，在n型硅衬底1的表面上通过例如LPCVD法形成非掺杂多晶硅层3，得到具有图22A所示结构的中间体。接着，通过阳极氧化处理，把多晶硅层3多孔化，形成多孔性多晶硅层4，得到具有图22B所示结构的中间体。
而且，把多孔性多晶硅层4热氧化，形成由氧化的多孔性多晶硅层构成的漂移层6。接着，在漂移层6上通过电子束蒸镀法形成由铬膜构成的被氧化层19。接着，在被氧化层19上形成由金薄膜构成的表面电极7，得到具有图22C所示结构的中间体。在实施例19中，把被氧化层19的膜厚度设置为20nm，表面电极7的膜厚度设置为15nm。可是，这些膜厚度并不局限于这些数值。
在形成了表面电极7后，通过氧化处理氧化被氧化层19，形成由氧化铬膜构成的电场缓和层9，得到具有图22D所示结构的中间体。例如，可以把在臭氧产生器中产生的臭氧导入到用于氧化处理的罐内进行氧化处理。在实施例19中，在标准状态下，把流量为5L/min的氧气导入到臭氧产生器中，在臭氧产生器内通过放电产生浓度约为5％的臭氧，把该臭氧导入到用于氧化处理的罐内。在该氧化处理中，把导电性衬底即n型硅衬底1加热到150℃。在实施例19中，氧化铬膜构成氧化层。
该制造方法具有以下过程在导电性衬底即n型硅衬底1的主表面一侧形成的漂移层6上形成电场缓和层9的构成元素中不含氧的构成元素即铬膜构成的被氧化层19的过程；在被氧化层19上形成表面电极7的过程；形成表面电极7后，通过氧化处理氧化被氧化层19，形成电场缓和层9。因此，能提供具有良好历时稳定性的电子源10。另外，在形成了表面电极7后，因为通过氧化处理氧化被氧化层19，形成电场缓和层9，所以能防止电场缓和层9在氧化处理时被污染或受到损伤。并且，在用臭氧氧化被氧化层19的该氧化处理中，通过在表面电极7中扩散的臭氧，使被氧化层19氧化，与热氧化处理相比，能在低温下氧化被氧化层19。因此，能防止表面电极7的构成元素即金的凝集导致的断线或剥离等损害的产生。
在实施例19中，在氧化处理中，是通过臭氧来氧化被氧化层19，但是，也可以通过氧等离子体来氧化被氧化层19。在这种情况下，与热氧化处理相比，也能在低温下氧化被氧化层19，并能防止由于表面电极7的构成元素凝集所导致的断线或剥离等损害的产生。
实施例20下面，就本发明的实施例20加以说明。
如图23所示，实施例20的电子源10的基本结构与图54所示的以往的电子源10”几乎相同。即设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的一个表面上排列的多个导电性层(例如，铬等金属膜或ITO膜等)构成的布线8a(下部电极8)；具有与布线8a重叠形成的多个由氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由多晶硅层构成的分离部6b的漂移层6；隔着各漂移部6a分别和布线8a相对的多个表面电极7；共同连接了在漂移层6上与布线8a交叉的方向上排列的多个表面电极7的各列的总线电极25。总线电极25跨着漂移部6a和分离部6b，排列在与布线8a交叉的方向上。表面电极7采用功函数小的材料(例如，金)，表面电极7的膜厚度设置为10～15nm。总线电极25采用电阻低且容易加工的材料(例如，铝或铜等)。因为没必要使总线电极25产生隧道效应，所以与表面电极7相比，能使膜厚度变厚，能实现低电阻化。在实施例20中，绝缘性衬底11构成衬底。
如图23和图24所示，实施例20的电子源10具有以下特征在表面电极7和总线电极25之间，存在使表面电极7和总线电极25之间的电路通路变窄(使电流的通断面积变窄)的由导电性材料构成的宽度狭窄部18a。
如图25所示，当流过过电流时，宽度狭窄部18a断线。即，在宽度狭窄部18a中，使容量小到当流过过电流时就能断线的程度。在该电子源中，各表面电极7被与同一垫28相连的两个总线电极25夹着。而且，在表面电极7和其两侧的总线电极25，25之间分别设有狭窄部18a。狭窄部18a构成介于表面电极7和总线电极25之间，并限制流过表面电极7的电流的过电流保护元件。
在实施例20的电子源10中，与如图54所述的以往的电子源10’相同，漂移层6的漂移部6a被挟在多条配线8与多个表面电极7之间。因此，通过适当选择总线电极25和布线8a的组，如果在选择的组间外加电压，就能只在接近选择的总线电极25中与布线8a的交点对应的部位的表面电极7下的漂移部6a作用强电场，并放射电子。总之，通过选择要外加电压的总线电极25和布线8a的组，能从所希望的晶格点放射电子。在总线电极25和布线8a之间外加的电压为10V～20V左右。布线8a为薄长方形，在其长度方向的两个端部上分别形成垫27。总线电极25在其长度方向的两个端部分别与垫28连接。
因为实施例20的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程以及漂移层6(漂移部6a)的微结构也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例20的电子源10中，因为在表面电极7和总线电极25之间，存在宽度狭窄部18a，所以如果过电流流过特定的表面电极7，存在于该表面电极7和总线电极25之间的宽度狭窄部18a断线。因此，能防止过电流持续流过特定的表面电极7，防止发热导致的劣化范围扩大，从而能提高可靠性。因为在表面电极7和总线电极25之间，存在限制过电流流向表面电极7的的过电流保护元件，所以能限制表面电极7和总线电极25之间流过过电流。因此，能限制过电流流过表面电极7、漂移部6a、布线8a，从而能抑制其温度的升高。能防止劣化范围的扩大，从而能提高可靠性。换言之，能只使与显示器的各象素分别对应的各表面电极7中，过电流流过的表面电极7和总线电极25之间的宽度狭窄部18a断线。因此，能抑制对其他象素所对应的表面电极7的影响，从而能提高作为显示器中使用的电子源的可靠性。在实施例20的电子源10中，因为相邻的漂移部6a之间通过分离部6b绝缘，所以能防止通过相邻的漂移部6a之间的部为放射电子即所谓的干扰的产生。另外，在实施例20的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
实施例21下面，就本发明的实施例21加以说明。
如图26和图27所示，实施例21的电子源10的基本结构与实施例20的电子源10几乎相同，但是不同之处在于在表面电极7和总线电极25之间存在高电阻层18b。高电阻层18b存在于表面电极7和总线电极25之间，构成限制流向表面电极7的电流的过电流保护元件。因为在其他方面，与实施例20相同，所以省略了说明。
这样，在实施例21的电子源10中，与表面电极7和总线电极25直接相连的图54所时的以往的电子源10”相比，能防止过电流流过表面电极7，从而能提高可靠性。
实施例22下面，就本发明的实施例22加以说明。
如图28至图30所示，实施例22的电子源10的基本结构与实施例20的电子源10几乎相同，但是不同之处在于在表面电极7和总线电极25之间存在电阻温度系数为正的热敏电阻层18c。
如图31所示，热敏电阻层18c随着温度上升电阻值变大。作为热敏电阻层18c的材料，能使用例如PTC热敏电阻等中使用的BaTiO3类的材料。热敏电阻层18c存在于表面电极7和总线电极25之间，构成限制流向表面电极7的电流的过电流保护元件。因为在其他方面，与实施例20相同，所以省略了说明。
这样，在实施例22的电子源10中，如果过电流流过特定的表面电极7，温度就升高，存在于表面电极7和总线电极25之间的热敏电阻层18c的电阻升高。由此，能限制流过表面电极7的电流，因此，与图54所示的以往的电子源10”相比，能防止过大的电流流过表面电极7。因此，能防止发热导致的劣化范围扩大，从而能提高可靠性。
实施例23下面，就本发明的实施例23加以说明。
如图32所示，实施例23的电子源10的基本结构与图54所示的以往的电子源10”几乎相同。即设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的一个表面上排列的多个导电性层(例如，铬膜等金属膜或ITO膜等)构成的布线8a(下部电极8)；具有与布线8a重叠形成的多个由氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由非掺杂多晶硅层构成的分离部6b的漂移层6；隔着各漂移部6a分别和布线8a相对的多个表面电极7；共同连接了在漂移层6上与布线8a交叉的方向上排列的多个表面电极7的各列的总线电极25。总线电极25跨着漂移部6a和分离部6b，排列在与布线8a交叉的方向上。表面电极7采用功函数小的材料(例如，金)，表面电极7的膜厚度设置为10～15nm。总线电极25采用电阻低且容易加工的材料(例如，铝或铜等)。在实施例23中，绝缘性衬底11构成衬底。
如图32～34所示，该电子源10具有以下特征漂移部6a为长方体，设置有覆盖该漂移部6a的沿着总线电极25的长度方向的边6c(与总线电极25平行的边6c)的邻域的金属层18。
在实施例23中，如果金属层18的厚度设置为比在漂移部6a中漂移的电子的平均自由行程大，防止电子通过。作为金属层18的材料，例如能使用金。如果使用金，能实现金属层18的低电阻性，并且能实现与表面电极7和总线电极25的良好的粘附性。金属层18构成在强电场的漂移层6上抑制从漂移部6a的周边放射电子的电子放射抑制部。在此，使用金作为金属层18的材料，但是金属层18的材料并不局限于金。
在实施例23的电子源10中，与图54所示以往的电子源10″同样，漂移层6夹在多个布线8a和多个表面电极7之间，所以通过适当选择总线电极25和布线8a的组，在选择的组间外加电压，能只在接近选择的总线电极25中与布线8a的交点对应的部位的表面电极7下的漂移部6a作用强电场，放射电子。总之，通过选择要外加电压的总线电极25和布线8a的组，能从所希望的晶格点放射电子。在总线电极25和布线8a之间外加的电压为10V～20V左右。布线8a为薄长方形，在其长度方向的两个端部上分别形成垫27。总线电极25在其长度方向的两个端部分别与垫28连接。
因为实施例23的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程以及漂移层6(漂移部6a)的微结构也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
在实施例23的电子源10中，因为设置有覆盖漂移部6a的沿着总线电极25的长度方向的边6c邻域的金属层18，所以通过使金属层18的厚度大于电子的平均自由行程，能防止在漂移部6a的周边通过金属层18下的部位放射电子。因此，能防止当应用于显示器时产生污点，从而能实现高清晰度的显示器。另外，因为相邻的漂移部6a之间通过分离部6b绝缘，所以能防止通过相邻的漂移部6a之间的部为放射电子即所谓的干扰的产生。在实施例23的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
实施例24下面，就本发明的实施例24加以说明。
如图35和图36所示，实施例24的电子源10的基本结构与实施例23的电子源10几乎相同，但不同之处在于金属层18覆盖了整个漂移部6a的周围。即在实施例24中，金属层18形成覆盖了漂移部6a的与总线电极25平行的边6c、6c以及与总线电极25正交的边6d、6d的整个邻域的矩形框状。金属层18构成了在抑制了漂移层6上从漂移部6a的周边放射电子的电子放射抑制部。因为在其他方面，与实施例23相同，所以省略了说明。
这样，在实施例24的电子源10中，通过使金属层18的厚度大于电子的平均自由行程，能防止在漂移部6a的周边通过金属层18下的部位放射电子。因此，能防止当应用于显示器时产生污点，从而能实现高清晰度的显示器。在实施例24的电子源10中，因为在漂移部6a的整个周围能防止电子放射，所以与实施例23相比，能实现更高清晰度的显示器。在使用了实施例23的电子源10的显示器中，如果提高高清晰度，缩小象素的尺寸，就无法忽视从布线8a的排列方向的漂移部6a的两个端部放射的电子的影响所产生污点。可是，在使用了实施例24的电子源10的显示器中，因为金属层覆盖了漂移部6a沿着布线8a的长度方向的边6d的邻域，所以能防止从布线8a的排列方向的漂移部6a的两个端部放射的电子，与实施例23相比，能实现更高清晰度的显示器。
实施例25下面，就本发明的实施例25加以说明。
如图37和图38所示，实施例25的电子源10的基本结构与实施例23的电子源10几乎相同，不同之处在于总线电极25的一部分，与漂移部6a的沿着总线电极25的长度方向的边6c以及表面电极7的端部重叠。在实施例25中，未设置实施例23中的金属层18(参照图32)，由总线电极25的一部分构成实施例23中的电子放射抑制部。因为，总线电极25没必要对电子产生隧道效应，所以能设置为比在漂移部6a中漂移的电子的平均自由行程大的厚度。因为在其他方面，与实施例23相同，所以省略了说明。
这样，在实施例25的电子源10中，因为电子放射抑制部由总线电极25的一部分构成，所以通过使总线电极25的厚度大于电子的平均自由行程，能防止在漂移部6a的周边通过总线电极25放射电子。因此，能防止当应用于显示器时产生污点，从而能实现高清晰度的显示器。在实施例25的电子源10中，与设置有金属层18的实施例23或实施例24相比，不再需要重复的金属层18。因此，能使表面电极7的电子放射面积不变，却能减小表面电极7的尺寸，从而能实现象素尺寸的小型化。
实施例26下面，就本发明的实施例26加以说明。
如图39所示，实施例26的电子源10设置有由玻璃衬底构成的绝缘性衬底11；在绝缘性衬底11的一个表面上排列的多个导电性层(例如，铬膜等金属膜或ITO膜等)构成的布线8a(下部电极8)；具有与布线8a重叠形成的多个由氧化的多孔性多晶硅层构成的漂移部6a和嵌在该漂移部6a之间的由非掺杂多晶硅层构成的分离部6b的漂移层6；隔着各漂移部6a分别和布线8a相对，在与布线8a交叉的方向以及布线8a的延长方向上排列的多个表面电极7；共同连接了在漂移层6上与布线8a交叉的方向上排列的多个表面电极7的各列的总线电极25。总线电极25跨着漂移部6a和分离部6b，排列在与布线8a交叉的方向上。布线8a为薄长方形，在其长度方向的两个端部上分别形成垫27。总线电极25在其长度方向的两个端部分别与垫28连接。
表面电极7由功函数小的材料(例如，金)形成，表面电极7的膜厚度设置为10～15nm。总线电极25由电阻低且容易加工的材料(例如，铝或铜等)形成。因为总线电极25没必要使电子产生隧道效应，所以能设置为比表面电极7厚的膜厚度，从而能实现低电阻化。绝缘性衬底11构成衬底。
在实施利26的电子源10中，因为漂移层6的漂移部6a夹在多个布线8a和多个表面电极7之间，所以通过适当选择总线电极25和布线8a的组，在选择的组间外加电压，能只在接近选择的总线电极25中与布线8a的交点对应的部位的表面电极7下的漂移部6a作用强电场，放射电子。总之，通过选择要外加电压的总线电极25和布线8a的组，能从所希望的晶格点放射电子。在总线电极25和布线8a之间外加的电压为10V～20V左右。
因为实施例26的电子源10的基本动作与图46和图47所示的以往的电子源10″的场合几乎相同，所以省略了对它的详细说明。另外，因为电子源10的电子放射过程以及漂移层6(漂移部6a)的微结构也与以往的电子源10′、10″的场合几乎相同(参照图45)，所以省略了对它的详细说明。
可是，在图54所示的以往的电子源10″中，在布线8a的延长方向上排列了漂移部6a，在相邻的漂移部6a之间存在分离部6b。对此，在实施例26的电子源10中，其特征在于在布线8a的延长方向上连续形成漂移部6a。即在实施例26中，与布线8a重叠形成的漂移部6a在布线8a的延长方向延长，与布线8a正交的方向上，相邻的布线8a以及相邻的漂移部6a由分离部6b分开。
在实施例26中，因为在布线8a的延长方向上连续形成漂移部6a，所以与图54所示的以往的电子源10″中，在布线8a的延长方向上，交错形成漂移部6a和分离部6b的情况相比，能使在布线8a的延长方向上排列的相邻的表面电极7之间的间隔缩短。因此，与把所述以往的电子源10″作为显示器的电源应用的情况相比，能缩短阴极射线管荧光屏一侧的象素间隔，从而能作为高清晰度显示器的电源使用。另外，在实施例26的电子源10中，与图43所示的以往的电子源10′同样，电子放射特性的真空度依赖性减小了。并且，在放射电子时不产生间歇现象，能以高的电子放射效率稳定地放射电子。
实施例27下面，就本发明的实施例27加以说明。
如图41所示，实施例27的电子源10的基本结构与实施例26的电子源10几乎相同，不同之处在于各表面电极7被连在同一垫28上的两个总线电极25夹着。即在实施例27中，各表面电极7在布线8a的延长方向(图42的左右方向)的两侧，分别与总线电极25连接。总线电极25的厚度设置为大于电子的平均自由行程。因为在其他方面，与实施例26相同，所以省略了说明。
在实施例27中，与实施例26同样，在布线8a的延长方向上连续形成漂移部6a。因此，与图54所示的以往的电子源10″中，在布线8a的延长方向上，交错形成漂移部6a和分离部6b的情况相比，能使在布线8a的延长方向上排列的相邻的表面电极7之间的间隔缩短。因此，与把所述以往的电子源10″作为显示器的电源应用的情况相比，能缩短阴极射线管荧光屏一侧的象素间隔，从而能作为高清晰度显示器的电源使用。另外，能防止通过总线电极25下的漂移部6a放射电子，能防止放射电子的部位的面积比表面电极7的表面积还大。
可是，在实施例20～27中，作为导电性衬底，使用了在由玻璃衬底构成的绝缘性衬底11的一个表面一侧形成了导电性层8的衬底。可是，作为导电性衬底，也可以使用铬等金属衬底。另外，也可以使用半导体衬底(例如，电阻率比较接近于导体的电阻率的n型硅衬底或在一个表面一侧形成了n型区域的p型硅衬底等)等。除了玻璃衬底，绝缘性衬底11也可以使用陶瓷衬底等。
在实施例20～27中，使用金作为表面电极7的材料。可是，表面电极7的材料并不局限于金，例如，也可以使用铝、钨、镍、白金等。另外，也可以用在厚度方向上层叠的至少两层薄膜层构成表面电极7。另外，当用两层薄膜层构成表面电极7的情况下，作为上层的薄膜层的材料，例如使用金，作为下层的薄膜层(强电场漂移层6一侧的薄膜层)的材料，例如能使用铬、镍、白金、钛、铱等。
在实施例20～27中，漂移层6的漂移部6a由氧化的多孔性多晶硅层形成。可是，漂移部6a也可以由氮化的多孔性多晶硅层形成。另外，也可以用把多孔性多晶硅层以外的多孔性半导体层被氧化或氮化或氧氮化后的材料形成。当漂移部6a由氮化的多孔性多晶硅层形成的情况下，图45中的各氧化硅膜52、64都变为氮化硅膜。当当漂移部6a由氧氮化的多孔性多晶硅层形成的情况下，图45中的各氧化硅膜52、64都变为氧氮化硅膜。
在所述各实施例中，在p层、n层的成膜和形成中，能使用如下方法在成膜时的掺杂、对i层的离子注入、杂质向i层的扩散、基于对p、n无定形层的加热的结晶化、对i无定形层的离子注入和基于加热的结晶化、向半导体衬底掺杂杂质等。
另外，所述各实施例中，是在电子源10上外加直流电压Vps、Vc。可是，即使在外加交流电压的情况下，当集电极和表面电极对于下部电极为正极时，当然也能放射电子。
以上，结合特定的实施例对本发明进行了说明，但对于本领域的技术人员来说自然还有其他很多变形例和修正例。因此，本发明并不局限于这些实施例，而应该由本发明的权利要求来限定。
在产业上的应用综上所述，本发明的电场放射型电子源能在不减少单位面积的电子放射面积的前提下来降低耗电量，并能提高可靠性，所以适合作为平面光源、平面显示器元件、固体真空设备等的电子源来使用。
权利要求
1.一种电场放射型电子源，包括衬底；形成在衬底的一个表面上的导电性层；形成在导电性层上的半导体层；形成在该半导体层的表面一侧，并具有由氧化或氮化的多孔性半导体层构成的漂移部的强电场漂移层；形成在强电场漂移层上的表面电极；外加电压使表面电极相对于导电性层为正极，据此，使从导电性层注入强电场漂移层的电子在强电场漂移层中漂移，并通过表面电极放射；在导电性层、表面电极、导电性层与漂移部之间的部分、表面电极与漂移部之间的部分中的至少一个中，设置有用于抑制流过漂移部的电流中对电子放射无用的电流的电流抑制构件；在所述强电场漂移层设置有将相邻的漂移部之间分开的分离部；所述电流抑制构件是通过使漂移部与分离部的边界附近部的电场强度比漂移部的中央部的电场强度小，来降低耗电量的电场缓和构件。
2.根据权利要求1所述的电场放射型电子源，所述电场缓和构件是在与所述边界附近部对应的位置上，设置在漂移部和表面电极之间的绝缘膜。
3.根据权利要求1所述的电场放射型电子源，所述电场缓和构件是在与所述边界附近部对应的位置上，设置在导电性层上的绝缘膜。
4.根据权利要求1所述的电场放射型电子源，所述电场缓和构件是由在对应所述边界附近部的位置上，设置在漂移部和导电性层之间的高电阻层，和在对应漂移部的中央部的位置上，设置在漂移部和导电性层之间的低电阻层形成的。
5.根据权利要求1所述的电场放射型电子源，所述电场缓和构件是在对应所述边界附近部的位置上，形成在表面电极上的缺口部。
6.根据权利要求1所述的电场放射型电子源，所述电场缓和构件是在与所述边界附近部对应的位置上，在导电性层上形成的缺口部。
全文摘要
一种电场放射型电子源(10)，在由玻璃衬底构成的绝缘性衬底(11)的上侧设置有由导电性层构成的下部电极(8)；含有由氧化或氮化的多孔性半导体构成的漂移部(6a)的强电场漂移层(6)；由金薄膜构成的表面电极(7)。而且，外加电压使表面电极(7)相对于下部电极(8)成为正极，并使从下部电极(8)注入强电场漂移层(6)的电子在强电场漂移层(6)中漂移，通过表面电极(7)放射到外部。在下部电极(8)和强电场漂移层(6)之间设置有由n层(21)和p层(22)构成的pn结半导体层，据此，就能防止漏泄电流从下部电极(8)流向表面电极(7)，从而降低耗电量。
文档编号H01J1/30GK1825519SQ20061000488
公开日2006年8月30日 申请日期2001年10月26日 优先权日2000年10月26日
发明者菰田卓哉, 本多由明, 相泽浩一, 栎原勉, 渡部祥文, 幡井崇, 马场彻 申请人:松下电工株式会社