专利名称：一种电荷检测芯片及其制备方法
技术领域：
本发明属于微电子机械系统(MEMQ和集成电路IC(CMC)Q加工工艺领域，涉及等离子体工艺的实时监控，特别涉及对等离子体工艺过程中的电荷状态进行实时监控，采用 MEMS与CMOS集成制作的电荷检测芯片及其制备方法，特别应用在含有低温离子体的工艺中监控电荷以及均勻性。
背景技术：
等离子体(plasma)是物质在高温或者特定激励下的一种物质形态，是除固体、液态和气态以外，物质的第四态。等离子体由离子、电子以及未电离的中性粒子的集合组成， 整体呈中性的物质状态。等离子体可分为高温和低温等离子体。低温等离子体被广泛应用在微电子加工领域。随着集成电路的发展，遵循摩尔定律，电路的线宽越来越小，干法的等离子加工技术给器件的精细化和高密度化提供了可能。此外，等离子体技术还被广泛应用 MEMS领域，用于薄膜的化学气相淀积(CVD)和物理气相淀积(PVD)，薄膜的掺杂和改性，以及图形化。对于不同的加工目的，对等离子体的特性要求也完全不同。无论哪种等离子体加工技术，都要求等离子体有足够高的电子和离子浓度，以及合适的电子温度。为了获得较大的面积和均勻淀积薄膜，或者获得较大面积的均勻刻蚀图形，还要求等离子体有足够好的均勻性。目前等离子体工艺中，高密度等离子体(HDP)源使用的越来越多，但到基片表面是自由基还是离子可以用设备控制，而电荷的能量、分布以及数量却无法通过设备控制。为了提高工艺质量，监测等离子体内部电荷的分布是非常重要的。除了工艺质量的要求，由于等离子体损伤(Plasma damage)的存在，更加剧了对了解等离子体内部电荷行为的要求。等离子体工艺有很多优势，但随着器件尺寸的减小产生了一个日益严重的问题等离子体致损伤。由于等离子加工工艺中电荷积累会导致MOS器件性能退化，严重影响器件可靠性。为了减少等离子体损伤，目前有调整工艺参数、加入保护二极管等方法。但是想要从根本上解决器件性能退化的问题，就需要控制等离子体内电荷的种类和数量，那么在等离子工艺过程中对电荷量进行实时检测随着器件尺寸缩小变得越来越迫切。等离子体工艺设备是否能满足要求，对等离子体工艺参数进行有效提取依赖于一些诊断方法。常用等离子体特性诊断方法包括静电探针、质谱法、光谱法以及激光诱导荧光法等。这些方法各有利弊，有些只用于原子性气体等离子体，有的用于分子性气体等离子体，这些方法需要相互配合使用。也有一些可用于检测等离子体致损伤的方法和结构，结构吸收等离子体后测试器件IV特性变化以检测损伤，间接的调整工艺参数。这类方法是破坏性的，不能重复利用。综上，我们既想要了解等离子体内电荷的分布，又想得到电荷在每个像素点上的积累量，现有技术不能完全满足测试需求。
发明内容
本发明的目的在于提出一种对等离子体环境中的电荷进行实时监测的芯片及测试方法，通过实时监测等离子体加工腔体内电荷量及其分布，为调整工艺参数提供一个参考，并且所述芯片可以根据需要重复使用。在本发明的第一方面，提供了一种可用于实时监控等离子体环境的电荷检测芯片，该芯片包括一个基片和集成于基片之上的由若干个测试单元组成的阵列，每个测试单元又包括下极板、双材料梁、压阻和MOS开关，其中下极板位于基片之上；双材料梁悬于下极板上方，由形状相同但膨胀系数不同的两层材料构成，下层为结构层，上层为金属层；双材料梁的形状呈中心对称，中部为一个大面积靶平板，该大面积靶平板平行于下极板，通过支撑梁与基片上的锚点连接；压阻嵌在一支撑梁与锚点相连一端的结构层中；MOS开关的漏端通过弓I线连接双材料梁的金属层。上述双材料梁的形状可以是多种多样的，分为大面积靶平板和支撑梁两种功能部分，其中位于中心的大面积靶平板位可以为圆形、矩形、菱形等中心对称的形状，支撑梁可以为直线、折线、T型等形状。
图1给出了几种可选择的双材料梁的形状，但本领域的技术人员可以理解，能实现本发明功能的芯片的双结构梁并不限于这几种形状。在本发明的一个实施例中，参见图1的(e)，双材料梁的形状呈“亞”字状，由两个T型的支撑梁和一个矩形的大面积靶平板组成，即在两根平行长梁之间是一个矩形的大面积靶平板，在其平行于长梁的两条边的中心处各伸出一根短梁，通过短梁分别连接两根长梁的中心；长梁的两端通过锚点固定在基片上，使双材料梁悬空在基片之上。上述电荷检测芯片中，负责探测外界环境变化任务的功能部件是双材料梁。一方面，双材料梁由两种热膨胀系数不同的材料组成。当外界温度持续升高，两种材料会迅速升温。由于热膨胀，材料本身产生应力，使材料的固有特性发生改变，此固有特性包括弹性模量和谐振频率等。于此同时，两种材料的热膨胀系数不同，造成应力失配，导致双材料梁的一侧被拉伸，另一测被压缩，整个梁发生弯曲。利用这个原理，就可以建立温度变化和双材料梁形变的关系，实现对外界温度的测量。另一方面，双材料梁的金属层用来接收电荷，并通过引线连接到MOS开关的漏端(drain)，M0S开关的源端(source)通过引线接地，MOS开关的状态由栅(gate)控制。当MOS开关开启时，电荷通过沟道泄放到地。此时双材料梁上无电荷积累，梁的应变主要受温度影响(其他影响很小，忽略不计)。当MOS开关闭合时，电荷无法离开双材料梁的金属极板(即双材料梁中部的大面积靶平板的上层金属)，金属极板的作用相当于一个电荷接收天线。当电荷在金属极板上积累，会使下极板由于静电感应的作用而产生感应电荷。金属极板(即上极板)和下极板带着电量相等、电性相反的电荷， 于是它们之间出现闭合的电场线，上下极板相互吸引，使双材料梁发生形变。此时，梁的应变同时受温度和静电力的影响。MOS管的开关状态切换速度可以达到ns量级，可以认为在此时间内梁的温度没有发生改变，改变的只有梁上积累的电荷量。通过计算MOS管开态和关态时压阻的阻值变化，就可以排除温度的影响，从而得到梁上积累的电荷量。也就是说， MOS开关开启的步骤用于温度校准，排除温度的影响，起到一个定标的作用。双材料梁的形变可以用多种方法实现读出，大致可分为光学和电学读出两种方式。光学的方法比较准确，但是需要复杂的光学系统，且光路一旦确定就难以改变，很容易受到外界环境的干扰。而电学读出的方法很多，各有利弊。本发明选择通过压阻效应来体现双材料梁的形变。压阻效应是指当压阻受到力的作用后，电阻率发生变化。当双材料梁发生形变时，嵌入梁中的压阻会受到力的作用，其电阻率发生变化，将压阻连接一个测试电路，通过测试电路就可以得到正比于力变化的电信号输出。由于MOS开关持续工作在漏端接高压的环境下，同时栅上带有复杂的金属互联， 金属互联接收了电荷之后容易引起栅氧击穿，使MOS管失效。所以，本发明优选采用长沟 MOS器件作为MOS开关，以及增加一个保护二极管，MOS开关的栅极通过保护二极管接地。保护二极管一端接在MOS开关的栅极，另一端接地，通常的做法是将保护二极管接在MOS开关的栅上，把电荷引导到基片上，基片接地。长沟MOS器件和保护二极管的设计起到保护MOS 开关的作用。长沟MOS器件较常规的MOSFET能承受更高的偏压。如果片台上的自偏压过高，可以选用高压MOS器件，制作方法可参考相关文献，这里不加赘述。上述电荷检测芯片中，所述双材料梁的结构层优选使用绝缘材料，可以是氮化硅、 氧化硅或者多晶硅，优选为低应力氮化硅，其热膨胀系数为4X10_6/K，金属的热膨胀系数一般在(10 20) X 10_6/Κ，两种材料的热膨胀系数差异很大，可以提高器件的灵敏度。进一步的，可以在基片上设置两个锚点平台，双材料梁架在两个锚点平台之间，支撑梁与锚点平台固定连接。CMOS器件(M0S开关和保护二极管)可以安置在平台上，锚点平台上还可以制作多个通孔用于分层布线。上述双材料梁可以对称地在支撑梁靠近锚点的部位开孔，让应力在孔附近更加集中，该孔称为应力集中孔。为了获得最大的灵敏度，可将压阻设计为U形，环绕应力集中孔放置，嵌入结构层中，U形压阻的两端通过引线连接测试电路。所述测试电路可以是一个惠斯通电桥电路或其他形式的电路，而且，可以设计为在片测试电路或采用外接测试电路。在本发明的第二方面，提供了上述电荷检测芯片的制备方法，采用MEMS与CMOS集成工艺制作，包括下述步骤1)选择单晶硅片或者SOI片作为芯片基片；2)在基片上制备测试单元的下极板和下层引线；3)在下极板和下层引线上淀积牺牲层，并通过光刻定义和刻蚀牺牲层形成测试单元区域；4)在测试单元区域制备双材料梁的结构层和锚点平台；5)通过光刻定义并刻蚀双材料梁的结构层和锚点平台形成用于制备压阻、MOS器件、上层引线和通孔的槽，淀积多晶硅或者外延单晶硅，离子注入形成压阻、上层引线和通孔，接着制作结构层材料覆盖压阻和MOS器件有源区，保证压阻嵌入结构层内部；6)在MEMS区域形成保护层，而在CMOS区域制作MOS开关和保护二极管；7)在CMOS区域形成保护层，而去除MEMS区域的保护层，制作双材料梁的金属层和完成梁上的引线连接；8)结构释放，去除牺牲层，制得所述芯片。上述步骤2、采用物理气相淀积或化学气相淀积的方法制备测试单元的下极板和下层阵列引线。上述步骤幻所述牺牲层采用低压化学气相淀积(LPCVD)方法淀积，牺牲层的材料优选为磷硅玻璃(PSG)。上述步骤4)采用等离子体增强化学气相淀积法(PECVD)淀积双材料梁的结构层和锚点平台材料，优选为低应力氮化硅，然后化学机械抛光(CMP)形成双材料梁的结构层和锚点平台连接在一起的结构。上述步骤5)光刻定义压阻、MOS器件、引线、通孔等区域，通过反应离子刻蚀方法 (RIE)刻蚀结构层和锚点平台，形成槽；然后LPCVD多晶硅或者外延单晶硅填充槽，优选为单晶硅，并刻蚀或腐蚀去除多余的多晶硅或单晶硅直至露出结构层和锚点平台；接着光刻定义压阻区域，离子注入重掺杂，退火，形成压阻；再光刻定义上层引线和通孔区域，离子注入重掺杂，退火，形成上层引线和通孔；最后LPCVD结构层材料覆盖压阻和有源区。上述步骤6)MEMS区域的保护层的形成可以是先LPCVD —层氧化硅，再LPCVD —层氮化硅，然后光刻定义CMOS区域，RIE去掉CMOS区域的保护层，直至露出有源区的多晶硅； 接着采用CMOS工艺制作MOS开关和保护二极管。
上述步骤7)在MOS开关和保护二极管制作完成后，依次LPCVD氧化硅和氮化硅， 形成CMOS区域的保护层，然后光刻定义和RIE刻蚀去除MEMS区域的保护层，溅射金属形成双结构梁的金属层和金属引线。上述步骤8)光刻定义双材料梁和锚点平台，RIE刻蚀穿通结构层材料直到牺牲层，然后湿法腐蚀牺牲层，释放结构。在本发明的第三方面，提供了利用上述电荷检测芯片测试等离子体环境中电荷的方法，将MOS开关的源端接地，开关状态由栅控制，通过下述步骤进行测试1)关断MOS开关，通过与压阻连接的测试电路测得此时的压阻阻值Rx'；2)打开MOS开关，通过与压阻连接的测试电路测得此时压阻阻值Rx"；3)根据下述公式(1)计算得到双材料梁上因电荷积累而产生的静电力F
_ α^'- χ')h =^-^-p,^
KxoCj⑴公式⑴中，Rx0是压阻不受力时的初始阻值，G是仪表系数，α工是测试单元双材料梁的固有参数，即双材料梁所受到的力与发生的应变的比值；再根据公式⑵，得到双材料梁上积累的电荷量Q
Q2F = ^-Z
^S(2)公式O)中，S为上下极板重合部分的面积，ε为空气的介电常数，其中所述上极板即双结构梁的大面积靶平板的金属层。根据上述步骤1) 3)，通过连续测试电荷积累量，可以得到出电荷分布随时间的变化规律；而多个测试单元以阵列的方式排列，可以检测电荷的空间分布情况。上述每个测试单元双材料梁的固有参数α ”可以通过下述方法在芯片制作完成后测量并记录下来将MOS开关栅极加零电平，使MOS开关开启，源端加正电压Vs，通过与压阻连接的测试电路测得此时的压阻阻值札；然后保持MOS开关栅极加零电平，使MOS开关开启，源端接地，通过与压阻连接的测试电路测得此时的压阻阻值&，根据公式⑶得Ci1
SVS2SRmG ι = —177,^T
2d2 (Ri-Ri)(3)公式(3)中，Rx0是压阻不受力时的初始阻值，G是仪表系数，S为上下极板重合部分的面积，ε为空气的介电常数，d为上下极板的间距，其中所述上极板即双结构梁的大面
6积靶平板的金属层。本发明测试电荷的方法包括两个测试阶段，第一阶段初步测试，第二阶段排除温度等干扰得到准确电荷值。该测试方法的原理如下第一阶段，初步测电荷阶段。MOS开关关断，双结构梁的金属层积累了电荷Q，此时下极板会产生感应电荷，于是在上下极板间出现了静电吸合力，静电吸合力会使梁产生一个静电力F。电荷在双结构梁上积累产生电压V
权利要求
1.一种电荷检测芯片，包括基片和集成于基片之上的由若干个测试单元组成的阵列， 每个测试单元又包括下极板、双材料梁、压阻和MOS开关，其中下极板位于基片之上；双材料梁悬于下极板上方，由形状相同但膨胀系数不同的两层材料构成，下层为结构层，上层为金属层；双材料梁的形状呈中心对称，中部为一个大面积靶平板，该大面积靶平板平行于下极板，通过支撑梁与基片上的锚点连接；压阻嵌在一支撑梁与锚点相连一端的结构层中； MOS开关的漏端通过引线连接双材料梁的金属层。
2.如权利要求1所述的电荷检测芯片，其特征在于，所述测试单元还包括一个保护二极管，MOS开关的栅通过保护二极管接地。
3.如权利要求1所述的电荷检测芯片，其特征在于，所述MOS开关为长沟MOS器件。
4.如权利要求1所述的电荷检测芯片，其特征在于，在所述测试单元中，双材料梁架在两个锚点平台之间，支撑梁与锚点平台固定连接。
5.如权利要求1所述的电荷检测芯片，其特征在于，所述双结构梁对称地在支撑梁靠近锚点的部位开有应力集中孔，所述压阻环绕一个应力集中孔放置。
6.如权利要求1所述的电荷检测芯片，其特征在于，所述双材料梁的形状呈“亞”字状， 由两个T型的支撑梁和一个矩形的大面积靶平板组成。
7.权利要求1所述电荷检测芯片的制备方法，包括下述步骤1)选择单晶硅片或者SOI片作为芯片基片；2)在基片上制备测试单元的下极板和下层引线；3)在下极板和下层引线上淀积牺牲层，并通过光刻定义和刻蚀牺牲层形成测试单元区域；4)在测试单元区域制备双材料梁的结构层和锚点平台；5)通过光刻定义并刻蚀双材料梁的结构层和锚点平台形成用于制备压阻、MOS器件、 上层引线和通孔的槽，淀积多晶硅，离子注入形成压阻、上层引线和通孔，接着制作结构层材料覆盖压阻和MOS器件有源区，保证压阻嵌入结构层内部；6)在MEMS区域形成保护层，而在CMOS区域制作MOS开关和保护二极管；7)在CMOS区域形成保护层，而去除MEMS区域的保护层，制作双材料梁的金属层和完成梁上的引线连接；8)结构释放，去除牺牲层，制得所述芯片。
8.如权利要求7所述的制备方法，其特征在于，步骤幻中采用低压化学气相淀积法淀积磷硅玻璃制作牺牲层。
9.如权利要求7所述的制备方法，其特征在于，所述结构层的材料是低应力氮化硅，步骤4)采用等离子体增强化学气相淀积法淀积低应力氮化硅，然后化学机械抛光形成双材料梁的结构层和锚点平台连接在一起的结构。
10.如权利要求7所述的制备方法，其特征在于，步骤6)采用低压化学气相淀积法依次淀积氧化硅和氮化硅，形成保护层，再光刻定义CMOS区域，反应离子刻蚀去掉CMOS区域的保护层，直至露出有源区的多晶硅，然后制作MOS开关和保护二极管；步骤7)采用低压化学气相淀积法依次淀积氧化硅和氮化硅，形成CMOS区域的保护层，然后光刻定义和反应离子刻蚀去除MEMS区域的保护层，溅射金属形成双结构梁的金属层和金属引线。
全文摘要
本发明公开了一种电荷检测芯片及其制备方法。该芯片包括双材料悬臂梁温度敏感结构和利用静电吸合原理获取等离子体密度的结构组成的测试单元，以应变电阻作为获取温度敏感结构和电荷收集结构形变的测试手段，采用多个测试单元以阵列的方式排列，可以实时监测等离子体环境中电荷在时间和空间上的积累量和分布，为实时在线测试等离子体对器件的影响提供了一种可能，且所述芯片可以多次重复使用。
文档编号H01J37/32GK102163606SQ20111002913
公开日2011年8月24日 申请日期2011年1月26日 优先权日2011年1月26日
发明者刘鹏, 张大成, 李婷, 杨芳, 王玮, 田大宇, 罗葵, 赵丹淇 申请人:北京大学