一体式晶体掩膜的制作方法
【技术领域】
[0001 ]本实用新型属于掩膜技术领域，具体涉及一种一体式晶体掩膜。
【背景技术】
[0002]石英晶体振荡器芯片三维结构加工成形后，需要对其芯片结构进行电极镀膜工艺，特别是侧面电极镀膜工艺的精度，会直接影响到晶体振荡器的性能。晶体振荡器芯片的三维结构电极成形工艺通常采用金属掩膜遮蔽电子束蒸镀的方式实现，但是本实用新型的发明人经过研究发现，由于受限金属掩膜加工尺寸的精度(约为几十个微米)影响，因而电极图形的制作精度不高，且容易造成电极短路或者电极不对称，进而导致晶体振荡器的相关参数偏低，不合格率上升。
【实用新型内容】
[0003]针对现有技术存在的由于受限金属掩膜加工尺寸的精度影响，因而电极图形的制作精度不高，且容易造成电极短路或者电极不对称，进而导致晶体振荡器的相关参数偏低，不合格率上升的技术问题，本实用新型提供一种新的采用晶体掩膜方式的一体式晶体掩膜。
[0004]为了实现上述目的，本实用新型采用如下技术方案：
[0005]—种一体式晶体掩膜，包括位于基片上的石英晶体振荡器芯片结构，以及与所述石英晶体振荡器芯片结构同基片，且与所述石英晶体振荡器芯片结构同时制作成形的晶体掩膜。
[0006]进一步，所述基片上还设有用于与其他配套夹具进行对准定位的对准定位孔。
[0007]进一步，所述晶体掩膜和石英晶体振荡器芯片结构通过腐蚀工艺同时制作成形。
[0008]进一步，所述一体式晶体掩膜的尺寸制作精度为2-3微米。
[0009]本实用新型公开的一体式晶体掩膜，实现了振荡器芯片的一体化镀膜，即在对振荡器芯片进行侧面电极镀膜时，可直接利用同一基片上的晶体掩膜，对振荡器芯片进行三维电极镀膜工艺，这种一体式晶体掩膜工艺，提高了振荡器芯片的电极成形精度，降低了振荡器芯片电极成形精度对晶体振荡器性能的影响。同时，在石英基片上设置有用于与其他配套夹具进行快速对准定位的对准定位孔，由此可以在装配工序中省略调节对准的时间，只需要对准装配上紧夹具即可，每个基片的平均装配时间从现在的约20分钟降低到3分钟以内，大幅度提升装配精度和生产效率，降低振荡器芯片电极成形精度对晶体振荡器性能的影响。另外，一体式晶体掩膜的尺寸制作精度为2-3微米，因此可将振荡器芯片短路的比例大幅度降低。
【附图说明】
[0010]图I是本实用新型提供的一体式晶体掩膜结构示意图。
[0011 ]图中，11、石英晶体振荡器芯片结构；12、晶体掩膜。
【具体实施方式】
[0012]为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。
[0013]在本实用新型的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
[0014]请参考图I所示，本实用新型公开一种一体式晶体掩膜，包括位于基片如石英基片上的石英晶体振荡器芯片结构11，以及与所述石英晶体振荡器芯片结构11同基片，且与所述石英晶体振荡器芯片结构11同时制作成形的晶体掩膜12。
[0015]本实用新型公开的一体式晶体掩膜，实现了振荡器芯片的一体化镀膜，即在对振荡器芯片进行侧面电极镀膜时，可直接利用同一基片上的晶体掩膜，对振荡器芯片进行三维电极镀膜工艺，这种一体式晶体掩膜工艺，提高了振荡器芯片的电极成形精度，降低了振荡器芯片电极成形精度对晶体振荡器性能的影响。
[0016]作为优选实施例，所述基片上还设有用于与其他配套夹具进行对准定位的对准定位孔（图中未示），以用于与其他配套夹具进行快速对准定位，由此可以在装配工序中省略调节对准的时间，只需要对准装配上紧夹具即可，每个基片的平均装配时间从现在的约20分钟降低到3分钟以内，大幅度提升装配精度和生产效率，降低振荡器芯片电极成形精度对晶体振荡器性能的影响。
[0017]作为具体实施例，所述晶体掩膜12和石英晶体振荡器芯片结构11通过腐蚀工艺同时制作成形，在本实施例中采用腐蚀工艺同时加工成形，由此可以精确控制晶体掩膜的尺寸，使其精度达到微米级。
[0018]作为具体实施例，所述一体式晶体掩膜的尺寸制作精度为2-3微米，由此可将振荡器芯片短路的比例大幅度降低，提升晶体振荡器的相关参数，合格率上升。
[0019]以下将对本实用新型公开的一体式晶体掩膜的成形方法进行简单介绍，该成形方法包括以下步骤：
[0020]SI、在同一基片如石英基片上设计好石英晶体振荡器芯片的结构和晶体掩膜的尺寸，即在设计石英晶体振荡器芯片结构时就设计好晶体掩膜的尺寸，并且将晶体掩膜的结构与石英晶体振荡器芯片结构放在同一石英基片上进行设计；
[0021]S2、通过镀膜和双面光刻法在石英基片的双面形成所述石英晶体振荡器芯片外形和晶体掩膜外形;其中，所述镀膜工艺和双面光刻方法已为本领域技术人员所熟知，在此不再赘述；
[0022]S3、对石英基片进行腐蚀，形成所述石英晶体振荡器芯片和晶体掩膜的三维结构；其中，腐蚀所采用的具体工艺方法已为本领域技术人员所熟知，在此不再赘述。
[0023]采用上述一体式晶体掩膜成形方法，实现了振荡器芯片的一体化镀膜，即在对振荡器芯片进行侧面电极镀膜时，可直接利用同一基片上的晶体掩膜，对振荡器芯片进行三维电极镀膜工艺，这种一体式晶体掩膜工艺，不仅提高了振荡器芯片的电极成形精度，降低了振荡器芯片电极成形精度对晶体振荡器性能的影响，同时还提高了生产效率。
[0024]以上仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本实用新型的专利保护范围之内。
【主权项】
1.一体式晶体掩膜，其特征在于，包括位于基片上的石英晶体振荡器芯片结构，以及与所述石英晶体振荡器芯片结构同基片，且与所述石英晶体振荡器芯片结构同时制作成形的晶体掩膜。2.根据权利要求I所述的一体式晶体掩膜，其特征在于，所述基片上还设有用于与其他配套夹具进行对准定位的对准定位孔。3.根据权利要求I所述的一体式晶体掩膜，其特征在于，所述晶体掩膜和石英晶体振荡器芯片结构通过腐蚀工艺同时制作成形。4.根据权利要求I所述的一体式晶体掩膜，其特征在于，所述一体式晶体掩膜的尺寸制作精度为2-3微米。
【专利摘要】本实用新型公开一种一体式晶体掩膜，包括位于基片上的石英晶体振荡器芯片结构，以及与所述石英晶体振荡器芯片结构同基片，且与所述石英晶体振荡器芯片结构同时制作成形的晶体掩膜。本实用新型公开的一体式晶体掩膜，实现了振荡器芯片的一体化镀膜，即在对振荡器芯片进行侧面电极镀膜时，可直接利用同一基片上的晶体掩膜，对振荡器芯片进行三维电极镀膜工艺，这种一体式晶体掩膜工艺，提高了振荡器芯片的电极成形精度，降低了振荡器芯片电极成形精度对晶体振荡器性能的影响。
【IPC分类】C23C14/04
【公开号】CN205152315
【申请号】CN201520983398
【发明人】李文蕴, 林日乐, 林丙涛, 董宏奎, 谢佳维, 满欣
【申请人】中国电子科技集团公司第二十六研究所
【公开日】2016年4月13日
【申请日】2015年12月1日