用于紫外线光刻的玻璃陶瓷及其制造方法

文档序号:10467428阅读:565来源:国知局
用于紫外线光刻的玻璃陶瓷及其制造方法
【专利摘要】一种极紫外线掩模及制造该极紫外线掩模的方法,包括:提供玻璃陶瓷块体;从该玻璃陶瓷块体形成玻璃陶瓷基板;及沉积平坦层于该玻璃陶瓷基板上。
【专利说明】
用于紫外线光刻的玻璃陶瓷及其制造方法
[0001] 相关申请的交叉引用
[0002] 本发明请求于2013年12月22日申请的美国临时专利申请案号61 /919,780的优先 权,并且该美国临时专利申请案的主题在此被并入到本文以作为参考。
技术领域
[0003] 本发明一般涉及用于极紫外线光刻系统的玻璃陶瓷。
[0004] 背景
[0005] 极紫外线光刻(EUVL,亦称为软x射线投射光刻)是用来取代用以制造0.13微米与 更小的最小特征结构尺寸半导体组件的深紫外线光刻的替代物。
[0006] 然而,一般位在5至40纳米波长范围中的极紫外光在实际上所有的材料中会强烈 地被吸收。基于此理由,极紫外线(EUV)系统是由反射光而不是由透射光来作用。通过被涂 覆有非反射吸收掩模图案的一序列的镜子或透镜构件以及反射构件或掩模还料(blank)的 使用,经图案化的光化的光被反射到涂覆光刻胶的半导体晶片上。
[0007] 极紫外线光刻系统的透镜构件与掩模坯料被涂覆有反射的多层材料涂层(诸如钼 与硅)。已经通过使用具有会强烈地反射EUV光的涂层的基板来获得每个透镜构件或掩模坯 料的约65%的反射值。
[0008] 半导体处理技术中存在有会在掩模中造成问题的各种类型的缺陷。不透明缺陷通 常是通过在多层涂层或掩模图案的顶部上而会吸收光但应该要反射光的颗粒所造成。清晰 缺陷通常是由掩模图案中多层涂层的顶部上而会反射光但应该要吸收光的针孔所造成。相 位缺陷通常是由多层涂层下方而会造成经反射的光的相位的转变的刮伤与表面变化所造 成。
[0009] 这些相位转变造成光波干扰效应,光波干扰效应会扭曲或改变在半导体晶片的表 面上的光刻胶中待被暴露的图案。尽管已经着手进行减少或去除颗粒缺陷以及已经修复掩 模中的不透明与清晰缺陷,至今仍没有解决相位缺陷的问题。
[0010]在过去,用于深紫外线光刻的掩模坯料一般是玻璃,但已经提出硅或超低热膨胀 系数材料作为极紫外线光刻的取代物。无论掩模坯料是玻璃、超低热膨胀系数材料、或硅, 都会通过以磨蚀粒进行机械研磨来使得掩模坯料的表面尽可能平滑。这样的工艺留下的刮 伤有时候称为"刮伤_挖掘"标记,并且它们的深度与宽度取决于用以研磨掩模坯料的磨蚀 粒中的颗粒的尺寸。对于可见光与深紫外线光刻,这些刮伤小到不会在半导体晶片上的图 案中造成相位缺陷。然而,对于极紫外线光刻,刮伤-挖掘标记是严重的问题,这是因为它们 以相位缺陷的形式出现。
[0011]由于EUV光刻所需的短照射波长,所使用的图案掩模必须是反射掩模,而不是现今 光刻中使用的透射掩模。反射掩模由交替的薄钼与硅层的精确叠层制成,该叠层产生布拉 格(Bragg)折射件或镜子。由于多层叠层与小特征结构尺寸的本质,基板的表面中的任何瑕 疵将会被放大且影响最终产品,其中该多层叠层被沉积在该基板上。数纳米尺度的瑕疵会 在完成的掩模上显露成可印刷的缺陷且必须在多层叠层的沉积之前从掩模坯料的表面被 去除。
[0012] -般的瑕疵包括凹洞、刮伤与颗粒。一般的清洁技术会移除许多颗粒,但会产生新 凹洞或放大现存的凹洞。凹洞可来自研磨或清洁工艺,或可来自在切割与研磨工艺期间暴 露出的基板材料本身中的内含物或裂隙。进一步研磨可用以移除表面处的凹洞,但具有在 工艺中会暴露出或造成新凹洞的风险,这限制了单独使用研磨来将基板表面予以平滑化与 平坦化的有用性。用于基板平滑化的另一种方法是激光或等离子体退火。这些技术会熔融 或重流玻璃基板的一薄表面层,而移除局部缺陷。问题是它们在基板表面中产生更长范围 的粗糙度或波纹,并且因此无法提供EUV掩模所需的基板平坦度。
[0013] 鉴于电子部件的逐渐更小的特征结构尺寸的需求,找到这些问题的解决方式是逐 渐重要的。由于持续增长的商业竞争压力,以及增加的消费者期待,找到这些问题的解决方 式是重要的。此外,降低成本、改善效率与效能、及满足竞争压力的需求更加迫使要找到这 些问题的解决方式的紧急必要性。
[0014] 长时间以来已经寻找这些问题的解决方式,但之前的发展没有教示或建议任何解 决方式,并且因此这些问题的解决方式已经长时间以来难倒本领域技术人员。
[0015] 概述
[0016] 本发明提供一种制造极紫外线基板的方法,包括以下步骤:提供玻璃陶瓷块体;从 该玻璃陶瓷块体形成玻璃陶瓷基板;及沉积平坦层于该玻璃陶瓷基板上。
[0017] 本发明提供一种集成式极紫外线坯料制造系统,包括:真空腔室,该真空腔室用以 放置玻璃陶瓷基板于真空中;第一沉积系统,该第一沉积系统用以沉积平坦层于该玻璃陶 瓷基板上方;及第二沉积系统,该第二沉积系统用以沉积多层叠层于该平坦层上,而无需将 该玻璃陶瓷基板从该真空移除。
[0018]除了或取代上述者,本发明的特定实施方式具有其他步骤或构件。这些步骤或构 件对于本领域技术人员在通过阅读以下详细说明并参照附图是显而易知的。
[0019] 附图简要说明
[0020] 图1是一集成式极紫外线掩模制造系统。
[0021] 图2是根据本发明的一实施方式的EUV掩模的基部的截面图。
[0022]图3A是处于制造的起初EUV掩模制作阶段的玻璃陶瓷块体。
[0023]图3B是处于制造的硬化阶段的图2的基部。
[0024]图3C是处于制造的叠层形成阶段的图3B的结构。
[0025]图4是一种用以制造图2的基部的方法,其中该基部用于图3B的EUV掩模。
[0026]图5是图2的基部200的示意俯视图。
[0027]图6是一种用以制造具有超低缺陷的图3C的EUV掩模的方法。
[0028]图7是一种用以制造图3C的EUV掩模的替代方法。
[0029]图8是一用于EUV光刻系统的光学列。
[0030]图9是一EUV光刻系统。
[0031] 具体描述
[0032]以足够详细的方式来描述以下的实施方式,而使本领域技术人员能利用与使用本 发明。应了解的是基于本文可设想出其他实施方式,并且可进行系统、工艺或机械变化而不 背离本发明的范围。
[0033]在以下的说明中,提供许多特定细节以能全盘了解本发明。然而,清楚的是可在不 具有这些特定细节下实现本发明。为了避免使本发明模糊,没有详细地揭示一些已知的部 件与电路、系统配置、与工艺步骤。
[0034]显示系统的实施方式的附图是概略的且没有依比例绘制,并且尤其一些尺寸是为 了清楚呈现而在附图中夸张地示出。同样地,尽管附图中的视图为了叙述方便起见而显示 类似的方位,附图中对于最主要部分的显示是武断的。大致上,本发明能以任何方位来运 作。
[0035] 尽管揭示与描述了多个具有一些共同特征结构的实施方式,为了说明、描述、与了 解的清楚与方便起见,将以类似的附图标记来描述类似与相似的特征结构。
[0036] 为了说明,在此使用的词语"水平"是被定义成平行于掩模坯料的平面或表面的一 平面,而无论该平面的方位为何。词语"垂直"是指垂直于如刚刚所定义的水平的方向。诸如 "上方"、"下方"、"底部"、"顶部"、"侧"(例如"侧壁""更高"、"更低"、"以上"、"之上"、与 "之下"的词语是相对于水平平面被定义,如图式中所示。词语"上"表示构件之间具有直接 接触。
[0037] 在此所使用的词语"处理"包括材料或光刻胶的沉积、所需要形成被描述的结构的 材料或光刻胶的图案化、曝光、显影、蚀刻、清洁、与/或移除。
[0038]本发明是用于用在极紫外线光刻(EUV/EUVL)(也称为软x射线投射光刻)的基板 (诸如的玻璃陶瓷基板)的平坦化的系统与方法。EUV可用以产生更小的最小特征结构尺寸 的半导体装置。
[0039] 尽管玻璃陶瓷包括许多高度适合用于EUVL应用的性质,玻璃陶瓷中具有使它们不 是完全非晶体的晶体相位。玻璃陶瓷的表面可能会太粗糙,尤其是在研磨以满足EUVL系统 的设计与尺寸规格之后。已经发现到一平坦层(诸如来自CVD工艺的一层)可用以克服玻璃 陶瓷的研磨与粗糙限制。
[0040] 现在参照图1,图1示出集成式极紫外线掩模制造系统100。集成式EUV掩模制造系 统100包括基板装载与载具操纵系统102,基板104被装载到基板装载与载具操纵系统102 内。前端接口或气锁室106提供晶片操纵真空腔室108的进出。
[0041] 前端接口的功能是在装载端口之间移动基板104到主框架或晶片操纵真空腔室 108。集成式EUV掩模制造系统100的腔室可包括真空或大气压力。
[0042] 在如图所示的实施方式中,晶片操纵真空腔室108含有两个真空腔室,即第一真空 腔室110与第二真空腔室112。在第一真空腔室110内具有第一晶片操纵系统114,并且在第 二真空腔室112内具有第二晶片操纵系统116。
[0043] 晶片操纵真空腔室108或主框架在其周边具有多个端口与沉积腔室以为了附接各 种其他系统。第一真空腔室110具有除气系统118、第一物理气相沉积系统120、第二物理气 相沉积系统122、与预清洁系统124。
[0044] 第二真空腔室112具有和其连接的第一多阴极源126、可流动式化学气相沉积系统 (FCVD) 128、硬化系统130、与第二多阴极源132。
[0045] 第一晶片操纵系统114能在气锁室106与位在第一真空腔室110的周边的各种系统 之间移动晶片(诸如晶片134)且在连续真空中通过狭缝阀。第二晶片操纵系统116能绕着第 二真空腔室112移动晶片(诸如第二晶片136),同时将晶片维持在连续真空中。已经发现到 集成式EUV掩模制造系统100提供理想的用以制造EUV掩模的环境。
[0046]现在参照图2,图上显示根据本发明的一实施方式的EUV掩模的基部200的截面图。 基部200可包括玻璃陶瓷基板202与平坦层204。
[0047]玻璃陶瓷基板202可包括多晶材料。例如,玻璃陶瓷基板202可包括日罗杜尔 (Zerodur)或其他具有超低热膨胀系数的玻璃陶瓷材料。玻璃陶瓷基板202可包括锂铝硅酸 盐且可包括±0.007 X 10-7/K的热膨胀系数(CTE)。已经发现到±0.007 X 10-7/K的CTE需要 被用在用于EUVL系统中的基板,这是因为超低热膨胀系数可避免在EUV投射光刻工艺期间 对于印刷图像的扭曲到最小半导体装置上。
[0048]玻璃陶瓷基板202可包括几乎不含有内含物、气泡、与内部条痕的高三维同质性。 玻璃陶瓷基板202可以是非多孔的,并且对于涂层具有高亲和性。例如,已经发现到玻璃陶 瓷基板202可包括能高度抗酸和碱的材料。由于能抗酸和碱,已经发现到玻璃陶瓷基板202 (诸如日罗杜尔(Zerodur))提供对于经历重复涂覆、沉积步骤、处理、蚀刻、或它们的组合的 基板具有强健与抵抗的表面。
[0049]用在EUVL的基板需要非常低的高空间频率粗糙度(high spacial frequency roughness,HSFR),以避免在光刻印刷工艺中的缺陷。玻璃陶瓷结构对于研磨以达到低HSFR 是困难的,这是因为玻璃陶瓷结构的研磨会在玻璃表面中造成凹洞与缺陷的产生,凹洞与 缺陷也会负面地影响光刻印刷工艺。
[0050]玻璃陶瓷基板202的基板顶表面201可包括瑕疵203(诸如凹洞、刮伤、与颗粒),所 述瑕疵203是由研磨方法(诸如以磨蚀粒来进行的化学机械研磨(CMP))造成。这样的工艺所 留下来的刮伤有时候称为"凹洞"与/或"刮伤-挖掘"标记,并且它们的深度与宽度取决于用 以研磨玻璃陶瓷基板202的磨蚀粒中的颗粒的尺寸。
[0051 ] 平坦层204可被形成在基板顶表面201上以为了达到EUVL系统中所需的低HSFR以 及全面整体平坦度。平坦层204可包括可流动式化学气相沉积(CVD)膜,所述可流动式化学 气相沉积(CVD)膜包括低k电介质。平坦层204可包括100埃(人)至10微米(M)范围中的层厚 度207或层宽度。
[0052]平坦层204可包括硅碳氧膜、硅氮膜、或它们的组合。此外,平坦层204可包括具有 深宽比为30:1的非碳液体可流动式CVD(FCVD)。平坦层204可在后续的制造步骤中被硬化。 已经发现到使用硅碳氧膜于平坦层204容许UV硬化,这可降低会对EUVL掩模造成缺陷的颗 粒的风险。
[0053] CVD膜的平坦层204是局部可流动的,以填充或埋没在研磨之后玻璃陶瓷基板202 上的所述瑕疵203的任何缺陷。已经发现到具有平坦层204的玻璃陶瓷基板202造成平坦与 平滑的最终表面。例如,平坦层204的层顶表面205会产生小于0.6纳米(nm)均方根(rms)的 表面粗糙度。该表面粗糙度(诸如,尤其是HSFR)低于玻璃陶瓷基板202的起初粗糙度。
[0054]用于平坦层204的前驱物可包括四乙氧基硅烷(TE0S)、四甲氧基硅烷(TM0S)、八甲 基环四硅氧烷(0MCTS)、三硅烷基胺(TSA)、类似的CVD/FCVD化合物、或它们的组合,以产生 可流动的沉积层,该可流动的沉积层能平坦化基板顶表面201的表面,而不会改变玻璃陶瓷 基板202的性质。
[0055]已经发现到,无论玻璃陶瓷基板202的起初粗糙度为何,平坦层204可达到小于0.6 纳米均方根的表面粗糙度。平坦层204的可流动性质会填充且埋没存在于基板顶表面201上 的所述瑕疵203的任何瑕疵。平坦层204也可均等化基板顶表面201的整体平坦度。因此,平 坦层204可克服玻璃陶瓷材料(诸如日罗杜尔(Zerodur))的抗研磨问题。
[0056]此外,已经发现到平坦层204的可流动式CVD膜可被沉积在诸如日罗杜尔 (Zerodur)的玻璃陶瓷上,以为了平滑化或平坦化诸如凹洞、颗粒、与刮伤的表面缺陷。可在 真空腔室中利用低k(SiCO)或类似的化学作用来沉积可流动式CVD膜。低k是指低k电介质, 低k电介质相对于二氧化硅是一种具有小介电常数的材料。
[0057]例如,CVD膜可包括具有硅、氧、碳、氮、或它们的组合的化合物,而可流动以提供一 具有局部粗糙度小于0.6纳米均方根的层。CVD膜是局部可流动的,并且因此填充或埋没基 板缺陷,同时产生平坦且平滑的最终表面。
[0058]表面粗糙度,或尤其是HSFR,低于起初的玻璃陶瓷基板。已经发现到此种平坦化玻 璃陶瓷基板202的方法容许基板用在需要比单独研磨可能者更低的HSFR的应用。使用以 丁£03、了1103、0110^、了34、或它们的组合所产生的在玻璃陶瓷基板202上的平坦层204的另一 个发明优点是平坦层204不会和玻璃陶瓷基板202直接反应,并且因此提供平坦化优点而不 会改变玻璃陶瓷基板202的期望性质。已经发现到平坦层204可提供低HSFR、增加的对基板 的结构稳定性、与增加的对玻璃陶瓷基板202的应力保护。
[0059] 可在任何研磨步骤之后而使表面准备进行进一步沉积或使用来使用可流动式CVD 平坦化。可流动式CVD平坦化之前所使用的研磨或平坦层204的施加不会影响可流动式CVD 膜,并且因此玻璃陶瓷基板202可被研磨以达到最佳的可能的整体平坦度而无需关注这些 研磨技术造成的HSFR。
[0060] 被沉积的可流动式CVD膜可立即地被沉积或可进一步地使用任何研磨工艺(包括 CMP、离子束研磨、与磁流变研磨)被平滑化。已经发现到针对平坦层204使用具有低k(诸如 SiCO)的CVD膜提供用在玻璃陶瓷基板上的耐久与低成本材料。
[0061] 也已经发现到通过从可流动式CVD膜的平坦层204的小凹洞、颗粒、与刮伤的平坦 化提供由EUV工艺建立的装置中更大的可靠度。此外,已经发现到具有100埃至10微米的层 厚度207或层宽度的平坦层204可平滑化或平坦化基板顶表面201,而不会对玻璃陶瓷基板 202造成过度负载和增加的块团。
[0062]本发明可包括各种技术,所述技术用以通过CVD、物理气相沉积(PVD)、原子层沉积 (ALD)、与可流动式CVD (FCVD)沉积硅、氧化硅、与具有兼容热膨胀系数的相关膜,以填充凹 洞且埋没缺陷。一旦被沉积,膜的表面是平滑且平坦到足以进行进一步的多层叠层沉积。可 使用各种已建立的平滑化或研磨技术(包括CMP、退火、或离子束研磨)来进一步平滑化平坦 层 204。
[0063]现在参照图3A,图上显示处于制造的起初EUV掩模制作阶段的玻璃陶瓷块体301。 玻璃陶瓷块体301是一件可提供的玻璃陶瓷源材料或大玻璃陶瓷坯料。
[0064]玻璃陶瓷块体301可以是一块体或料件,而需要进一步处理以形成用于EUV掩模制 作的基板。玻璃陶瓷块体301可被切割、被成形、且被研磨成满足EUVL系统的设计与制造要 求的基板。例如,玻璃陶瓷块体301可被切割以形成图2的玻璃陶瓷基板202。
[0065]玻璃陶瓷材料相对于其他超低膨胀系数玻璃(ultra-low expansion,ULE)的使用 提供温度与CTE性质优点。例如,玻璃陶瓷(诸如日罗杜尔(Zerodur))可被调整到更大得多 的工作温度范围,而其他ULE玻璃具有更小的工作温度范围。玻璃陶瓷(诸如日罗杜尔 (Zerodur))中横跨块团的CTE均匀性比ULE玻璃更高。此外,已经发现到玻璃陶瓷(诸如日罗 杜尔(Zerodur))的更大的工作温度范围提供更多控制冷却速率的选择。
[0066] 现在参照图3B,图上显示处于制造的硬化阶段的图2的基部200。基部200可包括玻 璃陶瓷基板202。可将图2的平坦层204直接地形成或沉积在玻璃陶瓷基板202上。
[0067]玻璃陶瓷基板202可包括从图3A的玻璃陶瓷块体301成形造成的崎岖的整体平坦 度与瑕疵203。平坦层204可用以平滑化或平坦化图2的基板顶表面201,这产生了对于整个 顶表面的平坦的整体平坦度且提供了一具有局部粗糙度小于0.5纳米均方根的层。
[0068] 平坦层204被硬化,以形成硬化层304。硬化工艺可包括UV硬化工艺或流工艺。硬化 层304包括和平坦层204相同的整体平坦度与相同的局部粗糙度。可选地,可通过CMP工艺将 硬化层304进一步研磨与平坦化。
[0069] 平坦层204可包括SiN膜或SiOC膜。SiN膜,一旦经由硬化被转变成Si0/Si02,可更 抗氧化且产生比替代的平坦层更硬的膜。SiOC膜需要较少的处理步骤来达到可使用的膜。 SiOC膜在直到硬化之前是柔软的,但经硬化或未经硬化都可被使用。SiN膜在使用之前通常 必须被硬化,但可造成比SiOC更平滑的膜表面。用在各类型的平坦层204上的研磨方法是不 同的。例如,SiOC膜包括较少的处理步骤,这可避免颗粒污染。
[0070]已经发现到对于平坦层204在SiOC膜上的UV硬化工艺的使用降低了产生会造成在 沉积工艺期间发生缺陷的颗粒的风险。蒸汽或臭氧硬化必须被用在SiN基底膜上,但会引进 增加的会污染腔室和基板的颗粒。已经发现到SiN基底膜,在硬化之后,被转变成Si0/Si0 2, 以对于直接位在玻璃陶瓷基板202上的层产生更抗氧化与更硬的膜。用于硬化层304的最终 的被硬化的SiN膜可产生更平滑的顶表面,这是因为被硬化的SiN膜的硬度可促进硬化层 304的进一步平坦化。
[0071]此外,已经发现到SiOC的使用需要较少的工艺步骤来达到在玻璃陶瓷基板202上 可使用的膜。用于平坦层204的SiOC膜是柔软的,这可包括硬化或未硬化的选择。使用SiN膜 的膜,在进行玻璃陶瓷基板202上的后续沉积之前,需要硬化。
[0072] 现在参照图3C,图上显示处于制造的叠层形成阶段的图3B的结构。图3C中所显示 的结构可包括图2的基部200的部分视图,其中各种层被形成在基部200上以形成EUV掩模 350。例如,EUV掩模350可包括多层叠层306、帽盖层308、吸收层310、与抗反射涂层312。 [0073]多层叠层306可被形成在硬化层304上方。多层叠层306可直接地被形成在硬化层 304上,以形成布拉格(Bragg)反射件。由于光学的反射本质以及用在EUV的照射波长,反射 光学被使用,并且多层叠层306可由形成反射件的交替的高z与低z材料(诸如钼与硅)制成。 [0074]帽盖层308被形成在多层叠层306上方。帽盖层可以是诸如钌(Ru)或其非氧化的化 合物的材料,以有助于保护多层叠层306免于氧化与免于化学蚀刻剂,其中EUV掩模350在掩 模处理期间被暴露于该化学蚀刻剂。其他材料(诸如氮化钛、碳化硼、氮化硅、氧化钌、与碳 化硅)也可被使用在帽盖层308中。
[0075]吸收层310被设置在帽盖层308上方。吸收层310是对于EUV光的特定频率(约13.5 纳米)具有高吸收系数的材料,并且可以是诸如铬、钽、或它们的氮化物的材料。
[0076]抗反射涂层(ARC)312被沉积在吸收层310上。ARC 312可以是诸如氮氧化钽或氮氧 化硼钽的材料。背侧夹持层314可被形成在玻璃陶瓷基板202的背表面,以将基板夹持在静 电夹盘(未示出)或由静电夹盘(未示出)来夹持基板。
[0077]本发明的此实施方式可包括各种用以在玻璃陶瓷基板202上沉积不同层的技术。 例如,可使用CVD、PVD、ALD、与可流动式CVD来沉积硅、氧化硅、钌、与层。
[0078] 现在参照图4,图上显示一种用以制造图2的基部200的方法400,其中该基部200用 于图3B的EUV掩模350。方法400包括在方块402中提供图3A的玻璃陶瓷块体301。玻璃陶瓷块 体301可包括大片的具有低CTE的玻璃陶瓷材料(诸如日罗杜尔(Zerodur))或其他超低膨胀 系数玻璃材料。
[0079]在方块404中,玻璃陶瓷块体301可被成形,以形成图2的玻璃陶瓷基板202。成形工 艺可包括切割、切锯、钻凿、喷水切割、或它们的组合。玻璃陶瓷块体301可被成形且被切割 成一设计特定形状,诸如将符合至EUVL系统的夹盘的基板。例如,玻璃陶瓷块体301可被切 割成六英寸长的基板。
[0080]在方块406中,玻璃陶瓷基板202可被研磨。根据低HSFR要求以及基板顶表面201的 整体平坦度,方块406或第一研磨步骤是可选的。玻璃陶瓷基板202也可被研磨以减少图2的 层厚度207,而满足EUVL系统的腔室与夹盘尺寸要求。
[0081 ]在方块408中,平坦层204可被形成或被施加在玻璃陶瓷基板202上方。图2的平坦 层204的施加步骤可包括用以在基板顶表面201上填充任何凹洞且埋没任何缺陷的CVD、 PLD、ALD、与可流动式CVD方法。
[0082] 在方块410中,平坦层204可被硬化,以形成图3B的硬化层304。硬化工艺可将平坦 层204转变成更坚硬的膜或层。硬化工艺可包括用于硅氧碳或硅氮的平坦层204的UV硬化工 艺或热处理。硬化工艺也可包括蒸汽或臭氧处理,以通过来自蒸汽的氧取代沉积层中的氮, 而产生具有氧化硅的硬化层304。
[0083]在方块412中,硬化层304可被研磨。根据基板顶表面201的HSFR与整体平坦度,方 块412或第二研磨步骤是可选的。玻璃陶瓷基板202亦可被研磨,以减少图2的层厚度207。
[0084]硬化层304的硬度决定研磨期间层的行为。例如,较硬的膜(诸如使用SiN的膜)会 更易脆,并且因此更倾向于在一些研磨条件下会发生表面破裂。此外,取决于所使用的材 料,较硬的膜可能是无法抗化学的。较硬的膜硬会影响平坦层204到基板的黏附性。此外,后 续的被沉积在非常硬的平坦层204的膜变形上的层可能无法有效率地黏附。此外,用于平坦 层204的SiN膜需要更多处理步骤来达成,这会增加被颗粒污染的风险。已经发现到用于平 坦层204的SiOC膜可将上述从SiN形成的非常硬的膜造成的缺失最小化。
[0085]已经发现到硬化层304提供一更能经受研磨的表面,而不会造成于研磨图2的基板 顶表面201时所造成的瑕疵与缺陷。此外,已经发现到硬化层304使得额外的研磨成为可选 的,这是因为用以形成硬化层304的沉积与硬化工艺提供一具有局部粗糙度小于0.6纳米均 方根的平坦化表面。
[0086] 现在参照图5,图上显示图2的基部200的示意俯视图。此示意俯视图包括使用原子 力显微镜(AFM)方法的平坦层204的顶表面的视图,如图所示。
[0087]在沉积或施加平坦层204之前,图2的玻璃陶瓷基板202可具有超过1纳米均方根的 表面粗糙度502。表面粗糙度502是表面的表面纹理或表面形态的构成。例如,已经发现到未 经处理或未经修改(off the shelf)的玻璃陶瓷基板(诸如日罗杜尔(Zerodur)玻璃陶瓷块 体504)具有1.36纳米均方根的表面粗糙度。可利用AFM高度传感器在4微米乘4微米部分上 决定玻璃陶瓷基板202的表面粗糙度502。
[0088] 在施加平坦层204之后,已经发现到相同的4微米乘4微米日罗杜尔(Zerodur)样品 具有0.626纳米均方根的表面粗糙度。此外,已经发现到具有100埃至10微米的厚度的平坦 层204可被形成在被研磨或未被研磨的基板上而具有可改变程度的表面粗糙度502,并且对 于图2的层顶表面205仍可产生低于0.6纳米均方根的表面粗糙度502。平坦层204的此优点 可包括通过移除一些研磨步骤来放弃与减少制造步骤。
[0089]现在参照图6,图上显示一种用以制造具有超低缺陷的图3C的EUV掩模350的方法 600。超低缺陷是实质上零缺陷。方法600包括在方块602中供应玻璃坯料。玻璃坯料可被放 置在真空工具(诸如图1的第一真空腔室110)中。玻璃坯料的背侧在方块604中被清洁,并且 玻璃还料在方块606中被除气与被预清洁。
[0090]在方块608中可施加一背侧夹持层,并且在方块610中可执行前侧清洁。一些方法 步骤是较佳地被执行在图1的集成式EUV掩模制造系统100中,同时处于连续真空下,以避免 来自外界条件的污染。
[0091 ]在方块614中执行除气与预清洁,并且在方块616中执行平坦化。例如,在方块616 中,图2的平坦层204可被施加到玻璃陶瓷基板202。施加步骤可在沉积腔室(诸如图1的可流 动式化学气相沉积系统128)中发生。
[0092]平坦层可在平坦层硬化方块618中被硬化,并且多层沉积可在方块620中被执行。 例如,可在图1的硬化系统130中形成图3的硬化层304以硬化图2的平坦层204。图3C的帽盖 层308在帽盖层方块622中被沉积。
[0093]之后,离开集成式EUV掩模制造系统100,深紫外线(DUV)/光化的检视在方块624中 被执行,掩模坯料可选地在方块626中被清洁,并且吸收层和抗反射涂层在方块628中被沉 积。
[0094]现在参照图7,图上显示一种用以制造图3C的EUV掩模350的替代方法700。超低缺 陷是实质上零缺陷。替代方法700开始于在方块702中供应玻璃坯料。玻璃坯料的背侧在方 块704中被清洁,并且玻璃坯料的前侧在方块706中被清洁。
[0095]方块708中的一些方法或工艺步骤是较佳地被执行在图1的集成式EUV掩模制造系 统100中,同时处于连续真空下,以避免来自外界条件的污染。
[0096]掩模坯料在方块710中被除气与被预清洁。背侧夹持层214在方块712中被沉积,并 且平坦化发生在方块714中。平坦层在方块716中被硬化。多层沉积在方块718中被执行,并 且帽盖层在方块720中被施加。
[0097]尽管在方块722中,可在集成式EUV掩模制造系统100内执行DUV/光化的检视,DUV/ 光化的检视亦可发生在外面。掩模坯料可选地在方块724中被清洁,并且吸收层和抗反射涂 层可在方块726中被沉积。
[0098] 现在参照图8,图上显示用于EUV光刻系统的光学列800。光学列800具有极紫外线 源(诸如等离子体源802),用以产生EUV光且将EUV光收集在收集器804中。收集器804将光提 供到场小面镜子808,场小面镜子808是照射系统806的一部分,照射系统806更包括瞳孔小 面镜子810。照射系统806将EUV光提供到标线片812(标线片812是图3C的EUV掩模350的完全 处理版本),标线片812将EUV光反射通过投射光学814且到晶片816上。
[0099] 现在参照图9,图上显示EUV光刻系统900 JUV光刻系统900包括EUV光源区域902、 标线片平台904、与作为光学列800的附属物的晶片平台906AUV光刻系统900可包括如图8 所示的光学列800。
[0100] 本发明的实施方式平坦化且平滑物EUV坯料,由此移除基板表面上所有的凹洞、缺 陷、与颗粒,因此表面是极微地平坦的且平滑的。此想法是沉积不含缺陷的材料在EUV坯料 基板的表面上,EUV还料基板接着被处理而不会引进任何缺陷,以达到极微地平坦的且平滑 的表面。图3C的EUV掩模350是EUV光刻系统900的重要部件,并且EUV光刻系统900不能在没 有位于适当平坦化的平坦与平滑EUV坯料上的EUV掩模的情况下执行EUV光刻系统900的功 能。因此,已经发现到图2的平坦层204适当地平滑化或平坦化图2的层顶表面205,而具有小 于0.6纳米均方根的表面粗糙度502。
[0101] 第一步骤是填充任何存在的凹洞,这可通过沉积平坦层204来完成,其中该平坦层 204是可流动式CVD膜。此外,平坦层204也可包括经由00)、?¥0^1^、或类似的工艺来沉积 硅、氧化硅、或相关的膜的方法。此平坦化步骤也埋没位在EUV坯料基板表面之上或之中的 颗粒、凸块、凹洞、与其他缺陷。在可流动式CVD膜的情况中,不需要进一步的处理以在EUV还 料基板上达到可接受的平滑的平坦表面。
[0102] 平坦层204的一优点是此方法是基板独立的且此方法可被用在各种基板与基板品 质上。使用具有EUV坯料所需性质但在研磨之后不具有极微地平坦的平滑表面的玻璃基板 是潜在可行的。此独立性使得使用不同基板供应者且将供应者所造成的非期望改变对基板 制备和研磨的影响最小化成为可能。
[0103] 本发明的实施方式主要在于提供一极微地平坦且平滑的基板表面以用于EUV掩模 的制造,但其可用于任何需要极微地平坦的平滑表面的应用(诸如EUV掩模350和其他者)。
[0104] 另一个方式是使用平坦的高热传导表面来生长多层叠层在上面。按历史观点,由 于光学的透射本质以及所使用的照射波长,玻璃是用作为用于掩模的基板。EUV被所有材料 吸收,因此使用了反射光学。然而,反射率不是100% (对于目前Mo/Si叠层是<70%),并且 辐射的被吸收的部分将会加热基板。目前的掩模玻璃基板组成被优化以提供在操作温度下 的零热膨胀系数,以避免光刻胶曝光期间的图案扭曲。
[0105] 最终的方法、工艺、设备、装置、产品、与/或系统是直接的、符合成本效益的、不复 杂的、高多样性的、精确的、敏感的、与有效的,并且可通过适应于已知部件以为了准备的、 有效率的、与符合经济的制造的、应用、与利用被实现。
[0106] 本发明的另一个重要态样是本发明有价值地支持与服务降低成本、简化系统、与 增加效能的历史趋势。因此,本发明的这些和其他有价值的态样将现有技术推进到至少下 一个层次。
[0107] 尽管已经以涉及特定最佳模式来描述本发明,应了解的是许多替代物、变更、与变 化对于本领域技术人员来说在参照前述说明是显而易知的。因此,意图包括所有这样的落 在随附权利要求书的范围内的替代物、变更、与变化。在此所公开或附图中所显示的全部物 是以示例与非限制理解的方式来解读。
【主权项】
1. 一种制造极紫外线基板的方法,包含以下步骤: 提供玻璃陶瓷块体; 从所述玻璃陶瓷块体形成玻璃陶瓷基板;及 沉积平坦层于所述玻璃陶瓷基板上。2. 如权利要求1所述的方法,进一步包含以下步骤:通过硬化所述平坦层与所述玻璃陶 瓷基板,以形成硬化层。3. 如权利要求1所述的方法,其中沉积所述平坦层的步骤包括以下步骤:沉积硅、氧、与 碳的所述平坦层。4. 如权利要求1所述的方法,其中沉积所述平坦层的步骤包括以下步骤:形成具有表面 粗糙度小于〇. 6纳米均方根的所述平坦层。5. 如权利要求1所述的方法,其中形成所述玻璃陶瓷基板的步骤包括以下步骤:形成具 有热膨胀系数为±0.007 Χ10-7/Κ的所述玻璃陶瓷基板。6. -种集成式极紫外线掩模制造系统,包含: 真空腔室,所述真空腔室用以放置玻璃陶瓷基板于真空中; 第一沉积系统,所述第一沉积系统用以沉积平坦层于所述玻璃陶瓷基板上方;及 第二沉积系统,所述第二沉积系统用以沉积多层叠层于所述平坦层上,而无需将所述 玻璃陶瓷基板从所述真空移除。7. 如权利要求6所述的系统,进一步包含:载具操纵系统,所述载具操纵系统用以将所 述玻璃陶瓷基板定位在所述真空腔室内。8. 如权利要求6所述的系统,其中所述第一沉积系统用以沉积所述平坦层,所述平坦层 包括硅、氧、与碳。9. 如权利要求6所述的系统,进一步包含硬化系统,所述硬化系统用以从所述平坦层形 成所述硬化层。10. 如权利要求6所述的系统,其中所述第一沉积系统用以沉积具有表面粗糙度小于 〇. 6纳米均方根的所述平坦层。11. 一种极紫外线光刻掩模系统,包含: 玻璃陶瓷基板;及 硬化层,所述硬化层具有100埃至10微米的层厚度207。12. 如权利要求11所述的系统,其中所述硬化层包括娃、氧、与碳。13. 如权利要求11所述的系统,其中所述硬化层包括小于0.6纳米均方根的表面粗糙 度。14. 如权利要求11所述的系统,其中所述玻璃陶瓷基板包括±0.007 X 10_7/Κ的热膨胀 系数。15. 如权利要求11所述的系统,其中所述硬化层包括氧化硅。
【文档编号】C03C17/00GK105829259SQ201480070431
【公开日】2016年8月3日
【申请日】2014年12月19日
【发明人】拉尔夫·霍夫曼, 马耶德·A·福阿德, 卡拉·比斯利
【申请人】应用材料公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1