专利名称：电子控制装置的制作方法
技术领域：
本发明涉及用于控制设备的电子控制装置，更具体地说，涉及能够覆写控制数据的电子控制装置。
背景技术：
诸如用于控制设备的控制程序和控制参数等的控制数据存储在非易失性存储器(ROM)中，使得即使在电池没有连接的时候，控制数据也能够不被擦除，并且有时候被提供给用户。例如，电子控制装置用于控制引擎、变速器和其它汽车部件，并且所得的控制数据存储在电子控制装置的ROM中。
在电子控制装置被安装在汽车中时，汽车制造商或经销商可能希望根据受控设备的特性来校准控制数据，该设备例如为实际引擎或变速器。因此，控制数据通常存储在可重写的非易失性存储器中，例如存储在EEPROM(电可擦除可编程ROM)或闪存存储器(闪存EEPROM)中，使得控制数据能够被覆写。闪存EEPROM的特征在于其相对简单的内部电路和低成本。
闪存EEPROM的存储区被分为多个存储块，使得在覆写期间对于每个块进行数据的擦除和/或写入。例如，对于具有两个存储容量为32千字节(KB)的存储块的64KB闪存EEPROM，每32kB进行一次数据覆写处理。但是，对于闪存EEPROM，在进行数据覆写处理时，该存储块中的数据不能被读出。
此外，与RAM(随机存取存储器)中的覆写所需的时间相比，闪存EEPROM中的数据覆写处理所需的时间很长。因此，如果根据受控设备(例如引擎)的特性来进行校准时，待写入闪存EEPROM中的数据通常暂存在外部存储设备(例如调试器)中。然后，在引擎停止后，存储在外部存储设备中的数据被用来对闪存EEPROM进行覆写处理。因此，如果要对单个闪存EEPROM进行多个校准时，则需要对每个校准进行上述的处理，这是很耗费时间的。
本发明是考虑到上述问题而提出的，本发明的目的是提供一种电子控制装置，其甚至在控制操作期间也能够对非易失性存储器进行数据覆写处理。
发明内容
为了解决上述问题，根据权利要求1的发明提供了一种电子控制装置，具有存储用于控制设备的控制数据的非易失性存储器和易失性存储器。电子控制装置包括控制器，该控制器使用存储在易失性存储器中的数据来进行控制数据的校准并在校准结束时将存储在易失性存储器中的数据写入非易失性存储器中。
根据权利要求2的发明提供了一种根据权利要求1所述的电子控制装置，其中，当校准开始时，控制器将待校准的非易失性存储器中的数据存储到易失性存储器中；并且控制器使用存储在易失性存储器中的数据来执行控制数据的校准。
根据权利要求3的发明提供了一种根据权利要求1或2所述的电子控制装置，其中，当校准开始时，控制器进一步识别待校准的非易失性存储器的地址，并且控制器将与非易失性存储器相同的地址分配给易失性存储器以及优先在校准期间对易失性存储器进行数据处理。
根据权利要求4的发明提供了一种根据权利要求1-3中的任一项所述的电子控制装置，进一步包括用于控制非易失性存储器中的数据的控制寄存器，其中，在校准结束后，控制器将非易失性存储器的地址和已校准的控制数据写入控制寄存器中，并且控制器使用写入控制寄存器中的地址和已校准的控制数据来执行到非易失性存储器中的写入。
根据权利要求5的发明提供了一种根据权利要求4所述的电子控制装置，进一步包括用于控制对允许使用控制寄存器的授权的授权寄存器，其中，当到非易失性存储器中的写入被执行时，控制装置将授权寄存器置位，并且在写入操作结束时，控制装置将授权寄存器清零。
根据权利要求6的发明提供了一种根据权利要求1-5中的任一项所述的电子控制装置，其中，所述设备具有多个单元；控制数据对应于每个单元而存储在非易失性存储器中；易失性存储器具有的存储容量能够存储待校准的对应于所述单元的控制数据。
根据权利要求7的发明提供了一种根据权利要求1-6中的任一项所述的电子控制装置，其中，非易失性存储器具有至少两个或更多个存储块；所述的写入是对每个存储块执行的；当到存储块中的写入被执行时，另一存储块被用来控制所述的设备。
根据权利要求1所述的发明，存储在易失性存储器中的数据被用来执行控制数据的校准。当校准结束时，将存储在易失性存储器中的数据写入到非易失性存储器中。因此，安装在电子控制装置中的易失性存储器能够被用来校准存储了用于控制所述设备的控制数据的非易失性存储器。在这种情况中，执行校准时可以无需使用诸如调试器的外部存储设备。通过执行这种写入处理，可以在受控设备正被操作的时候进行校准。
根据权利要求2所述的发明，当校准开始时，待校准的非易失性存储器中的数据被存储到易失性存储器中，并且存储在易失性存储器中的数据被用来执行控制数据的校准。因此，校准可以通过将预调整控制数据作为起始点来实现。通过将标准控制数据存储到非易失性存储器中，根据受控设备的特性，可以只进行微调，从而实现有效的校准。
根据权利要求3所述的发明，当校准开始时，待校准的非易失性存储器的地址被识别出。然后，与非易失性存储器相同的地址被分配给易失性存储器，且用于易失性存储器的数据处理优先在校准期间执行。即，在存储器映射图中，易失性存储器的存储区被设置成与待校准的存储器重叠。因此，电子控制装置能够通过照常或者甚至在校准期间使用地址来控制所述的设备。
根据权利要求4所述的发明，当校准结束时，易失性存储器的地址和已校准的控制数据被写入控制寄存器中。然后，存储在控制寄存器中的地址和已校准的控制数据被用来执行到非易失性存储器中的写入。易失性存储器中的数据能够通过控制寄存器可靠地写入非易失性存储器中。
根据权利要求5所述的发明，电子控制装置具有用于控制对允许使用控制寄存器的授权的授权寄存器。当执行到非易失性存储器中的写入时，授权寄存器被置位；在写入结束时，授权寄存器被清零。因此，可以只在执行写入时对控制寄存器进行存储管理。
根据权利要求6所述的发明，易失性存储器具有的存储容量能够存储待校准的对应于所述单元的控制数据。因此，易失性存储器的存储容量能够被限制为校准所需的存储容量，从而能够降低电子控制装置的大小和成本。
根据权利要求7所述的发明，非易失性存储器包括至少两个或更多个存储块，且写入是对每个存储块执行的。当执行到存储块中的写入时，另一存储块被用来控制所述的设备。因此，在所述的设备正被控制时，能够实现对非易失性存储器中的控制数据的覆写。因此，能够有效地实现校准，而无需重启受控设备或电子控制装置。
图1是根据本发明的实施例的ECU(电子控制装置)的整体结构的示意图。
图2是用于解释说明用于闪存EEPROM的覆写处理的一个流程图。
图3是用于解释说明用于闪存EEPROM的覆写处理的另一流程图。
图4是用于存储器映射图的一个解释性视图。
图5是用于存储器映射图的另一解释性视图。
图6是用于存储器映射图的又一解释性视图。
图7是用于存储器映射图的又一解释性视图。
具体实施例方式
下面参考图1-7对本发明的一个实施例进行详细的描述。在本实施例中，如图1所示，假定受控对象11(例如汽车引擎)通过使用电子控制单元(ECU)10进行控制。即，在ECU 10被安装在汽车中之后，执行对作为控制数据的控制参数的校准，以便控制构成所述汽车的每个单元。
ECU 10包括CPU 10、作为非易失性存储器的闪存EEPROM 101和作为易失性存储器的校准RAM 102。ECU 10还包括时钟模块、A/D转换器等其它未示出的装置。CPU 10被配置成执行存储在闪存EEPROM 101、校准RAM 102等中的各种程序。
闪存EEPROM 101包括与ECU所使用的用于控制的控制命令和控制参数相关的数据。本实施例中使用的闪存EEPROM 101具有的存储容量总体上为64千字节(KB)。存储区由32kB存储块构成(存储器映射图的“块0”和“块1”)。对于覆写，逐块地进行数据擦除和写入。“块0”包括关于控制命令的数据，而“块1”包括与用于每个受控单元的控制参数相关的数据。在本实施例中，假定在对受控对象11进行控制的期间，“块0”中的控制命令致使对“块1”中的控制参数的覆写。
校准RAM 102是用于在校准期间暂存预定数据的存储器。对于校准RAM 102，应当使用其存储容量能够存储控制参数的存储器，所述控制参数与每个受控单元对应。本实施例中的校准RAM 102具有2kB的存储容量。
ECU 10进一步包括输入/输出接口部分120。ECU 10的每个部分通过输入/输出接口部分120连接至用户接口部分12和受控对象11。用户接口部分12由用户用来指定受控对象11和确认参数。
受控对象11是诸如引擎或变速器的设备或其它待受控的设备。ECU 10通过输入/输出接口部分120接收来自安装在受控对象11内的各种传感器的数据并将数据输出至致动器等。
CPU 100通过地址总线连接至地址解码器110。地址解码器110根据来自CPU 100的地址信号而输出信号至其对应的输出终端。在本实施例中，CPU 100和地址解码器110作为控制装置。
地址解码器110包括初始寄存器111。初始寄存器111包括用于存储与进行校准的区域的地址相关的数据的区域和用于存储与校准RAM 102的激活相关的数据的区域(激活位)。在本实施例中，当校准RAM 102被激活时，“1”被输入给激活位。
进而，ECU 10包括作为授权寄存器的超级用户模式寄存器112，用于控制允许对覆写闪存EEPROM 101的授权的模式(在下文中成为超级用户模式)。当超级用户模式被置位时，“1”被输入给超级用户模式寄存器112中的授权位。
ECU 10进一步包括作为控制寄存器的闪存控制寄存器113，用于控制非易失性存储器中的数据。闪存控制寄存器113在超级用户模式下使用。闪存控制寄存器113保留待写入闪存EEPROM 101中的地址和已校准的控制参数。
此外，CPU 100、校准RAM 102、闪存控制寄存器113和输入/输出接口部分120分别连接至数据总线，使得数据通过数据总线进行发送和接收。
接下来，参考图2-7对ECU 10所进行的处理之中的、用于将存储在闪存EEPROM 101中的数据重写为适合于受控对象11的数据的处理进行描述。
在ECU 10根据存储在闪存EEPROM 101中的数据而正对受控对象11进行控制时，用户使用用户接口部分12来发出用于受控对象11的校准指令。这个指令通过输入/输出接口部分120和数据总线传送至CPU 100。
然后，ECU 10进入校准模式，开始如图2所示的处理。首先，CPU100确定闪存EEPROM 101上的校准区(S1-1)。在这种情况中，CPU 100将“1”输入初始寄存器111的激活位，以激活校准RAM 102。进而，执行校准的区域的地址被存储在初始寄存器111中。
接下来，闪存EEPROM的校准区中的数据被复制到校准RAM 102中(S1-2)。这步操作参考如图4所示的存储器映射图500进行描述。在存储器映射图500中设置对应于校准RAM 102的存储区501；对应于闪存EEPROM 101的“块0”的存储区502；以及对应于闪存EEPROM101的“块1”的存储区503。在本实施例中，存储区503中的位置6000～67FF假定为校准区504。然后，在步骤(S1-2)中，校准区504中的数据被复制到对应于校准RAM 102的存储区501中。
接下来，校准RAM 102与校准区重叠(S1-3)。这步操作参考如图5所示的存储器映射图510进行描述。这里，在存储器映射图510中所设置的校准RAM 102的存储区501与为校准区504而设置的地址相匹配。这表示给存储区501和校准区504分配相同的地址。
接下来，根据受控对象11的特性来进行校准处理(S1-4)。这个处理参考如图3所示的流程图进行描述。用户使用用户接口部分12来发出对参数数据的修改指令等(S2-1)，该指令控制受控对象11。在这种情况中，CPU 100执行各种处理，例如读出或覆写存储器映射图510上的数据。
对于与校准RAM 102重叠的存储区的处理(在步骤(S2-2)为“是”的情况)，该处理是根据校准RAM 102中的数据来进行的(S2-3)。即，如果初始寄存器111的激活位被设置为“1”，则对校准RAM 102的存储区501执行存储区的每个处理，其中在该存储区中，闪存EEPROM 101和校准RAM 102分配了相同的地址(在本实施例中为位置6000～67FF)。
另一方面，对于未与校准RAM 102重叠的存储区的处理(在步骤(S2-2)为“否”的情况)，该处理是按照一般情况对存储器映射图510上的闪存EEPROM 101中的数据进行的(S2-4)。
然后，如果有任何新的对于数据处理的指令(在步骤(S2-5)为“否”的情况)，则重复步骤(S2-1)～(S2-4)，以执行校准。另一方面，如果为受控对象11找到适当的参数值，则用户使用用户接口部分12来发出结束校准的指令。如果结束校准的指令被发出(在步骤(S2-5)为“是”的情况)，则该程序返回至如图2所示的流程。
接下来，超级用户模式被置位(S1-5)。具体地说，将“1”输入给超级用户模式寄存器112的授权位。在这种情况中，将存储在校准RAM 102中的控制参数写入到闪存EEPROM 101中(S1-6)。即，在如图6所示的存储器映射图520上，设置在存储器映射图520上的校准RAM 102的存储区501中的数据被写入到校准区504中。具体地说，在超级用户模式中，可以访问存储器映射图上的闪存控制寄存器113。然后，存储在校准RAM 102中的地址和数据被写入闪存控制寄存器113中。进而，根据存储在闪存控制寄存器113中的地址，存储在闪存控制寄存器113中的数据被写入闪存EEPROM 101上的地址。同时，ECU 10根据存储在存储区502的数据来继续控制受控对象11。
当所述的程序结束时，超级用户模式寄存器112的授权位被清零，且超级用户模式退回正常模式。进而，改变初始寄存器111的设置(S1-7)。在此，初始寄存器111的激活位被清零。这导致了如图7所示的存储器映射图530。即，校准RAM 102的存储区501被删除，且在存储器映射图530上生成了已写入校准RAM 102的数据的已校准区531。然后，ECU 10使用闪存EEPROM 101中的被覆写的数据来控制受控对象11。然后，闪存EEPROM 101的覆写结束。
根据上述实施例，可以获得下述的特征。在上述的实施例中，ECU10包括闪存控制寄存器113并在校准结束时进入超级用户模式。在这种模式下，可以访问存储器映射图上的闪存控制寄存器113。然后，存储在校准RAM 102中的数据被通过使用闪存控制寄存器113编程入闪存EEPROM 101中。因此，即使在ECU 10正被操作的时候，闪存EEPROM 101的某一区域中的数据也可以被擦除或覆写。传统上，在覆写闪存EEPROM 101之前，必须停止受控对象11和中断ECU 10的控制。因此，当执行另一校准时，必需重启ECU 10和受控对象11。在这种情况中，受控对象11等在启动后进入稳定状态需要时间。通过如本实施例中所述的在受控对象11仍被操作时执行校准，可以更快地完成校准任务。
在上述实施例中，可以使用超级用户模式来在ECU 10的操作期间执行校准。因此，甚至在校准RAM 102相对较小(例如2kB)的时候，也能够有效地实现校准。通过使用这种小容量的校准RAM 102，能够降低ECU 10的大小。此外，由于RAM相当昂贵，所以使用小校准RAM 102可以降低ECU 10的成本。
在上述的实施例中，安装在ECU 10中的校准RAM 102被用来覆写闪存EEPROM 101中的数据。即，ECU 10自身具有用于覆写闪存EEPROM 101中的数据的机制。这使得无需将已校准的数据存储在诸如调试器的外部存储设备中。因此，能够有效地完成对闪存EEPROM101中的数据的校准。
在上述实施例中，当校准开始时，执行校准的区域的地址被存储在初始寄存器111中。这个地址可以被用来将闪存EEPROM 101中的数据复制到校准RAM 102中并将校准RAM 102的存储区501设置在闪存EEPROM 101的校准区504中。这表示用于校准RAM 102的设置区能够根据校准区而设置。
应当理解，上述实施例可以进行如下的修改。在上述实施例中，当程序结束时，超级用户模式寄存器112的授权位被清零，且超级用户模式退回至正常模式。同时，初始寄存器111的激活位被清零。相反地，如果连续地执行另一受控对象11的校准，则执行新校准的区域的地址可以被设置在初始寄存器111中，同时保持初始寄存器111的激活位的“1”。这使得可以连续地执行校准。
在上述实施例中，使用了存储容量为2kB的校准RAM 102，但是不限于此。校准RAM 102可以具有覆盖单个校准所需的存储区的容量。此外，可以使用具有较大存储容量的校准RAM 102来一次执行对更多个受控对象11的校准。
在上述实施例中，在受控对象11的控制操作期间，用于闪存EEPROM 101的“块0”的控制命令被用来覆写用于“块1”的控制参数，但是不限于此。可以在电子控制装置中包括需要覆写的闪存EEPROM 101。
在上述实施例中，在步骤(S1-2)，闪存EEPROM 101的校准区中的数据被复制到校准RAM 102。另一种情况是在校准区中没有控制数据时，可以跳过此步骤。
在上述实施例中，诸如汽车引擎的受控装置11通使用电子控制装置(ECU 10)来控制，但是不限于此。重要的是可以包括闪存EEPROM101且可以实现在对其数据执行覆写的电子控制装置中。
如上面所详细描述，根据本发明，甚至可以在控制操作期间实现对非易失性存储器的数据的覆写。
权利要求
1.一种电子控制装置，具有存储用于控制设备的控制数据的非易失性存储器和易失性存储器，所述电子控制装置包括控制器，其使用存储在易失性存储器中的数据来进行控制数据的校准并在校准结束时将存储在易失性存储器中的数据写入非易失性存储器中。
2.根据权利要求1所述的电子控制装置，其中，当校准开始时，控制器将待校准的非易失性存储器中的数据存储到易失性存储器中，并且控制器使用存储在易失性存储器中的数据来执行控制数据的校准。
3.根据权利要求1或2所述的电子控制装置，其中，控制器进一步在校准开始时识别待校准的非易失性存储器的地址；将与非易失性存储器相同的地址分配给易失性存储器；以及优先在校准期间对易失性存储器进行数据处理。
4.根据权利要求1-3中的任一项所述的电子控制装置，进一步包括控制寄存器，用于控制非易失性存储器中的数据；以及其中，在所述校准结束后，控制器将非易失性存储器的地址和已校准的控制数据写入控制寄存器中；以及控制器使用写入到控制寄存器中的地址和已校准的控制数据来执行到非易失性存储器中的写入。
5.根据权利要求4所述的电子控制装置，进一步包括授权寄存器，用于控制对允许使用控制寄存器的授权；其中，控制器在到非易失性存储器中的写入被执行时，将授权寄存器置位；以及在所述的写入结束时，将授权寄存器清零。
6.根据权利要求1-5中的任一项所述的电子控制装置，其中所述设备具有多个单元；控制数据对应于每个单元而存储在非易失性存储器中；以及易失性存储器具有的存储容量能够存储待校准的对应于所述单元的控制数据。
7.根据权利要求1-6中的任一项所述的电子控制装置，其中非易失性存储器具有至少两个或更多个存储块；所述的写入是对每个存储块执行的；以及当到存储块之一中的写入被执行时，另一存储块被用来控制所述的设备。
全文摘要
本发明的目的是提供一种即使在控制操作期间也能够覆写非易失性存储器中的数据的电子控制装置。ECU(10)包括CPU(100)、闪存EEPROM(101)和校准RAM(102)。当执行校准时，闪存EEPROM(101)的校准区中的数据被存储入校准RAM(102)中。校准RAM(102)的存储区与校准区重叠，以执行校准。校准区中的数据被写入校准RAM(102)中。当校准结束时，进入超级用户模式，其中存储在校准RAM(102)中的数据通过使用控制寄存器(113)被写入闪存EEPROM(101)中。
文档编号F02D45/00GK1659662SQ03812824
公开日2005年8月24日 申请日期2003年5月28日 优先权日2002年6月3日
发明者佐藤纯桂, 佐佐木章浩 申请人:飞思卡尔半导体公司