专利名称：扫描探针检查设备的制作方法
技术领域：
本发明涉及一种扫描探针检查设备，并且特别涉及在半导体设备的制造工序中，用于检测诸如通孔之类的无源元件中的缺陷的扫描探针设备。
背景技术：
为了在通孔(在下文中，贯穿此申请，术语“通孔”表示一组通孔与在通孔内形成的导电材料)等等的形成中检测异常，在半导体设备的制造期间，在晶片上面单独的芯片上形成了与实际器件分离的、用于检测通孔中产生的缺陷的检测图案，然后测量所述检测图案，测量关于通孔具有的电阻，以识别通孔中缺陷的存在与否以及缺陷的位置。
图5是示出了通孔形成中用于异常检测的传统扫描探针检查设备(也称作扫描型探针显微镜)的示意图。在一对焊盘1之间以相等的间隔排列多个通孔2，所述焊盘1具有100乘100μm量级的尺寸，并且形成在衬底的顶表面的绝缘层上。而且，那些通孔连接到各上互连线和下互连线，以致除了直接连接到焊盘1的上互连线以外，一条上互连线连接到各相邻通孔中的一个通孔的上端，并且部分地面对该一条上互连线的一条下互连线连接到各相邻通孔中的一个通孔的下端，并且该一条下互连线连接到各相邻通孔中的另一个通孔的下端，从而形成链式单元，此外，多个链式单元相互串联连接以形成链式图案(检测图案)。这样，下互连线嵌入到衬底表面上的绝缘膜中。这样，形成了链状检测图案，其中多个通孔2通过上互连线4与下互连线3串联连接，并且焊盘1连接到检测图案的两端。应当注意检测图案通常包括非常大数目的通孔(在图中，为了简化，仅仅示出了八个通孔)，例如，10,000个通孔。这样，组成一对通孔2的链式单元、与该对通孔2连接在一起的下互连线3以及连接到该对通孔2之一的上端的上互连线4重复地形成，以构成具有通常不大于1μm间距的链式单元。正常地形成单独的通孔，以具有大约1欧的电阻，并且因此，形成检测图案(包括10,000个通孔)以在图案的两端之间具有设计的电阻，即10千欧。
在传统的扫描探针检查设备中，在一对焊盘中的一个焊盘1(在下文中称作参考焊盘)与导电探针6之间连接DC电源5(用于提供DC电压V0)，然后，该探针6操作，以致探针6在连接到电源的参考焊盘1一侧从上互连线4开始移动，并且以探针远离参考焊盘1的方向以滑动的形式在衬底表面上面继续移动。在探针6的扫描期间，测量流过由探针6与连接到该探针的DC电源组成的检测电路的电流I。这样，在探针6的移动期间，当探针6接触上互连线4时检测到预定的电流，并且当探针6在衬底上的绝缘层的表面上滑动时，因为检测电路断开，所以检测不到电流。因此，当探针移动时，流过检测电路的电流I以脉冲状态改变。当探针6远离参考焊盘1移动时，探针6与参考焊盘1之间的通孔2的数目增加，并且探针6与参考焊盘1之间的电阻由此增加，导致流过检测电路的电流I变小。如上所述，一个通孔2的电阻通常大约为1欧。因此，当探针6放置在最远离参考焊盘1的位置时，在检测电路中包括的全部串联连接的10,000个通孔具有10千欧的总电阻，即检测图案的电阻。这时，假定当检测图案包含没有缺陷的通孔时具有10千欧的电阻的检测图案被测量为具有20千欧的电阻。在该情况中，考虑发生了两个事件。也就是说，均匀地形成了单独的通孔以具有2欧的电阻，以及有缺陷地形成了通孔中的任何一个以具有10千欧的电阻，该10千欧的电阻加到其它正常通孔的电阻。在前面的情况下，全部通孔是有缺陷的，这消除了识别有缺陷的通孔的需要。在后面的情况下，当探针6移动并且位于连接到该有缺陷的通孔2的上互连线4上时，测量到的电阻变大，同时测量的电流显著降低。因此，电阻的检测放大能够识别有缺陷的通孔。应当注意实际形成检测图案以具有成行地连接在一起的多排通孔，并且探针在多排通孔上二维地扫描。在识别有缺陷的通孔以后，切开对应位置，并且通过透射电子显微等等观察该部分的剖面，并且检测剖面的轮廓异常以确定导致缺陷的原因。通过检测得到的结果被反馈到半导体的制造工艺以抑制缺陷的发生。
提出了传统的扫描探针显微镜，其中由碳纳米管组成两个或者多个电气独立的探针，并且其扫描不大于100nm的微小材料，从而能够测量电气特征(日本专利未决公开No.2002-214112)。
此外，作为通孔的形成中检测异常的方法，提出了称作OBIRCH(光束诱发电阻改变)的方案。根据此方案，激光束扫描并且照射到通孔图案上，并且通过有缺陷的通孔的位置处的空洞来吸收来自激光束的热，然后，检测电流的改变，从而能够识别有缺陷的通孔。
然而，传统的技术包括下列问题。也就是说，在有缺陷通孔的电阻为高的情况下，检测和识别有缺陷的通孔成为可能。然而，在有缺陷通孔的电阻为低的情况下，不可能检测有缺陷的通孔，这意味着检测有缺陷的通孔的灵敏度低。在探针6与上互连线4之间存在接触电阻。因此，当探针6扫描时，观察到由接触电阻改变引起的检测电流的波动。
同样地，在有缺陷的通孔的电阻为低的情况下，即使当探针到达有缺陷的通孔位置并且检测到的电流逐步改变时，由于接触电阻的变化，此改变是不可检测的，并且不能检测通孔是否有缺陷。
接触电阻通常超过1千欧，并且当有缺陷的通孔的电阻相对低时，例如10欧到1千欧，由于探针扫描期间，接触电阻的改变(变化)，不能检测有缺陷的通孔。
在日本专利未决公开No.2002-214112中描述的方法需要使用碳纳米管，并且有检测高成本的缺点。此外，在OBIRCH方案中，激光束的直径大于通孔的直径，并且因此，不能识别有缺陷的通孔。
发明内容
在考虑到所述问题的情况下构思了本发明，以提供一种扫描探针检查设备，该设备具有低检测成本，并且能够检测电阻值甚至低到10欧左右的异常，并且能够识别有缺陷的通孔的位置。
根据本发明的扫描探针检查设备检测多个无源元件中的无源元件的异常，该多个无源元件连接在一起以形成链式图案，所述链式图案的各部分间断地暴露于芯片的表面。该扫描探针检查设备包括用于在所述链式图案的两端之间施加偏压的偏压提供器；以由所述图案的所述暴露部分之间的距离确定的间隙排列的两个探针；用于检测所述两个探针之间的电势差的检测器；以及扫描部件，其使所述两个探针在包含所述芯片的晶片的表面上进行扫描，同时保持所述两个探针之间的所述间隙不变。
例如，所述多个无源元件以给定间距排列，并且所述两个探针以等于或大于所述多个无源元件的所述给定间距的两倍的距离相互分开。
所述无源元件可为通孔，并且所述通孔可相互连接，使得一条上互连线连接到各相邻通孔中的一个通孔的上端，并且一条下互连线连接到各相邻通孔中的所述一个通孔的下端和各相邻通孔中的另一个通孔的下端，由此形成包括所述一条上互连线、所述相邻通孔与所述一条下互连线的链式单元，并可以进一步串联连接多个链式单元，并且其中所述探针可与包括所述一条上互连线的各上互连线接触。
可如下构造所述探针具有薄板形状的底部、从所述底部延伸的杆以及在所述杆的远端形成的针，其中通过加工半导体与金属材料之一来形成所述底部、杆与针。
这样，可如此形成所述针，使得所述针在所述远端所指的方向上从所述杆的所述远端倾斜。
而且，能够通过用导电材料涂布硅的表面来形成所述探针。
例如，所述导电材料为掺杂硼的金刚石。
发明效果根据本发明，通过偏压施加部件，在链式图案的两端之间施加偏压，以使给定电流Io流动，移动保持给定间隙的两个探针，以扫描在晶片的顶表面上暴露的链式图案的一部分，并且通过检测器，检测两个探针之间的电势差V，从而可测量两个探针接触的链式图案的这些点之间的电势差V而不影响探针与链式图案之间的接触电阻。因此，由V/Io控制的电阻R变为不受接触电阻影响的链式图案本身的电阻。因此，在诸如通孔之类的无源元件中存在异常并且其电阻大于正常无源元件的电阻的情况下，能够可靠地检测无源元件中的异常，并且能够指定有缺陷的无源元件。例如，在无源元件为通孔的情况下，正常通孔的电阻大约为1欧，但是能够检测其电阻低至10欧到1千欧的有缺陷的通孔。
图1是示出了根据本发明的一个实施例的扫描探针检查设备的示范图。
图2是示出了探针的结构的图。
图3是示出了探针的驱动方法的图。
图4是示出了探针的驱动方法的另一实施例的图。
图5是示出了传统扫描探针检查设备的示范图。
具体实施例方式
本发明的实施例将参照附图描述如下。图1是示出了本发明的一个实施例的示范图。与图5中的组件相同的组件用相同的参考数字表示，并且省略了这些组件的详细描述。检测图案为图5所示通孔2的链式图案，并且在衬底的表面上形成的绝缘层上形成一对焊盘1，在焊盘1之间以相等间隔排列多个通孔2。这些通孔2连接到上互连线与下互连线，以致除了与焊盘1直接地连接的上互连线以外，一条上互连线连接到各相邻通孔中的一个通孔的上端，并且部分地面对该一条上互连线的一条下互连线连接到各相邻通孔中的一个通孔的下端，并且该一条下互连线连接到相邻通孔中的另一个通孔的下端，从而形成链式单元，此外多个链式单元相互串联连接以形成链式图案(检测图案)。这样，下互连线嵌入在衬底的表面上的绝缘膜中。这样，形成了链状检测图案，其中多个通孔2通过上互连线4与下互连线3串联连接，并且焊盘1连接到检测图案的两端。
在此实施例中，在一对焊盘1之间连接DC电源12，并且恒定电流Io流动通过通孔2的链式图案。此外，以给定间隙d排列两个探针10，并且探针10能够沿着通孔2的链式图案在芯片表面上移动，同时保持给定间隙d。这样，探针10顺序地扫描位于通孔2的链式图案中并且通过芯片表面暴露的上互连线4。
如上所述，链式单元由包括一对通孔2、与相邻通孔2连接在一起的下互连线3、以及连接到一个通孔2的上端的上互连线4构成，通常地形成了所述链式单元的重复图案以具有按照例如1μm或更小的间距布置的链式单元。这样，探针10的间隙d与链式单元的相同。也就是说，探针10的间隙d是通孔2的间距的两倍。在探针10之间连接伏特表11以检测上互连线与探针10的相互接触的点之间的电势差V。
接着，下面降随后将说明根据本实施例的用于半导体晶片(或者衬底)检查的上述扫描探针检查设备的操作。在焊盘1之间施加DC电压，以使电流Io流过通孔2的链式图案(检测图案)。应当注意在焊盘1之间可施加AC电压来代替DC电压，以使AC电流Io流过通孔2的链式图案(检测图案)。当使用AC电压给通孔2的链式图案施加偏压并且通过探针10检测AC电压时，与使用DC电压的情况比较，能够在更大程度上有利地减少1/F噪声，这增加了检测灵敏度。此后，当保持间隙d时，例如，该对探针10在图1中从左端向右扫描。当探针10与绝缘层的表面接触时，伏特表11指示无穷大的值(即指示绝缘层的电阻)，而当探针10与上互连线4接触时，伏特表11检测链式图案中探针接触点之间的电势差。因为探针10之间的间隙d等于链式图案的重复链式单元的间距，所以当一个探针10与上互连线4接触时，另一个探针10也与另一条上互连线4接触，并且类似的，当一个探针10与绝缘层的表面接触时，另一个探针10也与绝缘层的表面接触。因此，通过伏特表11得到的电势差的检测结果随着探针10移动而以脉冲状态改变。
这样，由于伏特表11的内部电阻足够地大于探针10与上互连线4之间的接触电阻，因此伏特表11检测到的值没有显著地受到接触电阻的影响，并且能够以高精确度检测链式图案中的探针接触点之间的电势差。假定探针10之间检测到的电势差为V，探针10之间的链式图案的电阻R变为R＝V/Io，并且能够以高精确度检测探针接触点之间的链式图案的电阻R。该电阻还随着探针10移动而以脉冲状态改变。因此，当在一定的通孔中出现诸如空洞之类的异常时，检测到该一定通孔的电阻高于正常通孔的电阻，这使得能够检测有缺陷的通孔的存在。此外，可识别有缺陷通孔，使得移动探针以扫描链式图案，并且将链式图案的电阻测量为脉冲图案，然后，检测与测量的电阻变为最大的位置的相对应的脉冲数。
由于根据本发明的设备能够以不受探针的接触电阻影响的方式检测通孔的电阻，因此能够以高精确度检测有缺陷的通孔，即使其电阻值仅仅与正常通孔有5倍的不同，这使得能够识别有缺陷的通孔的位置。也就是说，当正常通孔的电阻为大约1欧(每链式单元(两个通孔)大约2欧)时，可检测指示大约10欧电阻的异常。另外，在芯片的表面上简单地滑动探针10，使得链式图案的电阻能够被测量为脉冲图案(电势差图案)，然后使得能够识别有缺陷的通孔，这样消除了对用于识别有缺陷的通孔位置的高精确度定位与检测设备的需要。因此，即使当通孔的间距为0.3μm或更小时，检测和识别有缺陷的通孔也成为可能，这意味着本发明的设备具有0.3μm或更小的高空间分辨率。
尽管将上述实施例的设备已说明了具有移动的进行一维扫描的探针，但实际上在许多情况下，该设备也具有移动的探针10，其对分别包含一对通孔并且二维地排列的链式单元的检测图案进行二维扫描，然后，二维地检测有缺陷的通孔。当检测到有缺陷的通孔并且以上述方式识别其位置时，在那个有缺陷的通孔的位置切割对应的芯片，并且用透射电子显微镜分析有缺陷的通孔的剖面。这能够发现缺陷的原因，比如有缺陷的通孔的轮廓异常，并且进而，原因的查找能够确认在制造过程中的问题，然后有问题的工序的改善起到防止缺陷发生的作用。
接着，将参照图2说明探针10的一个例子。例如，以如下方式将探针10构造为悬臂在薄板20的远端形成宽度大约30μm与长度大约200μm的杆21使其从薄板20延伸，薄板20的宽度例如为1.5mm、长度例如为3mm并且厚度例如为0.3mm，并且在杆21的远端形成针22。针22的远端的直径例如为100nm。针22如此形成，使其在杆21的远端所指的方向上从杆21的远端倾斜。
制备两个这样的探针10，并且以针22相互面对的方式来布置薄板20。这样，针22从杆21的远端凸出地形成，使得针在杆21的远端所指的方向上倾斜，因此，能够将一对针22的远端之间的间隙设定为大约0.5到1μm那样小。应当注意探针10的针22之间的间隙由如下间隔确定，即通孔2的链式图案的链式单元以该间隔(例如，0.5到1μm)重复。
能够通过使用微加工技术加工半导体或者金属材料，来形成包括薄板20、杆21与针22的探针10。也就是说，能够使用如下方法来形成探针10，该方法包括在衬底上形成硅膜；使用光刻技术将硅膜构图成为探针形状；以及除去衬底并且在硅膜的表面上涂布导电材料。导电材料为Pt-Ir合金，CoCr合金等等。尽管在此实施例中，探针10由作为半导体的硅形成，但本发明也不限于使用硅，而可采用金属，比如有利于金属加工的钨。
尽管如上所述，探针10可形成由硅制造的悬臂的形状，但该探针也优选地覆盖掺杂硼的金刚石。这样，当掺杂硼时，本身为半导体的金刚石变成导电的。此掺杂硼的金刚石在其表面上有尖锐的凸起与凹陷。因此，当探针10扫描(滑动)时，探针10的针22的表面的尖锐部分移动划过上互连线4。应当注意上互连线4通常由铜形成，并且铜互连线的表面自然地氧化，这使得探针难以与铜互连线欧姆接触。然而，具有涂布了掺杂硼的金刚石的表面的探针10的针22扫描铜互连线，同时用针的尖锐表面划过和除去自然的氧化膜，这样，具有如下优点探针容易地与铜互连线欧姆接触。
接着，将描述如何驱动探针10。图3示出了图2所示的悬臂形状的探针10，其固定到柱状三维压电扫描器30的下端。此三维压电扫描器30为压电元件，当该压电元件被施加电压时，其在施加电压的方向上收缩，并且能够通过在平行于柱状压电扫描器的剖面的方向(X方向与Y方向)上和在柱状压电扫描器的轴的方向(Z方向)上施加电压，三维地收缩。因此，在柱状压电扫描器的下端排列的探针10可三维地移动，即在X、Y与Z方向上。
两个三维压电扫描器30可独立地控制两个探针10的位置，并且在保持探针10之间的间隙恒定的同时，能够通过在一个方向(排列链式图案的链式单元的方向)上移动探针10来扫描目标。在平面上执行扫描的情况下，通过在X与Y方向上细微地调节探针10的位置，来以预定间隙相互面对地布置探针10的针22。然后，在X方向或者Y方向上移动两个探针10，同时保持间隙。这时，探针10能够沿着被测量样本的表面上的凸起与凹陷在Z方向上上下移动。被测量样本的表面上的凸起与凹陷的检测与反馈是扫描探针显微镜的最基本的功能。例如，构造扫描探针显微镜，使探针显微镜使用称作光学杠杆系统等等的方案，检测被测量样本的表面上的凸起与凹陷，并且将表示凸起与凹陷的信息反馈为压电扫描器30在Z方向上的移动，因此可始终保持探针的远端的接触压力相对于样本的表面恒定。这使得探针10能够在保持探针10之间的间隙恒定的同时进行扫描。探针10能够二维地，即在X与Y方向上执行扫描。
图4是示出了如何驱动探针的另一实施例的图。构造该实施例的设备，使得图3的两个三维压电扫描器30的上端连接到两个三维压电扫描器31，并且两个三维压电扫描器30由单个二维压电扫描器31支持。探针10固定到三维压电扫描器30的下端。二维压电扫描器31可以在X与Y方向上收缩。
在此实施例中，通过操作三维压电扫描器30，能够以预定间隙(1μm)相互面对地布置探针10的针22，从而在X、Y与Z方向上细微地调解探针10的位置。探针10进行扫描，使得在X与Y方向上驱动二维压电扫描器31，并且移动探针10以在X与Y方向上进行扫描，同时保持探针10之间的间隙恒定。在此实施例中，可通过单个压电扫描器31来控制探针10的扫描。这时，探针10能够沿着被测量样本的表面上的凸起与凹陷在Z方向上上下移动。如上所述，被测量样本的表面上的凸起与凹陷的检测与反馈是扫描探针显微镜的最基本的功能。而且，构造扫描探针显微镜，使得探针显微镜检测被测量样本的表面上的凸起与凹陷，并且将表示凸起与凹陷的信息反馈为压电扫描器30在Z方向上的移动，因此始终保持探针的远端的接触压力相对于样本的表面恒定。
不用说，本发明的设备不限于描述探针10的构造和如何驱动探针10的方法的上述实施例。而且，被检测是否包含异常的无源元件不限于上述实施例的通孔，而可以是，例如，接触孔和以阵列排列的晶体管的电极。
权利要求
1.一种扫描探针检查设备，用于检测多个无源元件中的无源元件异常，该多个无源元件连接在一起以形成链式图案，所述链式图案的各部分间断地暴露于芯片的表面，所述扫描探针检查设备包括用于在所述链式图案的两端之间施加偏压的偏压提供器；以由所述图案的所述暴露部分之间的距离确定的间隙排列的两个探针；用于检测所述两个探针之间的电势差的检测器；以及扫描部件，其使所述两个探针在包含所述芯片的晶片的表面上进行扫描，同时保持所述两个探针之间的所述间隙不变。
2.如权利要求1所述的扫描探针检查设备，其中所述多个无源元件以给定间距排列，并且所述两个探针以等于或大于所述多个无源元件的所述给定间距的两倍的距离相互分开。
3.如权利要求1所述的扫描型探针检查设备，其中所述无源元件为通孔，并且其中所述通孔相互连接，使得一条上互连线连接到各相邻通孔中的一个通孔的上端，并且一条下互连线连接到各相邻通孔中的所述一个通孔的下端和各相邻通孔中的另一个通孔的下端，由此形成包括所述一条上互连线、所述相邻通孔与所述一条下互连线的链式单元，并进一步串联连接多个链式单元，并且其中所述探针与包括所述一条上互连线的各上互连线接触。
4.如权利要求1所述的扫描探针检查设备，其中所述探针具有薄板形状的底部、从所述底部延伸的杆以及在所述杆的远端形成的针，其中通过加工半导体与金属材料之一来形成所述底部、杆与针。
5.如权利要求4所述的扫描探针检查设备，其中如此形成所述针，使其在所述远端所指的方向上从所述杆的所述远端倾斜。
6.如权利要求4所述的扫描探针检查设备，其中通过用导电材料涂布硅的表面来形成所述探针。
7.如权利要求6所述的扫描探针检查设备，其中所述导电材料为掺杂硼的金刚石。
全文摘要
在衬底的顶表面上形成的绝缘层上形成一对焊盘(1)，并且在焊盘(1)之间以相等的间隔排列多个通孔(2)。通过在绝缘层上暴露的上层互连线(4)或者在绝缘层中掩埋的下层互连线(3)，交替地连接相邻通孔(2)，这样组成了检测图案。DC电源(12)连接在该对焊盘(1)之间，并且将恒定电流Io提供到通孔(2)的链式图案。两个探针(10)沿着通孔(2)的链式图案在芯片表面上移动，同时保持给定间隙d。因此，探针(10)顺序地扫描通过通孔(2)的链式图案的芯片表面暴露的上层互连线(4)。
文档编号G01R1/06GK1820193SQ0382688
公开日2006年8月16日 申请日期2003年9月29日 优先权日2003年8月7日
发明者国宗依信 申请人:恩益禧电子股份有限公司