专利名称：半导体设备的制作方法
技术领域：
本发明涉及一种半导体设备制造过程中的测试技术。
背景技术：
参考图8，对半导体制造过程中所进行的普通测试进行描述。
在半导体设备制造过程中进行功能测试和扫描测试。
功能测试是一种测试方法，其中向数据输入8提供测试矢量，在组合电路3、4和5中进行逻辑计算，并将作为逻辑计算结果的数据输出9与期望值进行比较，从而检测故障。
与此相比，在扫描测试中，利用独立于正常操作的扫描链来随机组合触发器。在扫描测试模式中，从扫描输入6中移位输入测试数据，并在各个触发器中设置值。在设置之后，按照正常操作模式输入时钟，并且测试由位于其前和后的触发器夹在中间的组合电路。还是在扫描测试模式中，从扫描输出7移位输出数据，以便对其与期望值进行比较，从而检测组合电路中的故障。
但是，在上述测试方法中，由于下列两个原因，很难实现具有高故障检测速率的故障检测和实际操作速度的故障检测之间的兼容性。
●原因1功能测试的实现覆盖了经历了指令间依赖性和不同数据组合引起的依赖性以及定时的多种状态，其中在这些定时，将中断、例外处理等进行组合。但是，实际上很难按照所建立的测试模式和执行这些测试来测试上述所有状态。简而言之，存在提高故障检测率的限制。
●原因2通常，以低于实际操作速度的速度来实现扫描测试，这排除了检测到延迟故障的可能性。假设，当以实际操作速度实现扫描处理时，与允许过大电流流动的正常操作相比，触发器的触发速率(激活速率)变得非常大，这是由于随机组合了所有的触发器。过大的电流流动引起电源电压的明显降低(IR-下降)，这随后引起晶体管的较低速度，使其难以检测延迟故障。结果，在扫描测试中，不能以实际的操作速度实现延迟故障检测。
发明内容
因此，本发明的主要目的是提供一种能够满足具有高故障检测速率的故障检测和实际操作速度的故障检测的半导体设备。
从下列本发明的描述中，本发明的前述及其它方面变得显而易见。
为了解决上述问题，本发明采用了下述措施。下文中，描述了用于组件的多个类型的措施，其中这些组件可以包括硬件或软件，或硬件与软件的组合。
1.根据本发明的半导体设备，包括其内部具有指令寄存器的处理器；伪随机数发生装置，响应测试操作，激活该伪随机数发生装置，并产生伪随机数；以及输入切换装置，输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器。
更具体地，按照下列方式构造该设备在测试操作中，使伪随机数发生装置经过输入切换装置与指令寄存器相连，从而将来自伪随机数发生装置的伪随机数输入到指令寄存器。
根据前述结构，将伪随机数用作指令码，以便随机地执行指令，从而实现高故障检测速率。此外，可以将在其前后夹住组合电路的触发器中的存储元件的激活速率设为与正常操作中相等的水平。
因此，前述结构满足了具有高故障检测速率的故障检测和实际操作速度的故障检测。
2.在措施1中使用伪随机数执行指令的情况下，当伪随机数是没有定义(未定义指令)的指令时，处理器执行需要较长测试时间的例外处理。因此，按照如下方式构造所述设备当伪随机数是未定义指令时，首先将其转换为已被定义的指令(已定义指令)，然后经过输入切换装置将其输入到指令寄存器。
更具体地，在措施1中，设备的结构还包括位于伪随机数发生装置和输入切换装置之间的指令转换装置。利用该指令转换装置，当从伪随机数发生装置输入的伪随机数是已定义指令时，输出伪随机数而无需改变，而当伪随机数是未定义指令时，将其转换为已定义指令并输出。
根据前述结构，在测试操作中，将来自伪随机数发生装置的伪随机数导入指令转换装置，并且当所述伪随机数是未定义指令时，将其转换为已定义指令并经过输入切换装置将其输入到指令寄存器。按照这种方式，当伪随机数用作指令码时，在所产生的伪随机数是未定义指令的情况下，将其转换为已定义指令。从而处理器不必执行例外处理。因此，位于组合电路前和后的存储元件的激活速率能够处于与正常操作中相等的水平。因此，可以同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
3.根据本发明的半导体设备，包括处理器，该处理器内部具有指令寄存器和难以控制(difficult-to-control)电路部分，通过仅在指令寄存器中设置伪随机数，难以控制该电路部分；伪随机数发生装置，响应测试操作，激活该伪随机数发生装置，并产生伪随机数；输入切换装置，输入切换装置在按照正常操作的数据输入和按照测试操作的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器；以及扫描移位控制装置，该扫描移位控制装置在测试操作中，将来自伪随机数发生装置的伪随机数扫描输入到难以控制电路部分，并扫描输出来自所述难以控制电路部分的数据。
更具体地，按照下列方式构造该设备利用扫描移位将来自伪随机数发生装置的伪随机数输入到难以控制电路部分，仅通过在指令寄存器中设置伪随机数，难以控制所述难以控制电路部分，并利用扫描移位输出数据结果。
在包括利用随机指令可控制的电路部分和利用随机指令难以控制的另外的电路部分在内的处理器中，采用所述措施1用于可控制电路部分，而对难以控制电路部分执行扫描移位。
结果，前述结构使难以控制电路部分的控制和观测以及此外位于组合电路前和后的存储元件的激活速率处于与正常操作中相等的水平。因此，可以同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
4.还是在措施3中，当使用作为未定义指令的伪随机数执行指令时，需要处理器执行导致了较长测试时间的例外处理。因此，按照这种方式构造设备当伪随机数是未定义指令时，将其转换为已定义指令，并经过输入切换装置将其输出到指令寄存器。
更具体地，在措施3中，该设备的结构还包括位于伪随机数发生装置和输入切换装置之间的指令转换装置。利用该指令转换装置，当从伪随机数发生装置产生的伪随机数是已定义指令时，输出所述伪随机数而无需改变，而当所述伪随机数是未定义指令时，将其转换为已定义指令并输出。
在前述结构中，在测试操作中，将来自伪随机数发生装置的伪随机数导入指令转换装置，并且当所述伪随机数是未定义指令时，将其转换为已定义指令并经过输入切换装置将其输入到指令寄存器。按照这种方式，当将伪随机数用作指令码时，在所产生的伪随机数是未定义指令的情况下，将其转换为已定义指令。从而，处理器不必执行例外处理。
此外，在包括利用随机指令可控制的电路部分和利用随机指令难以控制的另外的电路部分在内的处理器中，采用所述措施3用于可控制电路部分，而对难以控制电路部分执行扫描移位。
结果，前述结构使难以控制电路部分的控制和观测以及此外位于组合电路前和后的存储元件的激活速率处于与正常操作中相等的水平。因此，可以同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
5.根据本发明的半导体设备，包括其内部具有指令寄存器的处理器；伪随机数发生装置，响应测试操作，激活该伪随机数发生装置，并产生伪随机数；存储指令发布装置，该存储指令发布装置周期性地发布从内部寄存器到外部的存储指令；前输入切换装置，在测试操作中，前输入切换装置在来自伪随机数发生装置的伪随机数和来自存储指令发布装置的存储指令之间进行切换，从而输出伪随机数或存储指令；以及后输入切换装置，用于在测试操作中，在正常操作中输入的数据和来自前输入切换装置的输入之间进行切换，从而将数据或来自前输入切换装置的输入输出到指令寄存器。
更具体地，按照下列方式构造该设备当将来自伪随机数发生装置的伪随机数输入到指令寄存器，以便进行制造测试时，周期性地存储内部寄存器的内容。根据前述结构，当进行使用伪随机数的随机测试时，周期性地存储内部寄存器的内容。按照这种方式，无需使用高性能的测试器，位于组合电路前和后的存储元件的激活速率能够处于与正常操作中相等的水平，此外，能够观测到内部寄存器。因此，能够同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
6.根据本发明的半导体设备，包括
其内部具有指令寄存器的处理器；伪随机数/存储指令发布装置，响应测试操作，激活所述伪随机数/存储指令发布装置，并在伪随机数和从内部寄存器到外部的存储指令之间进行切换，由此发布所述伪随机数或存储指令；以及输入切换装置，在测试操作中，输入切换装置在正常操作中输入的数据和来自伪随机数/存储指令发布装置的输入之间进行切换，从而将数据或来自前输入切换装置的输入输出到指令寄存器。
在这种结构中，将措施5中的伪随机数发生装置、存储指令发布装置以及前输入切换装置组合为一个装置，从而构造了伪随机数/存储指令发布装置。
这利用较简单的结构实现了能够实现与措施5相同功能的设备。
7.在措施6中，当包括多个寄存器时，相应地需要多次执行存储指令，以便存储各个内部寄存器的内容，这需要较长的时间。作为解决方案，措施6中的结构还包括位于内部寄存器的输出侧的数据压缩装置。利用该数据压缩装置，能够压缩内部寄存器中的值，并且当执行存储指令时，将压缩所得到的数据输出到外部。
数据压缩装置压缩多个内部寄存器中的值，并能够响应一个存储指令，存储内部寄存器中已压缩的值。结果，位于组合电路前和后的存储元件的激活速率能够处于与正常操作中相等的水平，此外，能够观测到内部寄存器。因此，能够同时实现具有高故障检测速率的故障检测和实际操作速度的故障检测。
从前面的描述中可以清楚地看出，作为设备组件的伪随机数发生装置、输入切换装置、指令转换装置、扫描移位控制装置、存储指令发布装置以及伪随机数/存储指令发布装置可以部分地或整体地包括硬件或软件。
当与附图组合考虑时，从下面本发明的描述中，本发明的前述和其它方面会变得显而易见。
图1是示出了根据本发明实施例1的半导体设备的结构的框图。
图2是示出了根据本发明实施例2的半导体设备的结构的框图。
图3是示出了根据本发明实施例3的半导体设备的结构的框图。
图4是示出了根据本发明实施例4的半导体设备的结构的框图。
图5是示出了根据本发明实施例5的半导体设备的结构的框图。
图6是示出了根据本发明实施例6的半导体设备的结构的框图。
图7是示出了根据本发明实施例7的半导体设备的结构的框图。
图8是示出了根据现有技术的半导体设备的结构的框图。
在所有这些图中，相同组件用相同数字表示。
具体实施例方式
下面将参考附图，对涉及半导体设备的本发明的优选实施例进行描述。
实施例1参考图1，对根据本发明实施例1的半导体设备进行描述。
在图1中，数字1是半导体设备，数字10是处理器，数字8是到处理器10的数据输入，数字9是来自处理器10的数据输出，数字11是作为新组件的伪随机数发生装置，以及数字14是处理器10的内部指令寄存器。数字13是输入切换装置，用于在正常操作中选择数据输入8以及在测试操作中选择从伪随机数发生装置11输出的伪随机数，以便向指令寄存器14输出数据或伪随机数。数字12是切换控制信号，用于通过输入切换装置13控制输入的切换。例如，输入切换装置13可以包括选择器。
下面描述在根据前述结构的半导体设备的制造过程中所进行的测试。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11中所产生的伪随机数直接输入到指令寄存器14。处理器10作为指令码操作输入到指令寄存器14的伪随机数，并实现数据输出9。将数据输出9和期望值进行比较。
根据该实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。因此能够容易地实现高故障检测速度。
实施例2参考图2，对根据本发明实施例2的半导体设备进行描述。
在图2中，数字15是作为新组件的指令转换装置。将指令转换装置15插入在伪随机数发生装置15和输入切换装置13之间。按照如下方式构造指令转换装置15当输入的伪随机数是已定义指令时，输出从伪随机数发生装置11输入的伪随机数而无需改变，而当输入的伪随机数是未定义指令时，将未定义指令转换为已定义指令，从而输出已定义指令。图2中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11和指令转换装置15的路径与指令寄存器14相连。当伪随机数发生装置11中产生的伪随机数是已定义指令时，指令转换装置15经过输入切换装置13将已定义指令输入到指令寄存器14而无需改变。当伪随机数是未定义指令时，指令转换装置15将该未定义指令转换为已定义指令。将输出的已定义指令经过输入切换装置13输入到指令寄存器14。结果，将随机已定义指令输入到指令寄存器14。处理器10根据输入到指令寄存器14的已定义指令进行操作并实现数据输出9。简而言之，随机地执行已定义指令。将数据输出9和期望值进行比较。
根据本实施例，只将已定义指令输入到指令寄存器14，这使得处理器10不必执行例外处理。结果，减少了测试时间。此外，由于随机执行指令，因此能够以与正常操作中相等的激活速率来执行制造过程中的测试。
实施例3参考图3，对根据本发明实施例3的半导体设备进行描述。
在图3中，数字16是难以控制(difficult-to-control)电路部分，这部分电路构成了利用随机指令难以控制的电路部分。数字17是扫描移位控制装置，相对于位于难以控制电路部分16中的组合电路前和后的触发器，控制来自伪随机数发生装置11的伪随机数的扫描输入和扫描输出。图3中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11所产生的伪随机数直接输入到指令寄存器14。处理器10作为指令码操作输入到指令寄存器14的伪随机数，并实现数据输出9。将数据输出9和期望值进行比较。
与此相反，在难以控制电路部分16，利用扫描移位控制装置17，将来自伪随机数发生装置11的伪随机数扫描输入触发器，由此检测故障。
根据本实施例，对于除难以控制电路部分16之外的其它组件，处理器10执行基于伪随机数的指令。因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。因此易于实现高故障检测速率。
实施例4参考图4，对根据本发明实施例4的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例3的图3所示的结构，其中还设置了如实施例2中的指令转换装置15。这意味着，按照如下方式构造指令转换装置15将其插入在伪随机数发生装置11和输入切换装置13之间，并且当从伪随机数发生装置11输入的伪随机数是已定义指令时，输出该伪随机数而无需改变，而当输入的伪随机数是未定义指令时，将该未定义指令转换为已定义指令，从而输出已定义指令。图4中的任何其它组件均与实施例3的图3中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数发生装置11和指令转换装置15的路径与指令寄存器14相连。当伪随机数发生装置11中产生的伪随机数是已定义指令时，指令转换装置15经过输入切换装置13将已定义指令输入到指令寄存器14而无需改变。当伪随机数是未定义指令时，指令转换装置15将该未定义指令转换为已定义指令，并将输出的已定义指令经过输入切换装置13输入到指令寄存器14。结果，将随机已定义指令恒定地输入到指令寄存器14。处理器10根据输入到指令寄存器14的已定义指令进行操作，并实现数据输出9。简而言之，随机地执行已定义指令。将数据输出9和期望值进行比较。
与此相反，在难以控制电路部分16，利用扫描移位控制装置17，将来自伪随机数发生装置11的伪随机数扫描输入触发器，由此检测故障。
根据本实施例，除难以控制电路部分16以外，只将已定义指令输入到指令寄存器14，这使得处理器10不必执行例外处理。结果，减少了测试时间。此外，由于随机执行已定义指令，因此能够以与正常操作中相等的激活速率来执行制造过程中的测试。因此易于实现高故障检测速率。
实施例5参考图5，对根据本发明实施例5的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例1的图1所示的结构，其中还设置了存储指令发布装置18和输入切换装置19。存储指令发布装置18周期性地发布指示将内部寄存器(未示出)中的值存储到外部的存储指令。按照如下方式构造前输入切换装置19在伪随机数发生装置11和存储指令发布装置18之间进行切换，从而将伪随机数或存储指令输出到后输入切换装置13。更具体地，按照如下方式构造前输入切换装置19使其能够将伪随机数或存储指令输入到处理器10内部的指令寄存器14。例如，前输入切换装置19包括选择器，与后输入切换装置13的情况相同。图5中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便选择前输入切换装置19。前输入切换装置19周期性地在伪随机数发生装置11和存储指令发布装置18之间进行切换。按照这种方式，将伪随机数发生装置11产生的伪随机数或从存储指令发布装置18输出的指令经过后输入切换装置13输入到指令寄存器14。结果，将伪随机数或存储指令输入到指令寄存器14。更具体地，周期性地执行存储指令，而随机地执行指令。处理器10作为指令码操作输入到指令寄存器14的伪随机数，并实现数据输出9。将数据输出9和期望值进行比较，并响应存储指令，周期性地观测内部寄存器中的值。
根据本实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。此外，由于周期性地观测了内部寄存器中的值，因此能够有效地实现测试。
实施例6参考图6，对根据本发明实施例6的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例1的图1所示的结构，其中还设置了伪随机数/存储指令发布装置20，以代替伪随机数发生装置11。伪随机数/存储指令发布装置20周期性地在伪随机数和从内部寄存器到外部的存储指令之间进行切换，并输出伪随机数或存储指令。更具体地，按照如下方式构造伪随机数/存储指令发布装置20使其能够将伪随机数或存储指令输入到处理器10内部的指令寄存器14。图6中的任何其它组件均与实施例1的图1中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数/存储指令发生装置20中所产生的伪随机数或存储指令经过输入切换装置13输入到指令寄存器14。按照这种方式，将伪随机数或存储指令输入到指令寄存器14。这意味着周期性地执行存储指令，而随机地执行指令。将伪随机数/存储指令发生装置20所产生的伪随机数输入到指令寄存器14而引起的数据输出9与期望值进行比较。
根据本实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。此外，由于周期性地观测内部寄存器中的值，因此能够有效地实现测试。
实施例7参考图7，对根据本发明实施例7的半导体设备进行描述。
根据本实施例的半导体设备1构成了实施例6的图6所示的结构，其中还设置了用于压缩内部寄存器21中的值的数据压缩装置22。图7中的任何其它组件均与实施例6的图6中的相同，因此将相同的参考数字添加到这些组件上，并省略对其的描述。
在制造过程中所进行的测试中，利用切换控制信号12控制输入切换装置13，以便将伪随机数/存储指令发生装置20中所产生的伪随机数或存储指令经过输入切换装置13输入到指令寄存器14。按照这种方式，将伪随机数或存储指令输入到指令寄存器14。这意味着周期性地执行存储指令，而随机地执行指令。将伪随机数/存储指令发生装置20所产生的伪随机数输入到指令寄存器14而引起的数据输出9与期望值进行比较。
由于设置了多个内部寄存器21，因此通常需要多次执行存储指令，以便存储所有内部寄存器21中的值。与此相反，根据本实施例的半导体设备1包括所述数据压缩装置22，以便通过数据压缩装置22，压缩内部寄存器21中多种输入模式的值，从而将每一模式的各自输出结果与内部寄存器21的压缩值相组合，并响应一个存储指令，输出所组合的结果。由此，实现了内部寄存器21的故障检测和观测。
根据本实施例，由于处理器10执行的指令依赖于伪随机数，因此，能够以与正常操作中相等的激活速率来执行制造过程中的测试。此外，由于周期性并整体地观测内部寄存器中的值，因此能够有效地实现测试。
从上述描述中，本发明所提供的要素是显而易见的。
权利要求
1.一种半导体设备，包括其内部具有指令寄存器的处理器；伪随机数发生装置，响应测试操作，激活所述伪随机数发生装置，并产生伪随机数；以及输入切换装置，输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器。
2.根据权利要求1所述的半导体设备，其特征在于还包括位于所述伪随机数发生装置和所述输入切换装置之间的指令转换装置，当从伪随机数发生装置输入的伪随机数是已定义指令时，所述指令转换装置输出伪随机数而无需改变，以及当伪随机数是未定义指令时，将伪随机数转换为已定义指令，从而输出所述已定义指令。
3.一种半导体设备，包括处理器，所述处理器内部具有指令寄存器和难以控制电路部分，通过仅在指令寄存器中设置伪随机数，难以控制所述难以控制电路部分；伪随机数发生装置，响应测试操作，激活所述伪随机数发生装置，并产生伪随机数；输入切换装置，输入切换装置在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器；以及扫描移位控制装置，该扫描移位控制装置在测试操作中，将来自伪随机数发生装置的伪随机数扫描输入到难以控制电路部分，以及扫描输出来自所述难以控制电路部分的数据。
4.根据权利要求3所述的半导体设备，其特征在于还包括位于伪随机数发生装置和输入切换装置之间的指令转换装置，当从伪随机数发生装置产生的伪随机数是已定义指令时，所述指令转换装置输出所述伪随机数而无需改变，以及当所述伪随机数是未定义指令时，将其转换为已定义指令，从而输出所述已定义指令。
5.一种半导体设备，包括其内部具有指令寄存器的处理器；伪随机数发生装置，响应测试操作，激活所述伪随机数发生装置，并产生伪随机数；存储指令发布装置，所述存储指令发布装置周期性地发布从内部寄存器到外部的存储指令；前输入切换装置，在测试操作中，前输入切换装置在来自伪随机数发生装置的伪随机数和来自存储指令发布装置的存储指令之间进行切换，从而输出伪随机数或存储指令；以及后输入切换装置，在测试操作中，后输入切换装置在正常操作中输入的数据和来自前输入切换装置的输入之间进行切换，从而将数据或来自前输入切换装置的输入输出到指令寄存器。
6.一种半导体设备，包括其内部具有指令寄存器的处理器；伪随机数/存储指令发布装置，响应测试操作，激活所述伪随机数/存储指令发布装置，并在伪随机数和从内部寄存器到外部的存储指令之间进行切换，由此发布所述伪随机数或存储指令；以及输入切换装置，在测试操作中，输入切换装置在正常操作中输入的数据和来自伪随机数/存储指令发布装置的输入之间进行切换，从而将数据或来自前输入切换装置的输入输出到指令寄存器。
7.根据权利要求6所述的半导体设备，其特征在于还包括位于内部寄存器的输出侧的数据压缩装置，所述数据压缩装置压缩内部寄存器中的值，从而响应所述存储指令，将已压缩数据输出到外部。
全文摘要
一种半导体设备，包括其内部具有指令寄存器的处理器；响应测试操作而激活并产生伪随机数的伪随机数发生装置；输入切换装置，用于在正常操作中的数据输入和测试操作中的来自伪随机数发生装置的伪随机数的输入之间切换，从而将数据或伪随机数输出到指令寄存器。将在伪随机数发生装置中产生的伪随机数经过输入切换装置输入指令寄存器，以便执行随机指令，并以与正常操作相同的激活速率来执行随机测试。
文档编号G01R31/3183GK1540515SQ20041003689
公开日2004年10月27日 申请日期2004年4月21日 优先权日2003年4月24日
发明者松田源一郎, 岛村秋光, 深津元, 光 申请人:松下电器产业株式会社