专利名称：动态调整记忆体芯片操作的方法与量测其ono层厚度的装置的制作方法
技术领域：
本发明是有关于一种调整记忆体芯片(也称晶片)操作的方法，且特别是有关于一种动态调整记忆体芯片操作(operation of a memory chip)的方法与量测记忆体芯片的氧化物-氮化物-氧化物(oxide-nitride-oxide，以下称为“ONO”)层厚度的装置。
背景技术：
一般而言，快闪记忆体的操作空间(window)通常会分两个状态(state)，一个是编程状态(program state)另一个是抹除状态(erasestate)。为了增加记忆体的可靠度，通常希望编程状态与抹除状态分愈开愈好，以利订定一个中间电压去读这两个状态。但是，经过多次读写之后，记忆体的操作空间可能会发生改变，如图1所示。
图1是一般快闪记忆体的循环次数(cycling times)与起始电压(亦即Vt)的关系示意图，其中受测的ONO厚度约为200埃。请参照图1，其中的▲线段是指元件经写入后的临界电压、○线段是指元件在写入状态储存电荷流失后的临界电压、■线段是指元件经抹除后的临界电压、-线段是指元件在抹除状态放置长时间后临界电压的变化。在循环操作(电流为10μA)一段时间后，随着操作次数的增加会导致电荷损失(charge loss，亦即图中的GL)与电荷增加(charge gain，亦即图中的CG)。如此一来，将使得编程状态的电压(program voltage，亦即图中的PV)与抹除状态的电压(erasevoltage，亦即图中的EV)之间的空间变小，进而使PV与EV间的读取字元线电压(read word line voltage，亦即图中的RDWL，以下称为“读取电压”)在循环次数达10K之后出现问题。
习知在产品完成后并不会调整RDWL，但是因为制程一定会有一些变数，所以近来有在产品操作中根据循环次数调整RDWL大小的方法。但是，因为这种方法只藉由一个单一记忆胞(以单一位元为基准点)去量测，所以当用来作为基准的记忆胞有无法预期的问题时，将导致整个调整发生错误。
发明内容
依据本发明提供实施例的目的就是在提供一种动态调整记忆体芯片操作的方法，以获得较可靠的产品操作(reliable product operation)。
依据本发明提供实施例的再一目的是提供一种量测记忆体芯片的ONO层厚度的装置，以简便地测得ONO层厚度。
依据本发明提供实施例的又一目的是提供一种动态调整记忆体芯片操作的方法，以得到较为充裕的大量生产空间(mass production window)。
本发明提出一种动态调整记忆体芯片操作的方法，包括提供一记忆体芯片，其中记忆体芯片包括一ONO层。然后，量测记忆体芯片的ONO层的厚度，再依据ONO层的厚度，调整记忆体芯片的读取电压。
依照本发明的一实施例所述动态调整记忆体芯片操作的方法，上述的记忆体芯片具有一标准编程电压、一标准抹除电压以及一标准读取电压，且标准读取电压是介于标准编程电压以及标准抹除电压之间。而且，当ONO层的厚度较厚时，调整记忆体芯片的读取电压为大于标准读取电压；反之，当ONO层的厚度较薄时，调整记忆体芯片的读取电压为小于标准读取电压。
依照本发明的另一实施例所述动态调整记忆体芯片操作的方法，上述的记忆体芯片具有一标准编程电压与一标准抹除电压，且标准编程电压与标准抹除电压之间涵盖一编程裕度(program margin，PM)与一抹除裕度(erase margin，EM)。而且，当ONO层的厚度较厚时，缩减编程裕度以及/或是增加抹除裕度；反之，当ONO层的厚度较薄时，增加编程裕度以及/或是缩减抹除裕度。
依照本发明的较佳实施例所述动态调整记忆体芯片操作的方法，上述的量测记忆体芯片的ONO层的厚度的方法包括利用一感测放大器电性检验ONO层的厚度。
依照本发明的较佳实施例所述动态调整记忆体芯片操作的方法，是在进行芯片测试(又称“wafer sort”，缩写为WS)时量测记忆体芯片的ONO层的厚度。
依照本发明的较佳实施例所述动态调整记忆体芯片操作的方法，是在进行成品测试(又称“final test”，缩写为FT)时量测记忆体芯片的ONO层的厚度。
依照本发明的较佳实施例所述动态调整记忆体芯片操作的方法，上述的记忆体芯片包括快闪记忆体芯片。
本发明另提出一种量测记忆体芯片的ONO层厚度的装置，以提供动态调整一记忆体芯片的操作的基准，其中记忆体芯片包括一第一ONO层。这种装置至少包括一ONO电容器与一感测放大器电路，其中的ONO电容器具有一第二ONO层，而第二ONO层与第一ONO层具有相同结构。感测放大器电路则耦接于ONO电容器，以藉由电性量测第二ONO层的厚度范围，而此1厚度范围即为动态调整记忆体芯片的操作的基准。
依照本发明的较佳实施例所述量测记忆体芯片的ONO层厚度的装置，上述的感测放大器电路包括一感测放大器(sense amplifier)、一参考电压输入器(reference voltage input)、一ONO电容器(capacitor)、一时间控制开关(time controlled switch)以及一电流源(current source)。感测放大器具有一第一输入端、一第二输入端以及一输出端。而参考电压输入器是耦接于感测放大器的第一输入端，ONO电容器则经由一节点耦接至感测放大器的第二输入端。再者，时间控制开关是经由节点耦接于感测放大器的第二输入端，而电流源的一端与时间控制开关耦接，另一端则接地。其中，当参考电压输入器所输入的电压小于节点时，则输出端显出“不通过”；当参考电压输入器所输入的电压大于该节点时，则输出端显出“通过”。
依照本发明的较佳实施例所述量测记忆体芯片的ONO层厚度的装置，上述的ONO电容器包括一上电极、位于上电极下的一下电极以及位于上电极与下电极之间的前述第二ONO层。
本发明又提出一种动态调整记忆体芯片操作的方法，适于调整具有一ONO层的一记忆体芯片的编程裕度与抹除裕度。这个方法包括划分ONO层的厚度为数个厚度等级，且每一厚度等级对应于一组的编程裕度与抹除裕度。之后，依照厚度等级设定数个测试顺序，其中各测试顺序具有一开关计时，用以控制前一实施例所述的装置中的时间控制开关的开关时间。然后，利用上述装置依序检验各测试顺序，其中当感测放大器的输出端显示“通过”时，则与显示“通过”的测试顺序相应的厚度等级即为ONO层的厚度。随后，调整记忆体芯片的编程裕度与抹除裕度，使其成为与显示“通过”的测试顺序相应的厚度等级所对应的那1组编程裕度与抹除裕度。
本发明因为依据ONO层厚度来动态调整记忆体芯片操作，因此能够不顾循环次数所造成的操作空间变小的问题，而获得较可靠的产品操作以及较为充裕的大量生产空间。此外，本发明的量测记忆体芯片的ONO层厚度的装置能简便地测得ONO层厚度，所以更加有利于动态调整记忆体芯片操作。
为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1是一般快闪记忆体的循环次数与起始电压的关系示意图。
图2为依照本发明一第一实施例的动态调整记忆体芯片操作的步骤流程图。
图3为一记忆体芯片在ONO层是标准状态下的各个操作状态的电压以及当ONO层较厚与较薄状态下的各个操作状态的电压的简单示意图。
图4则是依照本发明一第二实施例的量测记忆体芯片的ONO层厚度的装置简图。
图5是图4的感测放大器电路的电路图。
图6是依照本发明第三实施例的动态调整记忆体芯片操作的步骤流程图。
200～220、600～630步骤400记忆体芯片410ONO电容器420感测放大器电路CG电荷增加EM抹除裕度 EV抹除状态的电压GL电荷损失 PV编程状态的电压PM编程裕度 RDWL读取电压具体实施方式
本发明的概念是依据ONO层的厚度，来动态调整记忆体芯片的读取电压。而下表一是ONO层的厚度对于电荷损失(亦即表一中的GL)与电荷增加(亦即表一中的CG)的影响。
表一
因此，请先参照图2，其为依照本发明一第一实施例的动态调整记忆体芯片操作的步骤流程图。在步骤200中，提供一记忆体芯片，其中记忆体芯片包括一ONO层，且上述记忆体芯片例如是包括快闪记忆体芯片或是其它具有ONO层的记忆体。再者，记忆体芯片具有一标准编程电压(PV)、一标准抹除电压(EV)以及一标准读取电压(RDWL)，且标准读取电压是介于标准编程电压以及标准抹除电压之间。所谓的“标准编程电压”是指记忆体写入资料后的临界电压以及所谓的“标准抹除电压”是指记忆体抹除资料后的临界电压。
然后，在步骤210中，量测记忆体芯片的ONO层的厚度。一般来说，量测ONO层厚度的方法可以使用光学量测，但是为确保ONO层在实际电性上的表现与其厚度之间的关连性，在本实施方式中最好是采用电性量测的方式；举例来说，可利用一感测放大器电性检验ONO层的厚度。此外，步骤210例如是在进行芯片测试(又称“wafer sort”，缩写为WS)时同时做的量测；或者，步骤210可以是在进行成品测试(又称“final test”，缩写为FT)时同时做的量测。其中，芯片测试譬如是以探针在产品仍于芯片制造阶段时进行晶粒(die)的良莠测试，部分晶粒亦可透过激光修补；而成品测试则是在IC封装之后执行，确定IC成品的功能与规格符合要求。
接着，在步骤220中，依据ONO层的厚度，调整记忆体芯片的读取电压。而且，上述调整方式可参考图3，其为一记忆体芯片在ONO层是标准状态下的各个操作状态的电压以及当ONO层较厚与较薄状态下的各个操作状态的电压的简单示意图。
在一例子中，请参照图3最右边标示为“厚”的图形，当ONO层的厚度较厚时，需调整记忆体芯片的读取电压(即图3的RDWL)为大于标准读取电压(图3最左边标示为“标准”的图形)；反之，当ONO层的厚度较薄时(即图3中间标示为“薄”的图形)，需调整记忆体芯片的读取电压为小于标准读取电压。
另一方面，从图3也可推导出另一个例子。请参照图3，在标准编程电压(PV)与标准抹除电压(EV)之间还涵盖一编程裕度(program margin，亦即图3中的PM)与一抹除裕度(erase margin，亦即图3中的EM)。而当ONO层的厚度大于较厚时(即图3右边标示为“厚”的图形)，可选择缩减编程裕度以及/或是增加抹除裕度；反之，当ONO层的厚度较薄时(即图3中间标示为“薄”的图形)，可增加编程裕度以及/或是缩减抹除裕度。
图4则是依照本发明一第二实施例的量测记忆体芯片的ONO层厚度的装置简图，而图5是图4的感测放大器电路的电路图。
请先参照图4，本实施例的装置是用以提供动态调整一记忆体芯片400的操作的基准，其中记忆体芯片400包括一层ONO层；举例来说，这层ONO层是如快闪记忆体的记忆体芯片中的闸极间介电层。而这种装置至少包括一ONO电容器410与一感测放大器电路420，其中所谓的“ONO电容器410”是指具有与记忆体芯片400的ONO层相同结构的一层ONO层的电容器。此外，感测放大器电路420是耦接于ONO电容器410，以藉由电性量测ONO电容器410中的ONO层的厚度范围，而此1厚度范围即为动态调整记忆体芯片400的操作的基准。
接着，请参照图5，是图4的感测放大器电路包括一感测放大器(senseamplifier)、一参考电压输入器(reference voltage input)、一ONO电容器(capacitor)、一时间控制开关(time controlled switch)以及一电流源(curren tsource)。其中，感测放大器具有两输入端以及一输出端。而参考电压输入器是耦接于感测放大器的一输入端，ONO电容器则经由一节点耦接至感测放大器的另一输入端。再者，时间控制开关是与ONO电容器一样经由同一节点耦接于感测放大器的另一输入端，而电流源的一端与时间控制开关耦接，另一端则接地。其中，当参考电压输入器所输入的电压小于节点时，则输出端显出“不通过”；当参考电压输入器所输入的电压大于节点时，则输出端显出“通过”。再者，上述ONO电容器一般而言是包括一上电极、位于上电极下的一下电极以及位于上电极与下电极之间的一层ONO层，且此ONO层即为具有与记忆体芯片400(请见图4)的ONO层相同结构的一层ONO层。
如果要利用前述图4与图5所示的装置来进行动态调整记忆体芯片操作的话，则请参考图6。
图6是依照本发明第三实施例的动态调整记忆体芯片操作的步骤流程图。首先，在步骤600中，划分ONO层的厚度为数个厚度等级；举例来说，如下表二划分为四个厚度等级E、F、G、H，其中E约为70埃、F约为67埃、G约为64埃、H约为61埃，且每一厚度等级对应于一组的编程裕度(PM)与一抹除裕度(EM)。
表二
之后，在步骤610中，依照厚度等级设定数个测试顺序，其中各测试顺序具有一开关计时，如表二中的A、B、C、D，用以控制前1实施例(图4与图5)所述的装置中的时间控制开关的开关时间。
然后，在步骤620中，利用图4与图5所示的装置，依序检验各测试顺序，其中当参考输入电压小于图5中的节点时，则输出端显出“不通过”；当参考输入电压大于图5中的节点时，则输出端显出”通过”。也就是说，当感测放大器的输出端显示“通过”时，则与显示“通过”的测试顺序相应的厚度等级即为ONO层的厚度。举例来说，当检验表二中的1号测试顺序时，感测放大器的输出端显示“通过”，则与1号测试顺序相应的厚度等级E即为所测的ONO层的厚度。再者，如果检验1号是显示“不通过”而接着检验2号测试顺序时，感测放大器的输出端显示“通过”的话，则与2号测试顺序相应的厚度等级F即为所测的ONO层的厚度，依此类推。
随后，在步骤630中，调整记忆体芯片的编程裕度与抹除裕度，使其成为与显示“通过”的测试顺序相应的厚度等级所对应的那1组编程裕度与抹除裕度。也就是说，当检验到表二中的1号测试顺序是显示“通过”时，则需调整记忆体芯片的编程裕度与抹除裕度成为与厚度等级E所对应的1400mV的PM与500mV的EM。总之，就是根据不同的厚度等级来调整记忆体芯片的编程裕度与抹除裕度。
综上所述，本发明的特点是依据ONO层厚度来动态调整记忆体芯片操作，以忽略循环次数所造成的操作空间变小的问题，进而获得较可靠的产品操作以及较为充裕的大量生产空间。
此外，本发明所提出的量测装置能简便地测得ONO层厚度，所以更加有利于动态调整记忆体芯片操作。
权利要求
1.一种动态调整记忆体芯片操作的方法，其特征在于其包括以下步骤提供一记忆体芯片，该记忆体芯片包括一ONO层；量测该记忆体芯片的该ONO层的厚度；以及依据该ONO层的厚度，调整该记忆体芯片的读取电压。
2.根据权利要求1所述的动态调整记忆体芯片操作的方法，其中该记忆体芯片具有一标准编程电压、一标准抹除电压以及一标准读取电压，且该标准读取电压是介于该标准编程电压以及该标准抹除电压之间。
3.根据权利要求2所述的动态调整记忆体芯片操作的方法，其中依据该ONO层的厚度调整该记忆体芯片的读取电压的步骤包括当该ONO层的厚度较厚时，调整该记忆体芯片的读取电压为大于该标准读取电压；以及当该ONO层的厚度较薄时，调整该记忆体芯片的读取电压为小于该标准读取电压。
4.根据权利要求1所述的动态调整记忆体芯片操作的方法，其中该记忆体芯片具有一标准编程电压与一标准抹除电压，且该标准编程电压与该标准抹除电压之间涵盖一编程裕度与一抹除裕度。
5.根据权利要求4所述的动态调整记忆体芯片操作的方法，其中依据该ONO层的厚度调整该记忆体芯片的读取电压的步骤包括当该ONO层的厚度较厚时，缩减该编程裕度以及/或是增加该抹除裕度；以及当该ONO层的厚度较薄时，增加该编程裕度以及/或是缩减该抹除裕度。
6.根据权利要求1所述的动态调整记忆体芯片操作的方法，其中量测该记忆体芯片的该ONO层的厚度的方法包括利用一感测放大器电性检验该ONO层的厚度。
7.根据权利要求1所述的动态调整记忆体芯片操作的方法，其中是在进行芯片测试时量测该记忆体芯片的该ONO层的厚度。
8.根据权利要求1所述的动态调整记忆体芯片操作的方法，其中是在进行成品测试时量测该记忆体芯片的该ONO层的厚度。
9.根据权利要求1所述的动态调整记忆体芯片操作的方法，其中该记忆体芯片包括快闪记忆体芯片。
10.一种量测记忆体芯片的ONO层厚度的装置，以提供动态调整一记忆体芯片的操作的基准，其中该记忆体芯片包括一第一ONO层，此装置至少包括一ONO电容器，该ONO电容器具有一第二ONO层，其中该第二ONO层与该第一ONO层具有相同结构；以及一感测放大器电路，耦接于该ONO电容器，以藉由电性量测该第二ONO层的一厚度范围，该厚度范围即为动态调整该记忆体芯片的操作的基准。
11.根据权利要求10所述的量测记忆体芯片的ONO层厚度的装置，其中该感测放大器电路包括一感测放大器，具有一第一输入端、一第二输入端以及一输出端；一参考电压输入器，耦接于该感测放大器的该第一输入端；一ONO电容器，经由一节点耦接至该感测放大器的该第二输入端；一时间控制开关，经由该节点耦接于该感测放大器的该第二输入端；以及一电流源，其一端与该时间控制开关耦接，另一端接地，其中当该参考电压输入器所输入的电压小于该节点时，则该输出端显出“不通过”，当该参考电压输入器所输入的电压大于该节点时，则该输出端显出“通过”。
12.根据权利要求11所述的动态调整操作的装置，其中该ONO电容器包括一上电极；一下电极，位于该上电极下；以及该第二ONO层，位于该上电极与该下电极之间。
13.一种动态调整记忆体芯片操作的方法，适于调整具有一ONO层的一记忆体芯片的编程裕度与抹除裕度，包括划分该ONO层的厚度为数个厚度等级，且每一厚度等级对应于一组的编程裕度与抹除裕度；依照该些厚度等级设定数个测试顺序，其中各该测试顺序具有一开关计时，用以控制权利要求11所述的装置的该时间控制开关的开关时间；利用权利要求11所述的装置依序检验各该测试顺序，其中当该感测放大器的该输出端显示“通过”时，则与显示“通过”的该测试顺序相应的该厚度等级即为该ONO层的厚度；以及调整该记忆体芯片的编程裕度与抹除裕度，使其成为与显示“通过”的该测试顺序相应的该厚度等级所对应的该组的编程裕度与抹除裕度。
全文摘要
本发明是有关于一种动态调整记忆体芯片操作的方法与量测其ONO层厚度的装置。该动态调整记忆体芯片操作的方法，先提供一记忆体芯片，其中记忆体芯片包括一ONO层。然后，量测记忆体芯片的ONO层的厚度，再依据ONO层的厚度，调整记忆体芯片的读取电压。由于动态调整记忆体芯片操作，故可获得较可靠的产品操作以及较为充裕的大量生产空间。
文档编号G01B7/06GK1873956SQ20051007521
公开日2006年12月6日 申请日期2005年6月3日 优先权日2005年6月3日
发明者刘承杰, 熊黛良 申请人:旺宏电子股份有限公司