专利名称：一种芯片通用测试装置及其构建方法
技术领域：
本发明涉及半导体器件测试技术，尤其涉及一种芯片通用测试装置及其构建方法。
背景技术：
为了保证半导体芯片的质量，降低开发成本，在芯片的开发初期一般会在自动测试设备(Automatic Test Equipment，缩写为ATE，简称测试机)上做测试，其一般测试装置如图1所示，包括插座(Socket)或机械手(HandlerContactor)B，用来固定住待测试的封装芯片(Device Under Test，简称DUT)A；器件接口板(Device Interface Board，简称DIB)C；测试平台E。如图1所示，DUT通过Socket与DIB连接，DIB又通过弹簧针(pogo pin)D与测试平台的连接通道连接。这样，测试平台能够把各种信号通过DIB上的布线传送到DUT的各个引脚。
或者，测试装置包括探针卡(probe card)，用来连接待测试的未封装芯片(Wafer die)，DIB和测试平台。Wafer die通过探针卡与DIB连接，DIB又通过pogo pin与测试平台的连接通道连接，因此，测试平台能够把各种信号通过DIB上的布线传送到Wafer die晶元上。
由于测试平台的生产厂商不同，型号也不相同，因此造成了不同的测试平台，其内部的硬件结构和分布不相同，对应的连接通道也不相同。比如泰瑞达(Teradyne)公司的测试平台与安捷伦(Agilent)公司的测试平台不相同，而Teradyne公司本身的J750、Catalyst和Flex型测试平台之间也各不同。这就要求不同测试平台即使是针对同一封装的芯片、同一接触点的Waferdie，都必须设计不同的专门匹配的DIB。
同时，对于同样功能的器件，由于Wafer die接触点物理结构位置(PadMap)的不同，或对于同一芯片由于芯片信号封装引脚位置(Pin Map)发生改变，导致测试平台资源与改变后的引脚不匹配；或者同一芯片由于封装形式的不同，如球栅阵列(BGA)封装和双列直插式封装(DIP)具有完全不同的管脚构造，造成和DIB板完全不匹配；因此，即使针对同一测试平台，对于同样功能芯片由于外形尺寸的不同或同一芯片引脚顺序不同也必然要求设计布线不同的DIB。
显然，测试平台、芯片封装以及引脚顺序的多样性和可变性，导致了DIB开发的复杂度以及时间和成本的增加。为了克服这一问题，目前业界进行芯片工程测试时，采用一种基于单一测试平台的母子板方案对于封装芯片DUT而言，母子板方案是在图1基础上，将DIB的功能分解为由母子板共同完成，如图2所示。实际上DIB的功能是由一块对应某一测试平台的母板，一块对应器件的子板，以及一个连接母板和子板的接口连接器来共同完成的。子板和芯片的接口依然是通过芯片的插座Socket来连接。
相应的，针对Wafer die的母子板方案结构与图2相同，只不过“芯片socket”需要被替换为探针“probe”。在这种情况下，子板起到了探针卡probe card的作用，因此，能够直接与探针probe连接。
由于DIB板被母子板方案替代，子板针对器件开发，母板针对测试平台开发，增加了开发灵活性。当不同封装，或者不同引脚顺序的芯片在同一测试平台测试时，就只需要设计不同的子板，而不需要对测试母板有设置上的改动，从而减少开发的重复性，时间和成本。
但是，在单一测试平台母子板技术方案中，子板并不是单一测试子板，即子板是根据某种平台母板的接口进行设置的；因此，单一测试平台母子板技术方案仍存在着一个缺陷只有子板开发的灵活性而没有母板开发的灵活性，即使芯片种类没有发生变化，只要测试平台的母板改变，则必须相应调整子板设计，如图3所示。
当测试平台更换而导致母板更换时，必须重新设置和制造新的母板及所对应的子板，制作完成后才可以继续开发新的测试程序。所以同样存在开发周期较长和成本较高的问题。
发明内容
本发明的目的是为了克服上述现有单一测试平台母子板技术方案中的缺陷，提出一种跨测试平台的芯片通用测试装置及其构建方法，避免在不同测试平台进行测试程序开发时反复制作DIB测试板。
为实现上述目的，本发明提供了一种芯片通用测试装置，包括一测试母板和一测试子板，还包括连接所述测试母板和所述测试子板的一通用接口连接器；所述测试母板唯一地与一种测试平台对应，并与所述通用接口连接器的一端连接，用于转接测试平台通道和通用接口连接器通道上的信号；所述测试子板唯一地与一种芯片结构对应，并与所述通用接口连接器的另一端连接，用于转接芯片与通用接口连接器通道上的信号，所述芯片结构包括芯片物理结构和芯片信号类型的分布结构；所述通用接口连接器为采用统一接口标准的接口连接器，其两端分别连接所述测试子板和所述测试母板。
较佳的技术方案是，所述通用接口连接器包括至少一个电源接口模块，至少一个数字接口模块和/或至少一个模拟接口模块，所述数字接口模块、模拟接口模块和电源接口模块具有与所述统一接口标准匹配的固定位置，分别用于连接所述测试子板和所述测试母板通道上的数字信号、模拟信号和电源信号。
所述通用接口连接器还可包括至少一个控制开关接口模块，所述控制开关接口模块具有与所述统一接口标准相匹配的固定位置，用于连接所述测试子板和所述测试母板的继电器控制信号。
所述任一接口模块可分别设置有多个连接通道。
所述任一接口模块可为设定有优先级的模块。
还提供了一种芯片通用测试装置的构建方法，其特征在于包括以下步骤步骤1、按照设定的统一接口标准设置通用接口连接器；步骤2、按照测试平台结构设置测试母板结构，使所述测试母板唯一地与所述测试平台对应，并将所述测试母板的接口信号与所述通用接口连接器建立关联；步骤3、按照芯片的物理结构及芯片信号类型的分布结构设置测试子板结构，使所述测试子板唯一地与所述芯片的物理结构及所述芯片信号类型的分布结构对应，并将所述测试子板的接口信号与所述通用接口连接器建立关联。
较好的技术方案是所述按照预先设定的统一接口标准设置通用接口连接器，其中统一接口标准为自定义的统一接口标准或者为业界已有的通用接口标准。具体为按照统一接口标准分别设置通用接口连接器中的电源接口模块、数字接口模块和/或模拟接口模块，并为所述任一接口模块指定固定位置。
还包括按照统一接口标准设置通用接口连接器中的控制开关接口模块，并为所述控制开关接口模块指定固定位置。
还包括按照统一接口标准为任一所述电源接口模块、数字接口模块、模拟接口模块和/或控制开关接口模块指定优先级。则步骤2中将所述测试母板的接口信号与所述通用接口连接器建立关联的步骤具体为根据所述测试母板接口信号的类型，确定所述通用接口连接器中优先级高的接口模块；在所述优先级高的接口模块中，选择至所述测试母板信号通道物理连线最短的接口模块；在测试母板中建立所述测试母板的接口信号与所述接口模块的映射关系。
步骤3中将所述测试子板的接口信号与所述通用接口连接器建立关联的步骤具体为根据所述测试子板接口信号的类型，确定所述通用接口连接器中优先级高的接口模块；在所述优先级高的接口模块中，选择至所述测试子板信号通道物理连线最短的接口模块；在测试子板中建立所述测试子板的接口信号与所述接口模块的映射关系。
还包括按照统一接口标准为任一所述电源接口模块、数字接口模块、模拟接口模块和/或控制开关接口模块设置多个连接通道，并为所述连接通道指定固定位置。
由上述技术方案可知，本发明通过针对测试平台设置测试母板，针对芯片测试内容设置测试子板，采用统一测试母板和测试子板接口的方式，具有以下有益效果1、针对不同的测试平台一次性投入相应的单一的测试母板，避免了测试母板的反复开发，节省了芯片测试开发的时间和成本；2、在芯片工程测试阶段，无须考虑测试机台的选择问题，降低了芯片测试开发的难度；3、对同一结构的芯片，只需制作一个测试子板即可实现对所有测试平台的兼容，节省了芯片测试开发的时间和成本。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明现有技术中DIB连接示意图；图2为本发明现有技术中测试平台的母子板方案替代DIB示意图；图3为本发明现有技术中单一测试平台母子板方案的示意图；
图4为本发明所提供的芯片通用测试装置的框图；图5为本发明所提供的芯片通用测试装置的应用示意图；图6为图4所示装置中通用接口连接器接口标准的示意图；图7为图6所示通用接口连接器数字接口模块的通道设置示意图；图8为图6所示通用接口连接器模拟接口模块的通道设置示意图；图9为图6所示通用接口连接器电源接口模块的通道设置示意图；图10为图6所示通用接口连接器控制开关接口模块的通道设置示意图；图11为本发明所提供芯片通用测试装置的构建方法主要流程的示意图；图12为本发明所提供芯片通用测试装置的构建方法实施例的流程图。
具体实施例方式
本发明所提供的芯片通用测试装置，通过不同测试平台的测试母板和不同器件的子板连接组合实现各种器件的跨平台测试。
参见图4，本发明所提供的芯片通用测试装置包括一测试母板1、一测试子板3和连接所述测试母板1和测试子板3的一通用接口连接器2。
测试母板1与通用接口连接器2连接，作为测试平台与通用接口连接器2之间的连接板，用于转接测试平台通道和通用接口连接器通道上的信号。一种测试母板1唯一地与一种测试平台对应，即其匹配且仅匹配一种测试平台，是针对不同测试平台分别设计、一次性投入的，比如Catalyst，J750，Teradyne平台各自对应不同结构的测试母板1；因此，与通用接口连接器2连接的测试母板1的结构并不局限于一种，而是可以变化的。具体的，测试母板1与对应的测试平台连接，根据测试平台的结构对测试母板1进行设置。
测试子板3与通用接口连接器2连接，作为芯片socket/probe与通用接口连接器2之间的连接板，用于转接芯片与通用接口连接器通道上的信号。一种测试子板3唯一地与一种芯片结构对应，该结构包括芯片物理结构及芯片信号类型的分布结构。比如，同为256管脚的BGA芯片，如果其中一个的某一管脚信号被设定为电源接口信号，而另一个的同一管脚被设定为数字接口信号时，对应的测试子板结构不相同；同时，都是256管脚且芯片信号类型分布结构相同的情况下，即每一管脚对应的信号类型都相同时，如果一个是BGA芯片，另外一个是PIC封装，则由于物理结构不同，对应的测试子板结构也不相同。因此，与通用接口连接器2连接的测试子板3的结构并不局限于一种，而是可以变化的。具体的，测试子板3与对应的芯片socket/probe连接，根据新器件测试的需要随时进行布线设置和制作。
测试子板3与传统测试子板不同之处在于，它是单一测试子板，设置时无需考虑测试平台的结构。因此本发明所提供的装置中，一个测试母板为匹配且仅匹配一种测试平台的单一测试母板，一个测试子板为匹配且仅匹配一种芯片结构，其应用示意图如图5所示，通过不同测试平台的测试母板和不同器件的子板连接组合实现各种器件的跨平台测试，比如，“测试子板1”可以通过通用接口连接器分别和“测试母板1”、“测试母板2”和“测试母板3”分别组合，这样“芯片1”可以通过同一个“测试子板1”自由的在“平台1”或者“平台2”或者“平台3”上测试。
当然，考虑测试平台结构的测试子板同样适用于本发明，但是由于在开发成本和开发时间上的浪费，因此，不是较佳的技术方案。
通用接口连接器2是本技术方案中的关键部分，采用统一接口标准设置，其两端分别连接所述测试子板3和所述测试母板1，将测试母板1和测试子板3连接在一起。其中，该统一接口标准可以是自定义的标准，也可以采用业界现有的接口标准，即本发明中所采用的接口可以是自定义的接口，也可以是业界通用接口。
通用接口连接器2可以采用不同的物理方式实现，包括但不限于pogo pin(一种弹簧针)，connector(一种和插槽匹配的插针)，同轴电缆等。
这样，使用统一的接口标准进行通用接口连接器2的设置，则针对具有新的封装规格及测试指标要求的芯片，只涉及到测试子板3的开发，即可应用于所有的测试平台，避免了转换测试平台时对相应测试母板1的开发，实现了在不同测试平台间无缝过渡。
实施例如图6所示，通用接口连接器2包括16个数字接口模块21，分别以“DIGxx”表示，2个模拟接口模块22，分别以“ANAxx”表示，以及4个电源接口模块23，分别以“DPSxx”表示。其中，数字接口模块21、模拟接口模块22和电源接口模块23具有固定位置，该固定位置由本实施例所定义的统一接口标准确定。这样，通用接口连接器2就可以分别连接所述测试子板3和所述测试母板1通道上的数字信号、模拟信号和电源信号。
本实施例中，通用接口连接器2还包括4个控制开关接口模块24，以“UTIxx”表示，所述控制开关接口模块24具有与统一接口标准相匹配的固定位置，用于连接测试子板3和测试母板1通道上的继电器控制信号。
在本实施例中，还进一步设定了各个接口模块的使用优先级，如图6圈内数字所示，在进行实际接口设置时，可参考优先级进行实际测试接口的规范。
通用接口连接器2中的各个接口模块还可以分别设置有多个连接通道，如图7、图8、图9和图10所示。
图7所示，为一数字接口模块21的通道示意图，设置了64个通道，其中数字为开发人员设定，以便标识方便；在本图中，深色标示的通道，如01、03、05、07、10、12、14、16等，表示接信号的通道；浅色标示的通道，如02、04、06、08、09、11、13、15等，表示接地的通道。本领域技术人员应当理解，本图中所示，仅是一个具体实例而非限定，数字接口模块的通道可由开发人员根据需要任意设定。
图8所示，为一模拟接口模块22的通道示意图，设置了64个通道，其中数字为开发人员设定，以便标识方便；在本图中，深色标示的通道，如01、03、05、07、10、12、14、16等，表示接信号的通道；浅色标示的通道，如02、04、06、08、09、11、13、15等，表示接地的通道。本领域技术人员应当理解，本图中所示，仅是一个具体实例而非限定，数字接口模块的通道可由开发人员根据需要任意设定。
图9所示，为一电源接口模块23的通道示意图，设置了39个通道，其中空白部分为通孔，标示数字为开发人员设定，以便标识方便；在本图中，通道01、15、27、39表示与模拟电源的地连接的通道；以另外一种灰度标示的通道，如09、12、18、35等，表示接电源的通道；空白表示的通道，如02、03、16、28等，表示与数字电源的地连接的通道。本领域技术人员应当理解，本图中所示，仅是一个具体实例而非限定，数字接口模块的通道可由开发人员根据需要任意设定。
图10所示，为一控制开关接口模块24的通道示意图，设置了15个通道，其中空白部分为通孔，标示数字为开发人员设定，以便标识方便；在本图中，通道01、05、10和11表示接地的通道；通道02、04为自行定义的通道；通道06-09以及12-15，表示接信号的通道；通道03表示控制开关接口模块接电源的通道；分别以不同的灰度标示。本领域技术人员应当理解，本图中所示，仅是一个具体实例而非限定，数字接口模块的通道可由开发人员根据需要任意设定。
应当理解，本实施例仅为说明清楚而描述了四类模块，但本发明所提供的技术方案不仅仅局限于上述四类模块，可以根据开发人员定义的统一接口标准增加或减少模块类型，比如可以仅包括电源接口模块和模拟模块，用来适配模拟芯片，也可以仅包括电源接口模块和数字模块，用来适配数字芯片，同时，也可以在本实施例的基础上，增加如射频信号接口模块、大电流接口模块、高速信号接口模块等；本发明所提供的技术方案也不仅仅局限于上述模块的位置描述和通道设定。
为了进一步说明通过接口连接器，能够实现在不同的各个测试平台之间及限制视场。影像传感器70可为CMOS(Complementary Metal-OxideSemiconductor)或CCD(Charge Coupled Device)影像传感器，本实施方式中优选的影像传感器70可达一百三十万像素的分辨率。平板元件60可由透明玻璃材料制成，用以防止灰尘污染该影像传感器70，第一平行面61或第二平行面62可镀有红外线截止膜以消除红外线对成像质量的影响。本实施方式优选的制作平板元件60的玻璃材料型号为B270。该复合透镜系统100规划的具体情形如表1所示表1 复合透镜系统规划
该复合透镜系统100中，第一透镜10的第一、第二表面11、12为球面结构，第二透镜20的第三、第四表面21、22，第三透镜30的第五、第六表面31、32均具有非球面结构，该等非球面结构表面可运用下列公式表示X(Y)＝(Y^2/R)/(1+sqrt(1-(1+K)*(Y/R)^2))+A4*Y^4+A6*Y^6+A8*Y^8+A10*Y^10+…其中，X镜面上一点的截面深度；Y镜面上一点距光轴的垂直距离；K二次曲线系数；
其中，通道设置不局限于上述模式，接口模块也不局限于本实施例出现的数字接口模块、模拟接口模块、电源接口模块以及控制开关接口模块；同时，测试平台也并不局限于上述几种，其种类可以增减。
综上所述，测试母板是针对不同的测试平台，比如Catalyst，Flex，分别一次性投入的，无需反复开发，节省了芯片测试开发的时间和成本；这样，在芯片工程测试阶段，就无须考虑测试机台的选择问题，降低了芯片测试开发的难度；同时，对同一的芯片，只需制作一个测试子板即可实现对所有测试平台的兼容，节省了芯片测试开发的时间和成本。
本发明还提供了一种芯片通用测试装置的构建方法，参见图11，其主要流程包括以下步骤步骤101、按照设定的统一接口标准设置通用接口连接器；步骤102、按照测试平台结构设置测试母板结构，使所述测试母板唯一地与所述测试平台对应，并将所述测试母板的接口信号与所述通用接口连接器建立关联；步骤103、按照芯片的物理结构及芯片信号类型的分布结构设置测试子板结构，使所述测试子板唯一地与所述芯片物理结构及芯片信号类型的分布结构对应，并将所述测试子板的接口信号与所述通用接口连接器建立关联。
其中，步骤101中的统一接口标准为自定义的统一接口标准或者为业界已有的通用接口标准，定义了接口模块的名称、数量及位置，接口模块中信号通道的名称、数量及位置，以及接口模块信号优先级等。
步骤101具体为按照统一接口标准分别设置通用接口连接器中的电源接口模块、数字接口模块和/或模拟接口模块，并为所述任一接口模块指定固定位置。
步骤101还可以包括按照统一接口标准设置通用接口连接器中的控制开关接口模块，并为所述控制开关接口模块指定固定位置；按照统一接口标准为所述任一接口模块指定优先级；以及按照统一接口标准为所述任一接口模块设置多个连接通道，并为所述连接通道指定固定位置。
实施例以使用通用接口连接器中设置的数字接口模块为例，参见图12，包括以下步骤步骤201、按照统一接口标准分别设置通用接口连接器中的电源接口模块、数字接口模块和模拟接口模块及控制开关接口模块，并为所述任一接口模块指定固定位置；步骤202、为电源接口模块、数字接口模块、模拟接口模块以及控制开关接口模块指定优先级，在本实施例中，数字接口模块A、B、C、D的优先级分别是1、2、3、4；步骤203、为电源接口模块、数字接口模块、模拟接口模块以及控制开关接口模块设置多个连接通道，并为所述连接通道指定固定位置；在本实施例中，数字接口模块A、B、C、D都具有64个连接通道；
步骤204、按照Catalyst测试平台结构设置测试母板结构，使所述测试母板唯一地与Catalyst测试平台对应，；步骤205、识别该测试母板有128个信号通道的信号为数字信号，因此按照优先级确定可选用的接口模块为数字接口模块A和B；步骤206、在测试母板中，建立测试母板的信号通道的信号与数字接口模块A和B中连接通道的一一对应关系；在本步骤中，可以采用按照物理连线最短的原则建立对应关系，即测试母板的每一个信号通道的信号都选择距其最近且尚未使用的连接通道建立对应关系，从而提高信号的质量；步骤207、按照不同芯片的物理形式及芯片信号类型的分布结构设置测试子板结构，在本实施例中，是按照一种BGA芯片信号类型的分布结构设置测试子板结构，使所述测试子板唯一地与BGA芯片的信号类型分布对应；步骤208、识别该测试子板有48个信号通道的信号为数字信号，确定可选用的接口模块为数字接口模块A；步骤209、在测试子板中建立所述测试子板的全部通道的信号与所述数字接口模块A中连接通道的映射关系，在本步骤中，该48个信号通道的信号可以在数字接口模块的64个连接通道中任意选择48个来建立一一对应关系；但为了提高信号质量，本实施例采用的是按照物理连线最短的原则来建立该对应关系。
可见，本实施例采用了统一接口标准，优先选择优先级高的模块设置该测试子板与通用接口连接器相连接的接口；在保证优先级的条件下，以物理连线最短为原则建立映射关系。
上述实施例仅提供了一种较佳的芯片通用测试装置的构建方法，本领域技术人员应当理解，其实施顺序并不唯一。
综上所述，测试母板只针对测试平台开发，测试子板只针对芯片开发，通过通用接口连接器，任一测试母板与任一测试子板都可实现匹配，节省了芯片测试开发的时间和成本，降低了芯片测试开发的难度。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
权利要求
1.一种芯片通用测试装置，包括一测试母板和一测试子板，其特征在于还包括连接所述测试母板和所述测试子板的一通用接口连接器；所述测试母板唯一地与一种测试平台对应，并与所述通用接口连接器的一端连接，用于转接测试平台通道和通用接口连接器通道上的信号；所述测试子板唯一地与一种芯片结构对应，并与所述通用接口连接器的另一端连接，用于转接芯片与通用接口连接器通道上的信号，所述芯片结构包括芯片物理结构和芯片信号类型的分布结构；所述通用接口连接器为采用统一接口标准的接口连接器，其两端分别连接所述测试子板和所述测试母板。
2.根据权利要求1所述的装置，其特征在于所述通用接口连接器包括至少一个电源接口模块，至少一个数字接口模块和/或至少一个模拟接口模块，所述数字接口模块、模拟接口模块和电源接口模块具有与所述统一接口标准匹配的固定位置，分别用于连接所述测试子板和所述测试母板通道上的数字信号、模拟信号和电源信号。
3.根据权利要求2所述的装置，其特征在于所述通用接口连接器还包括至少一个控制开关接口模块，所述控制开关接口模块具有与所述统一接口标准相匹配的固定位置，用于连接所述测试子板和所述测试母板的继电器控制信号。
4.根据权利要求2或3所述的装置，其特征在于所述任一接口模块分别设置有多个连接通道。
5.根据权利要求2或3所述的装置，其特征在于所述任一接口模块为设定有优先级的模块。
6.一种芯片通用测试装置的构建方法，其特征在于包括以下步骤步骤1、按照设定的统一接口标准设置通用接口连接器；步骤2、按照测试平台结构设置测试母板结构，使所述测试母板唯一地与所述测试平台对应，并将所述测试母板的接口信号与所述通用接口连接器建立关联；步骤3、按照芯片的物理结构及芯片信号类型的分布结构设置测试子板结构，使所述测试子板唯一地与所述芯片的物理结构及所述芯片信号类型的分布结构对应，并将所述测试子板的接口信号与所述通用接口连接器建立关联。
7.根据权利要求6所述的方法，其特征在于所述步骤1中的统一接口标准为自定义的统一接口标准或者为业界已有的通用接口标准。
8.根据权利要求6所述的方法，其特征在于所述步骤1具体为按照统一接口标准分别设置通用接口连接器中的电源接口模块、数字接口模块和/或模拟接口模块，并为所述任一接口模块指定固定位置。
9.根据权利要求8所述的方法，其特征在于所述步骤1还包括按照统一接口标准设置通用接口连接器中的控制开关接口模块，并为所述控制开关接口模块指定固定位置。
10.根据权利要求8或9所述的方法，其特征在于所述步骤1还包括按照统一接口标准为所述任一接口模块指定优先级。
11.根据权利要求10所述的方法，其特征在于所述步骤2中将所述测试母板的接口信号与所述通用接口连接器建立关联的步骤具体为根据所述测试母板接口信号的类型，选择所述通用接口连接器中优先级高的接口模块；在所述优先级高的接口模块中，选择至所述测试母板信号通道物理连线最短的接口模块；在测试母板中建立所述测试母板的接口信号与所述接口模块的映射关系。
12.根据权利要求10所述的方法，其特征在于所述步骤3中将所述测试子板的接口信号与所述通用接口连接器建立关联的步骤具体为根据所述测试子板接口信号的类型，确定所述通用接口连接器中优先级高的接口模块；在所述优先级高的接口模块中，选择至所述测试子板信号通道物理连线最短的接口模块；在测试子板中建立所述测试子板的接口信号与所述接口模块的映射关系。
13.根据权利要求8或9所述的方法，其特征在于所述步骤1还包括按照统一接口标准为所述任一接口模块设置多个连接通道，并为所述连接通道指定固定位置。
全文摘要
本发明公开了一种芯片通用测试装置，包括一测试母板、一测试子板和一通用接口连接器；测试母板唯一地与一种测试平台对应，并与通用接口连接器的一端连接；测试子板唯一地与一种芯片结构对应，与通用接口连接器的另一端连接；通用接口连接器为采用统一接口标准的接口连接器。还公开了一种芯片通用测试装置的构建方法，按照设定的统一接口标准设置通用接口连接器；将测试母、子板的接口信号与通用接口连接器建立关联。通过本发明，实现了同一测试子板跨平台用于不同的测试母板，以及同一测试母板使用不同的测试子板；避免了测试母、子板的反复开发，使芯片测试转换测试平台时硬件无投入，节省了芯片测试开发的时间和成本。
文档编号G01R1/06GK1858596SQ20061006659
公开日2006年11月8日 申请日期2006年4月3日 优先权日2006年4月3日
发明者张欣, 杨文进, 李益欢, 王宇, 林建军, 戈文, 李春雷 申请人:华为技术有限公司