具有介电结构的探针卡组件的制作方法

专利名称：具有介电结构的探针卡组件的制作方法
技术领域：
本发明涉及诸如用于测试半导体器件的探针卡，更具体地，涉 及一种用于改进功率输出的具有介电4妄口的改进纟笨针卡。本发明还 可应用于用以测试去于装的插座。
背景技术：
探针卡通常用于测试包括存储器芯片的集成电路器件。在待测 半导体器件上，某些传统的探针卡的一侧具有经排列与外部电触点
接触的一排金属探针(通常呈焊盘或凸块形式)。通过在器件上排 列焊点或凸块来控制探针的排列。这些探针通常被安装在探针头
内。例如，揮:4十的相反端可以连4妄至空间变4灸器(space transformer )。 一种形式的空间变换器是多层陶瓷结构，其中，规定探针的导电通 路通过各层和在各层之间，从而在空间变换器的后侧出现作为比探 针更宽分隔的接触焊盘。然后，接触焊盘可以通过伸缩"弹簧脚，， 连接至具有可连接至测试电路的迹线(trace )的印刷电路板(PCB )。 PCB也可以是电通3各的间隔^皮进一步增大的多层结构。
因此，在4笨针卡或:l罙针卡组件内，存在大量;f皮此接近方丈置的电 通3各，并且这些电通道的形状在相当程度上由将i 各径物理连4妄至待 测的半导体器件上的焊盘的问题所规定。因而，可能在电通路内和 电通^各之间产生显著阻抗。这些阻抗可能导致在纟笨针处的有效电源 电压(VCC-VGND)略小于在PCB上的有岁文电源电压。如果偏差(Vdroop)超过预定电平(例如，20%以上)，则可能干扰半导体器 4牛的测^式。
用于降低阻抗影响的 一个解决方案是使功率输出去耦。例如， 这可以通过在PCB和空间变换器的后侧上的电源引线之间;改置去 耦电容器来完成。这在图1和图2中示出。通常，由于探针的间距 很接近，并且因为需要当探针卡接合待测半导体器件时，需要能够 使这些探针自由并均匀移动，所以在空间变换器的探针侧上放置去 耦电容器仍不实际。
此外，利用去耦电容器的传统方法通常并不能充分解决与在去 耦电容器下游的露出导体(例如，空间变换器中的导体，从探针头 延伸出的导电探针本身等)有关的电感问题。因此，需要提供一种 用于降低与探针卡组件有关的不需要的电感的装置和方法。

发明内容
根据本发明的示例性实施例，提供了 一种用于提供在待测试的 半导体器件和测试系统之间^是供电互连的纟笨针卡组件。该探针卡组
件包括由支撑基板支撑的多个探针，多个探针中的每个都包括从支 撑基板延伸出的端部。端部被配置为电连接至待测试的半导体器 件。该探针组件还包括置于支撑基板和多个探针的端部之间以使探 针贯穿由介电片限定的孔(aperture)的介电片。
才艮据本发明的另 一个示例性实施例，4是供了 一种用于在待测半 导体器件和测试系统之间4是供电互连的另 一个探针卡组件。该探针 卡组件包括由支撑基板支撑的多个探针，多个探针中的每个都包括 从支撑基板延伸出的端部。该端部被配置为电连接至待测半导体器 件。该探针组件还包括探针上在支撑基板和探针的端部之间的位置 处耦连至多个4笨针中的至少 一部分的一侧的介电带。
可以以多种形式结合本发明的基本原理。各种构造的优选方面 可以彼此结合使用或单独使用。各种特征提供了超越现有技术的某 些优点。本文将描述这些优点，并且通过描述和附图，本领域技术 人员还可以了解这些优点。


为了说明本发明的目的，附图中示出了本发明目前优选的一种
形式；然而，应了解，本发明并不限于所示的精确布置和手段。
图1是传统探针卡组件的图示；
图2是传统探针卡组件的功率流程图3是^4居本发明的示例性实施例的探针卡组件的一部分的示 意图4是形成图3所示的探针卡组件的一部分的模板的平面图5是示出了图3所示的探针卡组件的操作情况的示意电路
图6A是根据本发明的示例性实施例的探针卡组件的一部分的 ,'J牙见图；以及
图6B是图6A结构的一部分的顶视图。
具体实施例方式
本文中使用的术语"探针(probe )"、"探针脚(probe pin)"、 和"纟笨针元件(probe element)"指的是纟皮配置来与^皮测试的半导体器件接触的接触元件。典型的探针包括线焊(wire bonded)接触元 件、取放型接触元件、电镀(plated-up)接触元件、以及被配置来 接触(例如，通过半导体器件上的接触焊盘等)待测半导体器件的 多种其他接触元件结构中的任一种。探针可以是整体结构、可以镀 有涂层(例如，在整个探针或一部分探针上的金涂层)、或可由多 种材料或成份(例如，层状结构、包括附加间断结构的构造等)构 成。
本文中使用的术语"支撑基板"指的是被配置为支撑探针(被 配置为向待测半导体器件延伸并与其接触)的任意数量的结构。例 如，支撑基板可以是多层陶瓷基板、聚酰亚胺基板、或任意数量的 其它类型基板。例如，支撑基板可以是空间转换器。
参考附图，其中，在不同的附图中，相同标号表示相似元件， 在图3~图5中示出了根据本发明的探针卡组件或探针卡(通常由 参考标号10表示)的一个实施例。示例性探针卡组件10包括电源 12、印刷电路板(PCB) 14、空间转换器16、以及探针头18。 PCB 14可以通过一排弹簧脚20连接至空间转4奐器16。
探针头18包括大量探针脚，在探针组件10的使用中，这些探 针头用于接合外部触点、凸块、或待测集成电^各(IC)器件24上 的其它电触点。与其本发明可用于测试许多形式的集成电路器件， 包括但不限于，晶片上的集成电路器件(即，在晶片去框成型之前) 和在晶片去框成型之后的集成电路器件(例如，封装后的集成电路 器件)。探针脚包括电源探针脚22 (包括用于将电源施加至待测的 器件24的电路所使用的接地探针脚)和信号探针脚23。探针脚22、 23可以弯曲成微S型以提供竖直方向的柔软度。当探针测试组件 10开始与器件24接合时，探针脚22、 23弹性弯曲，以<更器件24 的焊盘上施加接触力，同时还4是供竖直位移以调节相对于平面的轻 微偏差(例如，相对于与器件24、探针卡组件10、待测器件等有关的平面的偏差)。为避免探针脚22 、 23弯曲时彼此接触，它们可 以具有相同的形状并i殳置在相同的方向上。
在图3所示的纟笨4十卡组件10中，电源12的带电和4妻;也电源线 26、 28连4妾至PCB 14中的带电和4妾;t也的电源迹线(power track ) 32、 34。 PCB 14还有^f言号迹线34。如上所述，迹线的4非列可以在 电源迹线之间产生明显的电感36(参看图5)。为了4氐消电感，在
器38 (参考图3和图5 )。去耦电容器38用于降低阻抗36的影响 并提高对待测器件24的低速瞬变电源。如本文所述，短语"低速 瞬变(slow transient)"指的是探针卡中的负载变化，其中，如果需 要任意的电压校正，则电源可用反馈回路来校正。对于不同系统来 说，"低速"的时间周期可能会视电源反馈回路带宽而不同。然而， 通常，在约微秒时帧出现的负载变化被看作低速瞬变，而在毫樣i秒 时帧出现的负载变化通常一皮看作快速瞬变。
在示例性实施例中，迹线30、 32、 34电连接至弹簧脚20,弹 簧脚20电连接至空间变换器16。弹簧脚20因为彼此靠近而也可能 产生电感40 (参看图5)。
所示的示例性空间变换器16为多层陶瓷结构，其中，由层44 和通过这些层的通孔46之间的迹线42形成了导电通路。通路42、 46用于连接弹簧脚20与探针脚22、 23。弹簧脚20之间的间隔通 常比#1针脚22、 23更宽，并可以呈不同的图样或排列。此外，例 如，如果待测器件24是包括多个(several)独立集成电路的晶片， 则可能存在多个电源探针脚22。然后，空间变换器16中的路径42、 46可以将多个电源纟笨4十扭F 22连4妾至单独的功率弹簧扭卩对20。因而， 例如，空间变换器16的内部结构可能有些复杂，并且空间变换器 中的电感48可能很显著。
在空间变换器16的表面上朝PCB 14设置去耦电容器50。这 些电容器一定程度上抵消了在弹簧脚20中和空间变换器16中的电 感，并4是高了对待测器件24的快速瞬变电源。然而，由于位置， 电容器50可能不会很好抵消由空间变换器中的通路42、 46生成的电感。
电源探针脚22还有电容器50不能有效抵消的电感52。探针脚 还有电容，然而，那些电容通常并不大到能够抵消电感52。为了引 导上述电容，探针卡组件10设置有模板54,该模板限定了探针脚 22、 23延伸过的孔/孔。如图4所示，模板54由高介电常数材料的 片构成。例如，示例性材料包括氧化铌、聚酰亚胺液晶聚合物、钛 酸钡族的成4射例如，介电常凄t约300的BaSrTi03 )，诸如PbLaZrTi03 (介电常数大于2500)的陶瓷等。将调整厚度来提供所需的电容电 平，但不应超过探针高度，也不应妨碍探针操作(例如，在接触期 间弯曲)。
如图4所示，模板54限定用于电源探针脚22的孔56和用于 信号探针脚23的孔58。优选地，用于电源探针脚22的孔56被配 置为足够大到当卸下探针时不会限制电源探针脚、但小到当探针测 试组件10接合待测器件24时，电源探针脚的^t向偏转(弯曲)使 探针脚接触孔56的侧面。优选地，所形成的关于信号探针脚23的 孔58大于孔56，从而使信号探针并不接触待装载的孔58的轮缘。 模板54的高介电常数材料在电源探针脚22之间带来足够的电容， 而较大孔58提供了使信号探针脚23绝缘的气隙，从而防止了电源 4笨针脚22和信号4笨针脚23之间的电容耦合。优选地，才莫寺反尽可能 接近探针脚，以便某种程度上降低电感的影响。影响模板相对于探 针脚的位置的潜在因素包括(1)〗罙针脚的平面性；以及(2)可 能导致对探针的损坏的碎片堆积。由于探针将沿近似相同方向和近 似相同量地横向弯曲，所以介电模板也可以移动相同量。如果探针的平面性存在差异，则根据沿探针长度的模板位置，介电模板可能 会吸引或抑制一些不相等的探针弯曲。
在图4所示实施例中，模板54具有敷金层60,该敷金层覆盖 除孑L56、 58周围的环形空间62之外的一个表面。优选地，敷金层 60 (例如，铜、金、镍、及其合金等)被放置在被配置为邻近待测 半导体器件的才莫板54的表面上。例如，可以通过喷镀处理来施加 敷金层，其中，这些环形空间可以在电镀处理之后被蚀刻掉，或在 喷镀处理期间净皮屏蔽上。在电源探针脚22的孔56周围的环形空间 62在电源探针脚22和敷金层60之间限定了电容已知并可控的电容 器。敷金层60电连接由在不同电源探针脚22周围的环形空间62 形成的电容器，从而在电源探针脚之间提供了可控的电容。在孔(包 括用于信号探针脚23的孔58 )周围的环形空间62还用于防止探针 脚和#丈金层60之间的电4妄触。
另外，还预期可以对配置中的才莫板的 一部分表面而非整个层施 加金属材料。例如，根据所需电(例如，电容、电感等)影响，金 属材料可带状选择性地施加在模板上、模板的特定区域中等。
模板54接近探针脚22的顶端的位置能够高度去耦空间变换器 16中的阻抗和探针脚22本身中的阻抗，并提高对待测器件24的快
速瞬变电源。
文中已关于某些示例性实施例描述并示出了本发明。本领域的 技术人员应了解，在不脱离本发明的精神和范围的情况下，可以对 本发明进行前述和各种其它改变、省略和添加。
例如，虽然已描述4吏用空间变换器16的实施例，^f旦是如果正 被测试的器件24上的接触焊盘的间距足够宽，例如，在封装或部 分封装IC器件的测试插座情况下，可以省略空间变换器。同样，
虽然已描述使用弹簧脚20的实施例，但是可以改为使用诸如内插 器的其它形式互连。
本领域的^支术人员应了解，电源迹线30、 32和信号迹线34和 迹线44的实际图样通常比图3中象征性示出的更为复杂。
尽管在图4中所示的环形空间62足够均匀，但它们可以变化。 例如，在不同孔56周围的环形空间62可以具有不同宽度，以对不 同的电源探针脚22提供不同的电容。例如，如果已知探针脚22、 23的弯曲方向，则环形空间无需均匀，这是因为电容很大程度上取 决于环形空间62在电源探针脚22使用中的弯曲方向的宽度。因此， 主要可以通过制造便利设施来设置空间62的金属边缘的剩余部分 的位置。特别地，如果通过除钻孔之外的处理来形成这些孔，则介 电才莫板54中的孔56、 58或#丈金层60中的空间并不必需是圓形的。
尽管在图4中示出了具有矩形阵列孔54、和56的介电模板54, ^f旦才艮据特殊探针卡10上的探针脚22、 23的排列，孔54、 56可呈 现不同的图样，其可能又取决于待测器件24上的接触悍盘的排列。
显而易见，每个信号探针脚23无需单独的孔58。而是需要在 〃使多个信号针通过的才莫板中形成方丈大开口 。
本发明的介电模板可以如图3所示直接固定在探针卡组件的探 针上(例如，利用粘合、加热、按压、或大量其它方法中的任一种 方法)。可选地，介电才莫才反可以固定在位于4笨针基4反(例如，空间 变换器)和探针脚之间的另一种结构上。例如，这种结构可以是拈 连至纟笨针头的下才莫(lower die)的聚合物膜(例如，聚酰亚胺膜、 具有限定金属电容器迹线的LCP )。
才艮据本发明的另一个示例性实施例，在图3至图4中没有4吏用 介电模板。相反，可以直接对一排或一列探针施加介电材料带。例 如，通过加热等，使用粘合剂来将这种带施加给探针(例如，类似 于》兹带的施加)，图6A-图6B示出了这种配置的示例性实施例。
图6A是包括基板60 (例如，空间变换器，PCB等)和从其延 伸出的多个探针62 (其中，这些探针可以具有包括正方形、矩形或 圓形横截面的许多配置)的探针卡组件的一部分的侧视图。在一部 分探针62上施加介电带64。例如，可以仅在电源探针(包括接地 探针)上施加介电带64，以使信号探针不接触介电带64。在图6A 所示的本发明的示例性实施例中，对介电带64与探针62相对的表 面施加(或部分集成)金属接触66 (即，在本实施例中，金属接触 并不与纟笨针4妄触，但在本发明的另一个实施例中，它们可以互相4妻 触)。这在图6B中更加清楚，图6B是图6A的一部分结构的顶视 图(为简便省略了探针基板60和其它探针)。在本发明的一些实施 例中，可以沿介电带与所示的分开基础66相对的表面的连续长度 来放置金属材料。
因为给定探针卡组件可能规定了所需设计，所以在探针卡组件 中可包括-漆如图6A-B所示的大量介电带。
本文所述的介电才莫板的介电常数、以及结合图6A-B所述的介 电带具有至少为io (优选至少为100)的适当介电常数。
在不脱离本发明的精神和实质特征的前提下，可以以其它特定 形式实施本发明，因此，应参考所附的权利要求而不是前述说明来 夫见定本发明的范围。
权利要求
1.一种用于在待测半导体器件和测试系统之间提供电互连的探针卡组件，所述探针卡组件包括多个探针，由支撑基板支撑，所述多个探针中的每个均包括远离所述支撑基板延伸的端部，所述端部被配置为电连接至所述待测半导体器件；以及介电片，置于所述支撑基板和所述多个探针的所述端部之间，以使所述探针贯穿由所述介电片限定的孔。
2. 根据权利要求1所述的探针卡组件，其中，所述多个探针包括 信号探针和电源探针，并且其中，贯穿所述电源探针的孔被形 成所需尺寸，以便当所述探针卡组件处于相对于所述待测半导 体器件的测试位置时，所述电源探针的至少 一部分接触所述介 电片邻近相应孔的表面。
3. 根据权利要求1所述的探针卡组件，其中，所述多个探针包括 信号探针和电源探针，并且其中，贯穿所述信号探针的孔被形 成所需尺寸，以便当所述探针卡组件处于相对于所述待测半导 体器件的测试位置时，所述信号纟笨针并不4妄触所述介电片邻近 只于应3L的表面。
4. 根据权利要求1所述的探针卡组件，还包括置于所述介电片上 的导电层，所述导电层与所述孔隔开。
5. 才艮据权利要求4所述的探针卡组件，其中，所述导电层置于被 配置为所述介电片邻近所述待测半导体器件的 一侧上。
6. 根据权利要求1所述的探针卡组件，其中，所述多个探针包括 信号探针和电源探针，并且其中，贯穿所述电源探针的孔被形 成所需尺寸，以便当所述探针卡组件处于相对于待测半导体器 件的测试位置时，所述电源:探针的至少 一部分4姿触所述介电片 邻近对应孔的表面，以及其中，贯穿所述信号探针的孔被形成 所需尺寸，以〗更当所述纟笨针卡组件处于所述测试位置时，所述 信号探针并不接触所述介电片邻近对应孔的表面。
7. 才艮据片又利要求6所述的^笨针卡组件，还包括置于所述介电片上 的导电层，所述导电层与所述孔隔开，以便当所述探针卡组件 处于所述测试位置时，所述部分的所述电源纟果针并不4妄触所述 导电层。
8. 根据权利要求1所述的探针卡组件，其中，所述介电片具有至 少为10的介电常凄t。
9. 根据权利要求1所述的探针卡组件，其中，所述介电片具有至 少为100的介电常凄史。
10. 根据权利要求1所述的探针卡组件，其中，所述支撑基板是空 间变换器。
11. 一种用于在待测半导体器件和测试系统之间4是供电互连的探 针卡组件，所述探针卡组件包括多个探针，由支撑基板支撑，所述多个探针中的每个均 包括远离所述支撑基板延伸的端部，所述端部被配置为电连接 至所述待测半导体器件；以及介电带，所述介电带在所述纟笨针上在所述支撑基才反和所 述探针的所述末端之间的位置处连4妄至所述多个探针的至少 一部分的一侧。
12. 根据权利要求11所述的探针卡组件，其中，所述多个探针包 括信号探针和电源探针，以及其中，所述介电带连接至所述电 源^冢4十的至少一部分。
13. 根据权利要求11所述的探针卡组件，其中，所述介电带包括 用于连接至所述多个探针的所述部分的粘合表面。
14. 根据权利要求11所述的探针卡组件，还包括置于所述介电带 上的导电材料，所述导电材料被置于所述介电带的表面上，但 并不4妻触所述多个探针的所述部分。
15. 根据权利要求14所述的探针卡组件，其中，所述导电材料基 本上沿所述介电带的整个长度。
16. 根据权利要求14所述的探针卡组件，其中，所述导电材料在 所述介电带与所述探针相对的表面上被设置为 一排金属接触， 所述金属接触基本上与所述相应探针相对放置。
17. 根据权利要求11所述的探针卡组件，包括多个所述介电带。
18. 根据权利要求11所述的探针卡组件，其中，所述介电带具有 至少为10的介电常凄t。
19. 根据权利要求11所述的探针卡组件，其中，所述介电带具有 至少为100的介电常凄t。
20. 根据权利要求11所述的探针卡组件，其中，所述支撑基板是 空间变换器。
全文摘要
一种用于在待测半导体器件和测试系统之间提供电互连的探针卡组件。该探针卡组件包括由支撑基板支撑的多个探针，多个探针中的每个都包括远离支撑基板延伸的端部。端部被配置为电连接至待测半导体器件。该探针卡组件还包括置于支撑基板和多个探针的末端之间的介电片，以便探针贯穿由介电片限定的孔。
文档编号G01R31/28GK101198878SQ200680021326
公开日2008年6月11日 申请日期2006年5月3日 优先权日2005年5月3日
发明者哈比卜·卡利察斯兰, 巴哈德尔·图纳博伊卢 申请人:Sv探针私人有限公司