专利名称：系统开路测试的方法
技术领域：
本发明涉及一种系统开路测试的方法，特别是关于一种针对具有静电放电(ESD) 保护电路的系统开路测试的方法。
背景技术：
系统开短路测试(open/short test)的方法是通过输入一检测信号至待测系统， 以确认待测系统的电路是否存在开路或短路等异常情况。图Ia与图Ib显示两种典型的异 常情况。在图Ia中，系统10对应于电源供应电压端VCC的接线存在开路，而导致电源无法 供应至系统内部。在图Ib中，系统10对应于接地端VSS的接线存在开路，而导致系统的接 地电压呈现浮置状态(floating)。一般而言，为了避免静电放电造成的干扰或甚至损毁电路，电路系统必须设置静 电放电(ESD)保护电路提供保护。图2是一典型的具有静电放电保护电路的电路系统10 的方块示意图。如图中所示，此电路系统10具有一内部电路12与二个静电放电保护电路 14。来自信号输入管脚IN的信号经过内部电路12处理后，由信号输出管脚OUT输出。二 个静电放电保护电路14分别连接于信号输入管脚IN与接地端VSS之间以及信号输出管脚 OUT与接地端VSS之间，以保护内部电路12。图3为另一典型的电路系统10的方块示意图。如图中所示，此电路系统10具有 一内部电路12与四个静电放电保护电路14。四个静电放电保护电路14分别连接于信号输 入管脚IN与接地端VSS间、信号输出管脚OUT与接地端VSS间、信号输入管脚IN与电源供 应端VCC间以及信号输出管脚OUT与电源供应端VCC间。以电路系统10与接地端VSS的连线存在开路的情况为例，如图2所示，电路系统 10的接地电压是呈现浮置状态。此接地电压值会随着输入信号的电压值改变，而影响输出 信号的电位，进而可能导致系统受损。
发明内容
有鉴于上述问题，本发明的主要目的在于提出一系统开路测试的方法，通过顺向 连接一个二极管至待测系统的信号输入管脚，以消除静电放电(ESD)保护电路对于开路测 试所造成的不利影响。为实现上述目的，本发明的一实施例提供一种系统开路测试的方法。首先，提供一 待测系统。此待测系统具有至少一静电放电保护电路、一信号输入管脚、一第一电压端与一 第二电压端。静电放电保护电路的一端耦接信号输入管脚，另一端耦接第一电压端。并且， 静电放电保护电路具有一内部二极管。随后，连接一个二极管至信号输入管脚。此二极管 的导通方向与静电放电保护电路的内部二极管的导通方向相反。接下来，通过此二极管提 供一测试信号至待测系统以进行测试。在本发明的一实施例中，此静电放电保护电路具有一金属氧化物半导体晶体管。在本发明的一实施例中，此静电放电保护电路具有一可控硅整流器(SCR)。
以上的概述与接下来的详细说明及附图，皆是为能进一步说明本发明为实现技术 目的所采取的方式、手段及功效。而有关本发明的其他目的及优点，将在后续的说明及附图 中加以阐述。
图Ia与图Ib为一典型系统开路测试的结构的示意图；图2为一典型待测电路系统的方块示意图；
图3为另一典型待测电路系统的方块示意图；图4显示本发明系统开路测试的方法的一较佳实施例的流程图；图5为对应于图4的系统开路测试的结构的一较佳实施例的示意图；图6a为图5的待测系统内的静电放电保护电路的一较佳实施例的电路图；图6b为图5的待测系统内的静电放电保护电路的另一较佳实施例的电路图；图7显示本发明系统开路测试的方法的另一较佳实施例；图8a与图8b显示本发明系统开路测试的方法的又一较佳实施例；图9a为图8a的电路所对应的半导体结构一较佳实施例的剖面示意图；图9b图为图8b的电路所对应的半导体结构一较佳实施例的剖面示意图。其中，附图标记系统10内部电路12待测系统20内部电路22静电放电保护电路14，24，24，，34，44电源供应电压端VCC接地端VSS信号输入管脚IN信号输出管脚OUT第一电压端Vl第二电压端V2二极管 30，26电流 I接点N1，N2测试信号TEST内部二极管D1，D2P 型掺杂区 342，346，442，446N 型掺杂区 344，444，448
具体实施例方式本发明的精神在于利用二极管或其他单向导通的电子元件，防止待测系统的接地 电压或电源供应电压受到输入信号的影响，而造成系统开路测试错误，甚至导致系统损坏。
图4显示本发明系统开路测试的方法一较佳实施例的流程图。图5为相对应的系 统结构图。首先，如步骤S120所示，提供一待测系统20。此待测系统20具有一内部电路 22、至少一静电放电保护电路24、一信号输入管脚IN、一信号输出管脚OUT、一第一电压端 Vl与一第二电压端V2。其中，第二电压端V2的电位高于第一电压端Vl，用以供电至待测系 统20的内部电路22。举例来说，此第一电压端Vl可以是一接地端VSS，第二电压端V2可 以是一电源供应电压端VCC。内部电路22接收来自信号输入管脚IN的输入信号，并产生一 输出信号由信号输出管脚OUT输出。举例来说，此内部电路22可具有一功率金属氧化物半 导体元件，而此功率金属氧化物半导体元件的栅极耦接至信号输入管脚IN，通过信号输入 管脚IN所输入的信号，决定其导通与否，以产生输出信号。静电放电保护电路24的一端耦 接信号输入管脚IN，另一端耦接第一电压端VI。随后，如步骤S140所示，连接一个单向导通元件(例如图5中所示的二极管30) 至信号输入管脚IN，此二极管30的导通方向与静电放电保护电路24的内部二极管(图未 示)的导通方向相反，以防止产生电流I由静电放电保护电路24流向信号输入管脚IN。最 后，如步骤S160所示，通过此二极管30提供一测试信号TEST至待测系统20以进行测试。
进一步来说，如图6a图所示，在本发明的一实施例中，静电放电保护电路24可由 一金属氧化物半导体(MOS)晶体管所构成。此金属氧化物半导体晶体管包含有一个内部二 极管Dl (如图中虚线所示)。前述步骤S140所连接的二极管30与此内部二极管Dl的导 通方向相反。因此，可以避免待测系统20的接地电压的电位(即图5的接点m的电压电 位)受到来自信号输入管脚IN的信号的影响。在本发明的另一实施例中，如图6b所示，此 静电放电保护电路24’由一可控硅整流器(SCR)元件所构成。此可控硅整流器元件亦包含 有一个内部二极管D2 (如图中虚线所示)。前述步骤S140所连接的二极管30与此内部二 极管D2的导通方向相反。因此，可以避免待测系统20的接地电压的电位(即图5的接点 Nl的电压电位)受到来自信号输入管脚IN的输入信号的影响。在图5的实施例中，静电放电保护电路24的一端连接至信号输入管脚IN，另一端 则是连接至低电位的第一电压端VI。步骤S140所外接的二极管30针对待测系统20在对 应于第一电压端Vl的线路存在开路的情况下提供保护。不过，本发明并不限于此。请同时 参照图3，对于设置于信号输入管脚IN与电源供应电压端VCC间的静电放电保护电路14， 亦可采用本发明的概念，连接一个二极管至信号输入管脚IN以防止电路系统10的电源供 应电压端VCC的电位受到输入信号的影响。其次，在图5中，二极管30是以外接的方式耦接至待测系统20的信号输入端IN， 测试信号TEST通过此二极管30提供至信号输入端IN。不过，本发明并不限于此。如图7 所示，在本发明的另一实施例中，二极管26内建于系统20中，并且，此二极管26耦接于信 号输入管脚IN与静电放电保护电路24间。前述图5与图7所示的实施例都是通过串接二极管30至静电放电保护电路24的 方法，来确保系统的接地电压的电位(即图5的接点m与图7的接点N2的电压电位)在 线路存在开路时不受影响。不过，本发明并不限于此。如图8a与图8b所示，在本发明的又 一实施例中，亦可通过去除静电放电保护电路34，44所包含的内部二极管D1，D2的方式，以 避免接地电压受到输入信号影响。图9a为对应于图8a的静电放电保护电路34的半导体结构一较佳实施例的剖面示意图。如图中所示，此静电放电保护电路34具有一 PNP结构。两端的P型掺杂区342，346分别用以连接系统的信号输入管脚IN与第一电压端Vl。位于两个P型掺杂区342，346 之间的N型掺杂区344则是采取空接(open)的方式，以消除传统的静电放电保护电路所包 含的内部二极管Dl构成的导通路径。图9b为对应于图8b的静电放电保护电路44的半导体结构一较佳实施例的剖面 示意图。如图中所示，此静电放电保护电路44具有一可控硅整流器元件。此可控硅整流器 元件可视为一 PNP结构与一 NPN结构结合在一起。其中，PNP结构的两端的P型掺杂区442， 446分别用以连接系统的信号输入管脚IN与第一电压端Vl。NPN结构一端的N型掺杂区 448用以连接至第一电压端VI，另一端的N型掺杂区444与前述PNP结构的N型掺杂区相 连并且采取空接(open)的方式，以消除传统的静电放电保护电路所包含的内部二极管D2 构成的导通路径。本发明所提供的系统开路测试的方法可以消除因为静电放电保护电路所包含的 内部二极管对于系统开路测试所造成的不利影响。因此，可以避免系统的接地电压的电 位在系统开路测试的过程中受到输入信号的影响，防止系统因为异常的输出信号而受到损害。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟 悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变 形都应属于本发明所附的权利要求的保护范围。
权利要求
一种系统开路测试的方法，其特征在于，包含下列步骤提供一待测系统，该待测系统具有至少一静电放电保护电路、一信号输入管脚、一第一电压端与一第二电压端，该静电放电保护电路的一端耦接该信号输入管脚，另一端耦接该第一电压端，并且，该静电放电保护电路具有一个内部二极管；耦接一个单向导通元件至该静电放电保护电路，该单向导通元件的导通方向与该静电放电保护电路的该内部二极管的导通方向相反；以及通过该单向导通元件提供一测试信号至该待测系统。
2.根据权利要求1所述的系统开路测试的方法，其特征在于，所述的静电放电保护电 路具有一可控硅整流器元件。
3.根据权利要求1所述的系统开路测试的方法，其特征在于，所述的静电放电保护电 路具有一金属氧化物半导体元件。
4.根据权利要求1所述的系统开路测试的方法，其特征在于，所述的待测系统具有一 功率金属氧化物半导体元件，其栅极耦接至该信号输入管脚。
5.根据权利要求1所述的系统开路测试的方法，其特征在于，所述的第一电压端与该 第二电压端分别为一接地端与一电源供应电压端。
6.根据权利要求1所述的系统开路测试的方法，其特征在于，所述的单向导通元件以 外接方式连接至该信号输入管脚，并通过该信号输入管脚耦接至该静电放电保护电路。
7.根据权利要求6所述的系统开路测试的方法，其特征在于，在该待测系统完成测试 之后，还包括移除该单向导通元件。
8.根据权利要求1所述的系统开路测试的方法，其特征在于，所述的单向导通元件设 置于该信号输入管脚与该静电放电保护电路间的电路上。
9.一种系统开路测试的方法，其特征在于，包含下列步骤提供一待测系统，该待测系统具有至少一静电放电保护电路、一信号输入管脚、一第一 电压端与一第二电压端，该静电放电保护电路具有至少一个金属氧化物半导体晶体管，该 金属氧化物半导体晶体管的发射极与集电极分别耦接该信号输入管脚与该第一电压端；空接该金属氧化物半导体元件的基极，以消除该静电放电保护电路的一内部二极管所 构成的导通路径；以及提供一测试信号至该待测系统。
10.根据权利要求9所述的系统开路测试的方法，其特征在于，所述的静电放电保护电 路具有一可控硅整流器元件。
11.根据权利要求9所述的系统开路测试的方法，其特征在于，所述的待测系统具有一 功率金属氧化物半导体元件，其栅极耦接至该信号输入管脚。
12.根据权利要求9所述的系统开路测试的方法，其特征在于，所述的第一电压端与该 第二电压端分别是一接地端与一电源供应电压端。
全文摘要
本发明公开一种系统开路测试的方法。首先，提供一待测系统。此待测系统具有至少一静电放电保护电路、一信号输入管脚、一第一电压端与一第二电压端。其中，第一电压端与第二电压端的压差用以供电至待测系统。静电放电保护电路的一端耦接信号输入管脚，另一端耦接第一电压端。并且，静电放电保护电路具有一内部二极管。随后，连接一个二极管至信号输入管脚。此二极管的导通方向与静电放电保护电路的内部二极管的导通方向相反。接下来，通过此二极管提供一测试信号至待测系统以进行测试。
文档编号G01R31/02GK101865964SQ200910131318
公开日2010年10月20日 申请日期2009年4月14日 优先权日2009年4月14日
发明者徐志学 申请人:尼克森微电子股份有限公司