专利名称：与温度无关的欠压检测器和有关方法
技术领域：
本公开内容一般地涉及集成电路的设计，并且具体地涉及控制用于集成电路的启 动电压和有关方法。
背景技术：
集成电路一般在一定的输入偏置电压的范围内、比如在最大额定输入偏置电压和 最小额定输入偏置电压的范围内可操作。集成电路上的电路元件(比如用于功率转换器的 控制芯片)在低于最小额定电压的输入偏置电压下将不能可靠地操作，并且该电路元件在 高于最大额定电压的输入偏置电压下可能不可逆地受损。作为保护特征，通常在集成电路 的设计中包括欠压检测器以生成用于芯片的启动电流并且设置用于芯片的最低工作输入 偏置电压阈值。如果输入偏置电压小于阈值，则禁止芯片的操作。向集成电路供应的输入偏置电压一般由欠压检测器感测，该欠压检测器运用与多 个晶体管串联耦合的电阻器-分压器网络，各晶体管通过将它的基极耦合到它的集电极或 者将它的栅极耦合到它的漏极而以二极管配置连接。与温度和工艺有关的二极管上的电压 降一般展现与电阻器(特别是作为半导体元件形成于集成电路上的电阻器)上的对应电压 降不同的变化。这些电压降的不同表现在用来检测输入偏置电压下限的比较器中产生与温 度和工艺有关的可变阈值电压。一般要求在欠压检测器的设计中适应阈值电压的可变性， 这限制了用于集成电路的更低操作电压范围。现在参照图1，图示了用于集成电路的常规欠压检测器的示意图，该集成电路可以 用来设置用于集成电路的最低工作输入偏置电压阈值。如果输入偏置电压小于该阈值，则 禁止集成电路的操作，并且将集成电路维持于待命状态。如果输入偏置电压大于该阈值，则 激活集成电路的正常操作。输入偏置电压Vbat由运用电阻器-分压器网络的欠压检测器感测。在电阻器Rl和 R2的连接点产生的输入偏置电压Vbat的经缩放的值Vl由用晶体管Ml和M2形成的比较器 感测，这些晶体管耦合到由晶体管M3和M4形成的电流镜。参考电压Vk由带隙参考(比如 1.25V带隙参考)供应到比较器。电流镜的设计在本领域中众所周知并且将不进一步加以 描述以求简洁。比较器的输出信号103由晶体管M7反相、然后由反相器INVl感测并且由 反相器INV2再次反相，以产生与芯片接通阈值电压有关的欠压检测器输出信号UPM1。提供用于集成电路的宽的操作电压范围对于市面上这样的器件而言常常是关键 的成功因素。用以检测欠压限制以下的输入偏置电压的、用于集成电路的改进布置的设计 将解决尚未解决的应用需要。
发明内容
根据一个实施例，一种欠压检测器被配置成检测至半导体器件的低输入电压，其 中电压检测基本上与其操作温度或者用来形成欠压检测器的半导体组件的半导体工艺无 关。在一个实施例中，形成分压器网络，其中代表半导体器件数目的比值与电阻器分压器中的电阻器的电阻比相等。在又一实施例中，通过在欠压检测器中其它电阻的存在来校正 比值的相等。在一个实施例中，用分压器网络形成欠压检测器，该分压器网络包括数目为 M的至少一个半导体器件的第一串联电路布置，耦合到输入偏置电压源的第一端子；以及 第一分压器电阻器和第二分压器电阻器的第二串联电路布置，与第一串联电路布置串联耦 合。电路节点形成于第一与第二分压器电阻器之间。第三串联电路布置与第二串联电路布 置串联耦合。第三串联电路布置包括耦合到输入偏置电压源的第二端子的、数目为P的至 少一个半导体器件。形成比较器，其中一个输入耦合到形成于两个分压器电阻器之间的电 路节点而另一输入耦合到电压参考。P个和M个半导体器件各自以二极管配置耦合。第一串联电路布置可以被配置成提供用于比较器的偏置电流。第一偏置电阻器耦合到第一比较器输入晶体管的电流输入端子，而第二偏置电阻 器耦合到第二比较器输入晶体管的电流输入端子。具有输入的电流镜可以耦合到第一串联电路布置以提供用于比较器的偏置电流。在一个实施例中，第一偏置电阻器的电阻等于第二偏置电阻器的电阻，而数目P 与数目M之比等于第二分压器电阻器的电阻与第一分压器电阻器的电阻之比。
在附图和以下描述中阐述本公开内容的一个或者多个实施例的细节。在图中相同 标号一般在各图中通篇表示相同组成部分并且可以仅被描述一次以求简洁。为了更完整理 解本公开内容，现在参照与以下附图结合的下文描述，其中图1图示了用于集成电路的常规欠压检测器的示意图；以及图2图示了根据一个实施例构造的用于集成电路的欠压检测器的示意图。
具体实施例方式这里讨论的具体实施例仅为示例而不限制本发明的范围。现在参照图2，图示了根据一个实施例构造的用于集成电路的欠压检测器的示意 图。该欠压检测器能够用很小的静态电流来操作，这正成为新电路设计中的要求。另一新 要求是用于输入偏置电压的更低操作阈值电压，这在检测输入偏置电压时要求更大精确度 级别。先前要求用于功率转换器的控制器的集成电路设计的操作低至7V的输入电压。最 新的设计现在要求低至4V的操作，这给电路设计的许多元件带来压力。因而，要求新设计 用更小裕度来操作。欠压检测器通过运用电阻器-分压器网络来感测输入偏置电压Vbat，该网络包括 与M个npn双极晶体管Q1、Q2和Q4串联耦合的电阻器Rl和R2。如图2中的示例性电路中 所示，M= 3，但是可以通过复制以二极管配置耦合的与电阻器Rl串联的双极晶体管Q2来 选择更大的数目M。通过图2中所示基极到集电极的短接来产生双极晶体管Q2的二极管配 置。通过npn双极晶体管Ql耦合到晶体管Q4发射极的输入偏置电压Vbat通过由晶体管Ql 的发射极-基极结产生的二极管正向电压降而降低。电阻器R3耦合于晶体管Ql的发射极 与基极之间。随着输入偏置电压Vbat从零增加，电流起初流过电阻器R3，直至电阻器R3上 的电压变成大约在晶体管Ql的基极-发射极电压的二极管正向电压降内。当电阻器R3上的电压变成大约在晶体管Ql的基极-发射极电压的二极管正向电压降内时，电流开始流过 晶体管Ql的“基极-发射极二极管”，从而使晶体管Ql能够导通。因此，随着输入偏置电压 Vbat从零增加，晶体管Q4起初仅导通小电流。随着输入电压Vbat进一步增加，晶体管Q4的 集电极导通向电流镜202馈送的电流Il = (Vbe qi)/R3。因此，输入偏置电压Vbat通过三个 二极管电压降耦合到用电阻器Rl和R2形成的电阻器-分压器网络。又一二极管电压降可以由与用上分压器电阻器Rl和下分压器电阻器R2形成的电 阻器_分压器网络串联耦合的npn双极晶体管Q3产生。晶体管Q3通过图2中所示基极到 集电极的短接来产生二极管电压降。一般而言，以二极管电路配置耦合的P个双极晶体管 可以与电阻器R2串联耦合。在图2中所示示例性电路中，P = 1，因为仅一个双极晶体管Q3 与电阻器R2串联耦合。在电阻器Rl和R2的连接点产生的输入偏置电压Vbat (即电压V2)的经缩放的值 由用P沟道场效应晶体管Ml和M2形成的比较器感测，这些晶体管耦合到由η沟道场效应 晶体管Μ3和Μ4形成的电流镜。在一个替代实施例中，通过本领域普通技术人员已知的必 要电路适配，双极晶体管在这里和别处可以取代欠压检测器中的场效应晶体管。偏置电阻 器R4和R5分别与场效应晶体管Ml和Μ2的源极串联耦合。场效应晶体管Μ3和Μ4的衬底 耦合到内部5V偏置电压源或者其它内部电压电平。参考电压Vk由带隙参考如1. 25V带隙 参考供应到比较器。场效应晶体管Ml和Μ2的源极由电流镜201馈送电流12 = 2 · Ι1/Ν， 电流镜201由N: 1电流镜202供应参考电流Ι1/Ν，Ν: 1电流镜202又被供应电流II。比较 器的输出信号203由η沟道场效应晶体管Μ7反相、由反相器INVl感测、然后由反相器INV2 再次反相，以产生欠压检测器输出信号UPM2，用以提供芯片接通阈值电压VBAT—_。反相器 INVl和INV2是为了提供特定逻辑输出信号而可以在欠压检测器设计中包括的可选电路元 件。在图2中，电压V2和电流12通过以下等式相关
权利要求
1.一种欠压检测器，包括 分压器网络，所述分压器网络包括第一电路，耦合到输入偏置电压源的第一端子，所述第一电路包括数目为M的半导体 器件，其中M至少为一，第二电路，与所述第一电路串联耦合，所述第二电路包括第一分压器电阻器、第二分压 器电阻器和在所述第一分压器电阻器与所述第二分压器电阻器之间的电路节点，第三电路，与所述第二电路串联并且耦合到所述输入偏置电压源的第二端子，所述第 三电路包括数目为P的半导体器件，其中P至少为一；以及比较器，具有耦合到所述电路节点的第一输入和耦合到电压参考的第二输入。
2.根据权利要求1所述的欠压检测器，其中所述第一电路被配置成提供用于所述比较 器的偏置电流。
3.根据权利要求1所述的欠压检测器，还包括第一偏置电阻器，耦合到第一比较器输入晶体管的电流输入端子；以及 第二偏置电阻器，耦合到第二比较器输入晶体管的电流输入端子。
4.根据权利要求3所述的欠压检测器，其中所述第一比较器输入晶体管包括金属氧化物半导体场效应晶体管(MOSFET)， 其中所述第一比较器输入晶体管的电流输入端子包括所述第一比较器输入晶体管的 源极输入端子，其中所述第二比较器输入晶体管包括M0SFET，并且其中所述第二比较器输入晶体管的电流输入端子包括所述第二比较器输入晶体管的 源极输入端子。
5.根据权利要求3所述的欠压检测器，其中所述P个半导体器件中的至少一个半导体 器件和所述M个半导体器件中的至少一个半导体器件以二极管配置耦合。
6.根据权利要求5所述的欠压检测器，还包括电流镜，其输入耦合到所述第一电路以 产生所述偏置电流。
7.根据权利要求6所述的欠压检测器，其中所述第一偏置电阻器的电阻基本上等于所述第二偏置电阻器的电阻，并且 其中所述数目P与所述数目M之比等于所述第二分压器电阻器的电阻与所述第一分压 器电阻器的电阻之比。
8.根据权利要求6所述的欠压检测器，还包括耦合于所述数目为M的半导体器件之一 的发射极与基极之间的、电阻为R3的发射极_基极电阻器，其中所述第一电路提供的用于所述比较器的所述偏置电流通过按照因子N来减少所 述偏置电流的电流镜而耦合到所述比较器，其中Rl和R2分别代表所述第一和第二分压器电阻器的电阻， 其中R4和R5分别代表所述第一和第二偏置电阻器的电阻，并且 其中基本上满足以下关系
9.根据权利要求1所述的欠压检测器，其中所述数目P与所述数目M之比等于所述第 二分压器电阻器的电阻与所述第一分压器电阻器的电阻之比。
10.根据权利要求1所述的欠压检测器，其中所述比较器的输出产生欠压检测信号。
11.根据权利要求10所述的欠压检测器，还包括反相器，其耦合到所述比较器的输出 以产生所述欠压检测信号。
12.—种形成欠压检测器的方法，包括 形成分压器网络，包括将数目为M的至少一个半导体器件的第一串联电路布置耦合到输入偏置电压源的第一端子，将第一分压器电阻器和第二分压器电阻器的第二串联电路布置与所述第一串联电路 布置串联耦合，其中电路节点形成于所述第一与第二分压器电阻器之间，将数目为P的至少一个半导体器件的第三串联电路布置耦合到所述输入偏置电压源 的第二端子，其中所述第三串联电路布置与所述第二串联电路布置串联耦合；以及 形成比较器，包括将其一个输入耦合到形成于所述两个分压器电阻器之间的所述电路节点，并且 将其另一输入耦合到电压参考。
13.根据权利要求12所述的方法，还包括将第一偏置电阻器耦合到第一比较器输入晶体管的源极端子；并且 将第二偏置电阻器耦合到第二比较器输入晶体管的源极端子。
14.根据权利要求13所述的方法，还包括其中所述第一偏置电阻器被配置成具有与所述第二偏置电阻器的电阻相等的电阻。
15.根据权利要求12所述的方法，还包括在所述数目为M的至少一个半导体器件之一的发射极与基极之间耦合电阻为R3的发 射极-基极电阻器；将电流镜耦合到所述第一串联电路布置，所述电流镜按照因子N来减少所述第一串联 电路布置产生的所述偏置电流并且提供用于所述比较器的所述偏置电流；以及其中所述发射极-基极电阻器、所述第一和第二偏置电阻器以及所述第一和第二分压 器电阻器的电阻值被配置成基本上满足以下关系 [尸各M.汜 ___!_]=。
16.一种检测欠压条件的方法，包括 接收输入偏置电压；将所述输入偏置电压施加到分压器网络，所述分压器网络包括 第一电路，具有数目为M的半导体器件，其中M至少为一，第二电路，与所述第一电路串联耦合，所述第二电路包括第一分压器电阻器、第二分压 器电阻器和在所述第一分压器电阻器与所述第二分压器电阻器之间的电路节点，以及第三电路，与所述第一和第二电路串联耦合，所述第三电路具有数目为P的半导体器件，其中P至少为一；将所述电路节点的电压输出到比较器；比较所述电路节点的电压与所述比较器中的参考电压；以及在经缩放的电压降至预定阈值以下时从所述比较器输出欠压条件信号。
17.根据权利要求16所述的检测欠压条件的方法，其中所述P个半导体器件中的至少 一个半导体器件和所述M个半导体器件中的至少一个半导体器件以二极管配置耦合。
18.根据权利要求16所述的检测欠压条件的方法，其中M与P之比被配置成等于所述 第一分压器电阻器与所述第二分压器电阻器之比。
19.根据权利要求16所述的检测欠压条件的方法，其中所述比较所述缩放电压与所述 比较器中的参考电压的步骤还包括在所述比较器的第一输入处接收所述经缩放的电压； 在所述比较器的第二输入处接收参考电压； 在所述比较器的电流输入处接收偏置电流；以及 在所述经缩放的电压小于所述参考电压时生成欠压条件信号。
20.根据权利要求17所述的检测欠压条件的方法，其中所述从所述第一电路生成用于 比较器的偏置电路的方法步骤还包括用来自所述第一电路的第一电流驱动第一电流镜的第一节点； 使用第一电流镜按照因子N来缩放所述第一电流以生成经缩放的电流；以及 将所述经缩放的电流驱动到第二电流镜的一个节点，并且从所述第二电流镜的第二节 点生成用于所述比较器的所述偏置电流。
全文摘要
本发明提供一种与温度无关的欠压检测器和有关方法。描述和描绘了与欠压检测器有关的实施例。用分压器网络形成欠压检测器以检测低输入偏置电压，该分压器网络包括半导体器件的第一和第二串联电路，耦合到输入偏置电压源的端子；以及电阻器分压器，包括与第一和第二串联电路串联耦合的第一和第二分压器电阻器。代表串联电路中的半导体器件数目的比值基本上等于电阻器分压器中的电阻比。可以通过在欠压检测器中其它电阻的存在来校正比值的相等。半导体器件各自以二极管配置耦合。第一串联电路耦合到电流镜以提供用于比较器的偏置电流，该比较器产生用于欠压检测器的输出信号。
文档编号G01R19/165GK102103159SQ200910258780
公开日2011年6月22日 申请日期2009年12月21日 优先权日2009年12月21日
发明者曾妮, 林大松 申请人:意法半导体研发(深圳)有限公司