专利名称：基于直接射频采样的北斗一号全数字基带信号处理装置的制作方法
技术领域：
本发明涉及一种信号处理装置，特别涉及一种基于直接射频采样的北斗一号全数
字基带信号处理装置。
背景技术：
卫星导航是现代导航定位系统的主流技术，目前可供使用的卫星导航系统有GPS、 GL0NASS、伽利略系统和北斗系统。这些系统的用户机目前采用的体系结构主要是中频采样 的模式，这种方式是将接收到的射频信号通过模拟器件下变频到中频，然后对中频信号进 行采样并数字化处理，这种方式中的模拟器件使得接收机的一致性不强，不便于接收机的 升级改造，也不便于接收机的芯片化与推广。与传统的中频接收机不同，直接射频采样接收 机直接对卫星信号进行射频采样，将由天线感应的射频模拟信号尽可能早的转化成数字信 号，并将所得高速数字信号变化为适合数字信号处理器(DSP或者FPGA等)处理的数据流， 具有更好得可扩展性和应用环境适应性。将这种方式应用到北斗接收机中，可优化卫星导 航接收机的结构，提高接收机的精确度和灵敏度，加速北斗系统的大规模应用进程。
发明内容
为了解决北斗导航系统信号处理存在的上述技术问题，本发明提供一种体积小、 定位精度高、可靠的基于直接射频采样的北斗一号全数字基带信号处理装置。本发明是采用下述方案实现的包括天线、电调跟踪滤波器、放大器、模数转换器、 信号处理模块，天线、电调跟踪滤波器、放大器、模数转换器、信号处理模块依次串接，其特 征在于所述信号处理模块包括载波NC0、扩频码NC0、扩频码产生器、早迟码产生器、累加 器、监控配置寄存器、嵌入式微处理器，载波NC0分别与第一乘法器、第二乘法器、监控配置 寄存器相连，第一乘法器、第二乘法器分别与累加器相连，扩频码NC0、扩频码产生器、早迟 码产生器、累加器依次串接，监控配置寄存器分别与扩频码NC0、扩频码产生器、累加器、嵌 入式微处理器相连。上述的基于直接射频采样的北斗一号全数字基带信号处理装置中，所述载波NC0 包括中心频率配置寄存器、频率偏移控制寄存器、驱动时钟周期配置寄存器、载波相位累加 器、正交相移、SIN函数映射表模块，嵌入式微处理器分别与中心频率配置寄存器、频率偏移 控制寄存器、驱动时钟周期配置寄存器、载波相位累加器相连，中心频率配置寄存器、频率 偏移控制寄存器分别与第一加法器相连，驱动时钟周期配置寄存器与第三乘法器相连，载 波相位累加器分别与第二加法器、正交相移、SIN函数映射表模块相连，第四乘法器分别与 第一加法器、第三乘法器、第二加法器相连，正交相移与SIN函数映射表模块相连。上述的基于直接射频采样的北斗一号全数字基带信号处理装置中，所述扩频码 NC0包括中心频率配置寄存器、频率偏移控制寄存器、驱动时钟周期配置寄存器、载波相位 累加器、相位/幅度函数映射表模块，所述嵌入式微处理器分别与中心频率配置寄存器、频 率偏移控制寄存器、驱动时钟周期配置寄存器、载波相位累加器相连，中心频率配置寄存器、频率偏移控制寄存器分别与第一加法器相连，驱动时钟周期配置寄存器与第三乘法相 位/幅度函数映射表模块相连，第四乘法器分别与第一加法器、第三乘法器、第二加法器相 连。上述的基于直接射频采样的北斗一号全数字基带信号处理装置中，所述扩频码产 生器包括扩频码行数配置寄存器、扩频码行计数器、扩频码尾行列数配置寄存器、扩频码列 计数器、扩频码子序列缓冲器、比较器、选择器、128扩频码序列移位寄存器、输出锁存与缓 冲器，所述嵌入式微处理器分别与扩频码行数配置寄存器、扩频码行计数器、扩频码尾行列 数配置寄存器、扩频码列计数器、扩频码子序列缓冲器、128扩频码序列移位寄存器相连，扩 频码行计数器与比较器相连，选择器分别与扩频码尾行列数配置寄存器、扩频码列计数器 及比较器的输出相连，128扩频码序列移位寄存器分别与扩频码列计数器、输出锁存与缓冲 器相连。本发明的技术效果在于本发明中基带信号处理过程主要包括信号捕获、载波跟 踪、扩频码跟踪、电文解调、伪距测量等几个过程，这些信号捕获、载波跟踪、扩频码跟踪这 三个信号处理过程主要由载波NC0、扩频码NC0、扩频码产生器、早迟码产生器、累加器、监 控配置寄存器、嵌入式微处理器完成，具有稳定性高、功耗小、定位精度高、实时性好的技术 效果。下面结合附图和具体实施例对本发明作进一步的说明。
图1为本发明中的射频采样原理图。图2为本发明的信息处理模块结构图。图3为本发明可配置载波NC0的结构图。图4为本发明可配置扩频码NC0的结构图。图5为本发明可配置扩频码产生器的结构图。
具体实施例方式参见图1。本发明中的信号处理由天线、电调跟踪滤波器、放大器、模数转换器、信 号处理模块完成，电调跟踪滤波器完成不同中心频率的带通滤波器，它以信号中心频率为 中心频率，略大于信号带宽作为带宽，将需要的信号进入到后续电路处理中。放大器对信号 进行放大以满足模数转换器的需求，并尽可能降低系统噪声系数和提高系统线性度，转换 后的数字信号由信号处理模块进行处理。信号处理模块的结构如图2所示。模数转换器输出的数字中频信号与时钟信号输 入到信号处理器，其中，数字中频信号为信号处理器需要处理的数据，时钟信号为驱动信号 处理器工作的信号。信号处理模块主要包含了载波NC0、扩频码NC0、扩频码产生器，早迟码 产生器、累加器、监控配置寄存器和嵌入式微处理器。监控配置寄存器主要完成各个功能模 块的参数配置，嵌入式微处理器指导寄存器参数的配置，载波NC0主要实现载波恢复，扩频 码NC0、扩频码产生器、早迟码产生器实现信号捕获与码跟踪，累加器完成信号能量的积累， 便于微处理器进行检测，嵌入式微处理器实现载波恢复与码跟踪相关参数的估计与检测。 具体信号流程为数字中频信号经载波NC0产生的数字正弦和余弦信号分别相乘形成I路信号和Q路信号，两路信号进入累加器完成信号累积，与早迟码产生的信号在累加器中进 行相关累积，累积信号分成I路累加信号和Q路累加信号进入到配置寄存器后到嵌入式微 处理器完成非相干累计并进行检测，并将由此产生的调节量与配置寄存器的固有参数形成 控制信号、数据信号、地址信号等反馈量，给载波NC0，扩频码NC0，扩频玛产生器，对它们进 行配置、控制；时钟信号驱动扩频码NC0工作，扩频码NC0驱动扩频码产生器工作，扩频码产 生器产生的扩频码经早迟码产生器形成早迟码在累加器中进行相关累积。图2中载波数控振荡器NC0如图3所示。载波NC0包括中心频率配置寄存器、频 率偏移控制寄存器、驱动时钟周期配置寄存器和载波相位累加器、正交相移器，SIN函数映 射表。中心频率配置寄存器设定载波NC0的中心频率值，驱动时钟周期配制寄存器来设定 驱动时钟的周期。工作流程为第一步，中心频率配置寄存器的中心频率值加上中心频率配 置寄存器的频率偏移量，然后将相加值与驱动时钟周期配置寄存器的驱动时钟周期和相位 点数(本系统相位点数为8)相乘，得到对应于载波相位变化值的相位点变化值；第二步，载 波相位累加器中现有值加上驱动时钟周期内的相位点变化值便求得累积载波相位值，为了 避免载波相位累加器溢出，载波相位点变化总量超过整数个载波周期后便减去整数个载波 周期相应的相位点值；第三步，SIN函数映射表保存了对应于单个载波周期内每一个相位 点的余弦映射幅度值，载波相位累加器的累积相位点变化值一路输入到SIN函数映射表， 输出载波信号SIN函数的当前幅度值，一路经过正交相移器，输出载波信号COS函数的当前 幅度值。其中的嵌入式微处理器对应图2的嵌入式微处理器。以上三个步骤每个驱动时钟 周期进行一个循环，输出结果便形成了数字余弦映射载波和数字正弦映射载波，实现了载 波NC0的功能。图2扩频码NC0如图4所示。扩频码NC0包括中心频率配置寄存器、频率偏移控制 寄存器、驱动时钟周期配置寄存器和方波信号相位累加器、相位/幅度函数映射表。中心频 率配置寄存器设定扩频码NC0的中心频率值，驱动时钟周期配制寄存器来设定驱动时钟的 周期。工作流程为第一步，中心频率配置寄存器的中心频率值加上中心频率配置寄存器的 频率偏移量，然后将相加值与驱动时钟周期配置寄存器的驱动时钟周期和相位点数(本系 统相位点数为2)相乘，得到对应于扩频码相位变化值的相位点变化值；第二步，方波信号 相位累加器中现有值加上驱动时钟周期内的相位点变化值便求得累积扩频码相位值；第三 步，相位/幅度函数映射表保存了对应于单个扩频码周期内每一个相位点的映射幅度值， 方波信号相位累加器的累积相位点变化值输入到相位/幅度函数映射表，输出扩频码信号 当前幅度值。其中的嵌入式微处理器对应图2的嵌入式微处理器。参见图5，图2中扩频码产生器包括扩频码行数配置寄存器，扩频码尾行列数配置 寄存器，频码子序列缓冲器，分别用于设置扩频码行数、尾行列数、下一个扩频码子序列内 容，还包括扩频码行计数器、扩频码列计数器、比较器、选择器、128位扩频码序列移位寄存 器。具体工作流程为第一步，扩频码行计数器根据扩频码行数配置寄存器的值进行重置， 扩频码列计数器的值为128。第二步，在时钟上升沿驱动下，扩频码列计数器减1，同时128 位扩频码序列移位寄存器右移1位以输出到输出锁存与缓冲器，并将当前码元输出，扩频 码列计数器判断是否为0，若不为0，则表示当前列尚未输出完毕，在下一个时钟周期扩频 码列计数器继续计数，128位扩频码序列移位寄存器继续右移输出对应码元 ’若为0，则表 示当前列已输出完毕，则将扩频码子序列缓冲器的内容复制到128位扩频码序列移位寄存器，同时向嵌入式微处理器发中断信号申请下一列扩频数据，同时，扩频码行计数器减1，将 计数结果输入到比较器，判断此时扩频码行计数器是否为0，若为0，则扩频码行计数器值 根据扩频码行数配置寄存器进行重置，选择器选通扩频码尾行列数配置寄存器，重置扩频 码列计数器，准备下一个扩频码周期的序列输出，若不为0，则选择器选择直接将扩频码列 计数器的值置为128，准备开始下一列扩频码序列输出。其中的嵌入式微处理器对应图2的 嵌入式微处理器。
权利要求
一种基于直接射频采样的北斗一号全数字基带信号处理装置，包括天线、电调跟踪滤波器、放大器、模数转换器、信号处理模块，天线、电调跟踪滤波器、放大器、模数转换器、信号处理模块依次串接，其特征在于所述信号处理模块包括载波NCO、扩频码NCO、扩频码产生器、早迟码产生器、累加器、监控配置寄存器、嵌入式微处理器，载波NCO分别与第一乘法器、第二乘法器、监控配置寄存器相连，第一乘法器、第二乘法器分别与累加器相连，扩频码NCO、扩频码产生器、早迟码产生器、累加器依次串接，监控配置寄存器分别与扩频码NCO、扩频码产生器、累加器、嵌入式微处理器相连。
2.根据权利要求1所述的基于直接射频采样的北斗一号全数字基带信号处理装置，其 特征在于所述载波NCO包括中心频率配置寄存器、频率偏移控制寄存器、驱动时钟周期配 置寄存器、载波相位累加器、正交相移、SIN函数映射表模块，嵌入式微处理器分别与中心频 率配置寄存器、频率偏移控制寄存器、驱动时钟周期配置寄存器、载波相位累加器相连，中 心频率配置寄存器、频率偏移控制寄存器分别与第一加法器相连，驱动时钟周期配置寄存 器与第三乘法器相连，载波相位累加器分别与第二加法器、正交相移、SIN函数映射表模块 相连，第四乘法器分别与第一加法器、第三乘法器、第二加法器相连，正交相移与SIN函数 映射表模块相连。
3.根据权利要求1所述的基于直接射频采样的北斗一号全数字基带信号处理装置，其 特征在于扩频码NCO包括中心频率配置寄存器、频率偏移控制寄存器、驱动时钟周期配置 寄存器、载波相位累加器、相位/幅度函数映射表模块，所述嵌入式微处理器分别与中心频 率配置寄存器、频率偏移控制寄存器、驱动时钟周期配置寄存器、载波相位累加器相连，中 心频率配置寄存器、频率偏移控制寄存器分别与第一加法器相连，驱动时钟周期配置寄存 器与第三乘法相位/幅度函数映射表模块相连，第四乘法器分别与第一加法器、第三乘法 器、第二加法器相连。
4.根据权利要求1所述的基于直接射频采样的北斗一号全数字基带信号处理装置，其 特征在于所述扩频码产生器包括扩频码行数配置寄存器、扩频码行计数器、扩频码尾行列 数配置寄存器、扩频码列计数器、扩频码子序列缓冲器、比较器、选择器、128扩频码序列移 位寄存器、输出锁存与缓冲器，所述嵌入式微处理器分别与扩频码行数配置寄存器、扩频码 行计数器、扩频码尾行列数配置寄存器、扩频码列计数器、扩频码子序列缓冲器、128扩频码 序列移位寄存器相连，扩频码行计数器与比较器相连，选择器分别与扩频码尾行列数配置 寄存器、扩频码列计数器及比较器的输出相连，128扩频码序列移位寄存器分别与扩频码列 计数器、输出锁存与缓冲器相连。
全文摘要
本发明公开了一种基于直接射频采样的北斗一号全数字基带信号处理装置。它包括天线、电调跟踪滤波器、放大器、模数转换器、信号处理模块，天线、电调跟踪滤波器、放大器、模数转换器、信号处理模块依次串接，所述信号处理模块包括载波NCO、扩频码NCO、扩频码产生器、早迟码产生器、累加器、监控配置寄存器、嵌入式微处理器。本发明提供了一种全新数字化卫星信号处理装置。
文档编号G01S19/37GK101866011SQ200910310149
公开日2010年10月20日 申请日期2009年11月20日 优先权日2009年11月20日
发明者易大江, 王浩, 申若耀, 贾坤 申请人:湖南创越电子科技有限公司