专利名称：晶圆级别的应用与可靠性测试装置的制作方法
技术领域：
本实用新型涉及集成电路制造领域，尤其涉及一种晶圆级别的应用与可靠性测试装置。
背景技术：
随着便携式电子设备的高速发展，对数据存储的要求越来越高。非挥发性存储器由于具有断电情况下仍能保存数据的特点，成为便携式电子设备中最主要的存储部件。和其它非挥发性存储器相比，由于闪存可以达到很高的芯片存储密度，并且没有引入新的材料，因此，闪存已经成为非挥发性存储器件中最重要的器件。 为了确保闪存器件的可靠性，需要对闪存器件进行一系列的测试，例如，需要对闪存器件进行应用与可靠性测试。 一般来说，对闪存器件进行应用与可靠性测试的过程包括如下步骤首先，对形成了构成电路的晶圆进行封装，接着，进行划片，将该封装后的晶圆切割成若干芯片，即形成了所述的闪存器件。之后，再利用测试装置对这些封装级别的芯片进行测试。 具体请参考图1 ，现有的测试装置包括测试板10 ，该测试板10包括测试机构11以及用于电性连接该测试机构11与被测芯片的插槽12，其中，所述测试机构11包括一微控制器，可将所述封装级别的芯片20插入所述插槽12内，使得所述测试机构11电性连接所述封装级别的芯片20，再将所述测试板10插入到计算机30的接口 31上，所述测试机构11响应于计算机30发出的指令并输出信号给芯片20，以使芯片20进入测试模式并且响应于从测试机构11接收的测试模式命令进行各种操作，进而判断芯片20的电气特性与效能是否符合标准。 然而，目前所采用的这种封装级别测试方法存在一些缺陷，即需要耗费大量的时间对晶圆进行封装划片，之后才能进行测试，不仅增加了生产成本，又导致无法快速的获取测试结果，这对于半导体制造厂家而言，是非常不利的。 因此，提出一种可直接对未封装的芯片进行测试的晶圆级别的应用与可靠性测试装置，是十分必要的。
实用新型内容本实用新型的目的在于，提供一种晶圆级别的应用与可靠性测试装置，可以较低的成本测试未封装的芯片，解决了现有的测试装置测试周期较长，测试成本高的问题。[0008] 为解决上述问题，本实用新型提供一种晶圆级别的应用与可靠性测试装置，包括测试板，其包括测试机构以及探针接口 ；设置于该探针接口上的探针卡，其用于电性连接该测试机构与被测晶圆；设置于该测试板中的晶圆测试优化机构，其用于控制该测试机构输出测试信号至被测晶圆。 可选的，所述测试板与一计算机电性连接。[0010] 可选的，所述测试机构包括一微处理器。[0011 ] 可选的，所述探针卡包括探针底座，其安装在所述探针接口上；电极，其设置于所述探针底座上；探针，所述探针卡通过该探针一端连接该电极，另一端连接所述被测晶圆。 可选的，所述探针卡连接所述被测晶圆上的一个芯片。[0013] 可选的，所述探针卡连接所述被测晶圆上的多个芯片。 与现有技术相比，本实用新型所提供的晶圆级别的应用与可靠性测试装置具有以下优点 1、所述晶圆级别的应用与可靠性测试装置包括安装在探针接口上的探针卡，所述
探针卡可用于电性连接该测试机构与被测晶圆，使得所述被测晶圆无需进行封装过程，该
测试装置即可对未封装的芯片直接进行测试，縮短了测试周期，节约了生产成本。 2、所述晶圆级别的应用与可靠性测试装置包括设置于测试板中的晶圆测试优化
机构，所述晶圆测试优化机构用于控制该测试机构输出测试信号至被测晶圆，其可避免由
于探针的负载效应所引起的信号延时问题，防止噪声干扰，确保该测试装置的正常运行，可
确保快速准确的获取被测晶圆的测试结果。 3、所述探针卡可同时连接被测晶圆上的多个芯片，使得该测试装置可以并行测试多个芯片，提高了测试效率。
图1为现有的测试装置的示意图； 图2为本实用新型实施例所提供的晶圆级别的应用与可靠性测试装置的示意图； 图3为晶圆测试优化机构优化前的晶圆级别电源负载探测时序图； 图4为晶圆测试优化机构优化后的晶圆级别电源负载探测时序图； 图5为晶圆测试优化机构优化前的晶圆级别数据信号时序图； 图6为晶圆测试优化机构优化后的晶圆级别数据信号时序图。
具体实施方式在背景技术中已经提及，现有的测试装置只能对封装级别的芯片进行应用与可靠性测试，也就是说，现有的对半导体器件的应用与可靠性测试过程是封装级别测试。而这种封装级别测试过程需要耗费大量的时间来对被测的晶圆进行封装划片，不仅增加了生产成本，又导致无法快速的获取测试结果，影响了测试效率。 本实用新型的目的在于，提供一种晶圆级别的应用与可靠性测试装置，可以较低
的成本测试未封装的芯片，解决了现有的测试装置测试周期长，测试成本高的问题。 下面将参照附图对本实用新型进行更详细的描述，其中表示了本实用新型的优选
实施例，应该理解本领域技术人员可以修改在此描述的本实用新型而仍然实现本实用新型
的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对
本实用新型的限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和 耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。 为使本实用新型的目的、特征更明显易懂，
以下结合附图对本实用新型的具体实 施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率， 仅用以方便、明晰地辅助说明本实用新型实施例的目的。 请参考图2，其为本实用新型实施例所提供的晶圆级别的应用与可靠性测试装置 的示意图。如图所示，该测试装置包括测试板110以及探针卡120，其中，测试板110包括 测试机构lll以及探针接口 (未图示)，所述探针卡120可安装在该探针接口上，其可用于 电性连接该测试机构111与被测晶圆200，该探针卡120可使信号在被测晶圆200与测试板 IIO之间传输。所述测试装置还包括设置于该测试板110中的晶圆测试优化机构H2，该晶 圆测试优化机构112用于控制该测试机构111输出测试信号至被测晶圆200，其中，所述被 测晶圆200包括多个芯片，且所述被测晶圆200未进行封装工序。所述测试装置可用于晶 圆级别测试，也就是说，所述测试装置可以对未封装的芯片直接进行测试，即可縮短测试周 期，又可节约生产成本。 具体的说，所述探针卡120包括探针底座121、电极(未图示)以及探针122，所述
探针底座121可安装在所述探针接口上，所述电极设置于所述探针底座121上，所述探针
122的一端连接该电极，另一端连接所述被测晶圆200，所述被测晶圆200上可以包括多个
芯片，在本实施例中，所述探针卡120连接所述被测晶圆200上的一个芯片210。 当然，本实用新型其它实施例中，也可采取多芯片并行测试的方式，即探针卡可同
时连接被测晶圆上的多个芯片，使得所述晶圆级别的应用与可靠性测试装置可以并行测试
多个芯片，以提高测试效率。 其中，所述测试机构11 1包括一微处理器，所述晶圆测试优化机构112用于控制 该微处理器输出测试信号至被测晶圆200，其可用于优化该晶圆级别的应用与可靠性测试 装置的参数设置，解决了由于探针的负载效应所引起的信号延时问题，改变电源负载能力， 防止噪声干扰。 具体请参考图3至图6，其中，图3为晶圆测试优化机构优化前的晶圆级别电源负 载探测时序图，图4为晶圆测试优化机构优化后的晶圆级别电源负载探测时序图，图5为晶 圆测试优化机构优化前的晶圆级别数据信号时序图，图6为晶圆测试优化机构优化后的晶 圆级别数据信号时序图。比较图3和图4可以看出，未采用晶圆测试优化机构优化时，探针 负载效应引起探测信号延时，导致探测信号与操作信号不匹配，而采用晶圆测试优化机构 优化后，探测信号与操作信号相匹配。比较图5和图6可以看出，未采用晶圆测试优化机构 优化时，输入信号延迟，导致数据自锁时序不匹配，进而导致写入的数据不准确，而采用晶 圆测试优化机构优化后，延长了输入信号，使输入信号与写使能信号匹配。可以得知，采用 晶圆测试优化机构优化后，所有的时序单元都在给定的时钟周期内正常工作，可保证该晶 圆级别的应用与可靠性测试装置的正常运行。 采用本实用新型实施例所提供的晶圆级别的应用与可靠性测试装置进行测试时， 可将探针卡120安装在测试板110的探针接口上，所述探针卡120用于电性连接该测试机 构111与被测晶圆200，该探针卡120可使信号在被测晶圆200与测试板110之间传输，再 将所述测试板110插入到计算机300的接口 310上，所述测试机构110响应计算机300发出的指令，并在晶圆测试优化机构112的控制下输出信号给未封装的芯片210，以使芯片210
进入测试模式并且响应于从测试机构110接收的测试模式命令进行各种操作，进而判断芯
片210的电气特性与效能是否符合标准，可确保快速准确的获取测试结果。 综上所述，本实用新型提供一种晶圆级别的应用与可靠性测试装置，该测试装置
包括测试板、探针卡以及晶圆测试优化机构，所述测试板包括测试机构以及探针接口 ，所述
探针卡安装在该探针接口上，其用于电性连接该测试机构与被测晶圆，所述晶圆测试优化
机构设置于该测试板中，其用于控制该测试机构输出测试信号至被测晶圆。该测试装置可
以较低的成本测试未封装的芯片，解决了现有的测试装置测试周期长，测试成本高的问题，
可快速准确的获取器件的测试结果。 显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用 新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及 其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求一种晶圆级别的应用与可靠性测试装置，其特征在于，包括测试板，其包括测试机构以及探针接口；设置于该探针接口上的探针卡，其用于电性连接该测试机构与被测晶圆；设置于该测试板中的晶圆测试优化机构，其用于控制该测试机构输出测试信号至被测晶圆。
2. 如权利要求1所述的晶圆级别的应用与可靠性测试装置，其特征在于，所述测试板与一计算机电性连接。
3. 如权利要求1所述的晶圆级别的应用与可靠性测试装置，其特征在于，所述测试机构包括一微处理器。
4. 如权利要求3所述的晶圆级别的应用与可靠性测试装置，其特征在于，所述探针卡包括探针底座，其安装在所述探针接口上；电极，其设置于所述探针底座上；探针，所述探针卡通过该探针一端连接该电极，另一端连接所述被测晶圆。
5. 如权利要求4所述的晶圆级别的应用与可靠性测试装置，其特征在于，所述探针卡连接所述被测晶圆上的 一个芯片。
6. 如权利要求4所述的晶圆级别的应用与可靠性测试装置，其特征在于，所述探针卡连接所述被测晶圆上的多个芯片。
专利摘要本实用新型揭露了一种晶圆级别的应用与可靠性测试装置，该测试装置包括测试板，其包括测试机构以及探针接口；设置于该探针接口上的探针卡，其用于电性连接该测试机构与被测晶圆；设置于该测试板中的晶圆测试优化机构，其用于控制该测试机构输出测试信号至被测晶圆。该测试装置可以较低的成本测试未封装的芯片，解决了现有的测试装置测试周期长，测试成本高的问题，极大的提高了测试效率。
文档编号G01R31/28GK201477168SQ20092020808
公开日2010年5月19日 申请日期2009年8月18日 优先权日2009年8月18日
发明者柯罗特, 權彛振, 董智刚, 邱雷 申请人:中芯国际集成电路制造(上海)有限公司